JP3422143B2 - クロック抽出方法 - Google Patents
クロック抽出方法Info
- Publication number
- JP3422143B2 JP3422143B2 JP24351295A JP24351295A JP3422143B2 JP 3422143 B2 JP3422143 B2 JP 3422143B2 JP 24351295 A JP24351295 A JP 24351295A JP 24351295 A JP24351295 A JP 24351295A JP 3422143 B2 JP3422143 B2 JP 3422143B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase
- clock
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、受信したデータ中
に含まれるクロック情報からクロックを抽出するクロッ
ク抽出方法に関する。 【０００２】 【従来の技術】データの伝送では例えば図８に示すよう
に、送信側でデータを加工して、データの中にクロック
情報を含ませて送信し、受信側ではデータ中に含まれて
いるクロック情報を取り出して、その情報からクロック
を抽出して使用している。 【０００３】このクロックの抽出方法には、図９に示す
ように、入力信号を微分回路５１で微分し、タンクコイ
ル５２で抽出してコンパレータ５３で波形整形するタン
クコイルによる方法、又は図１０に示すように、入力信
号を位相比較回路６１，ローパスフィルタ６２及び電圧
制御発振器６３からなるＰＬＬ回路（位相同期回路）で
抽出するＰＬＬ方法がある。なお、図９，図１０中５４
は入力信号をセット入力，抽出クロックをリセット入力
としてデータを出力するフリップフロップである。 【０００４】 【発明が解決しようとする課題】図９のタンクコイルに
よるクロック抽出方法では、タンクコイルの精度により
抽出クロックの精度が上る。精度の高いクロックが必要
な場合、タンクコイルには水晶，ＳＡＷフィルタ等の高
価な部品が必要になる。 【０００５】また図１０のＰＬＬ回路によるクロック抽
出方法ではＰＬＬにおいて特に周波数が高くなると電圧
制御発振器の発振周波数も高くなり、精度，安定度等で
技術的に困難になってくる。 【０００６】本発明は、このような従来クロック抽出方
法の問題点に鑑みてなされたものであり、その目的とす
るところは固定周波発振器を用いて高精度で安定したク
ロック抽出ができるクロック抽出方法を提供することに
ある。 【０００７】上記目的を達成するために、本発明のクロ
ック抽出方法は、入力信号の立ち上がりを検出して第１
のフリップフロップをセットし、固定周波発振出力の立
ち上がりを検出して前記第１のフリップフロップをリセ
ットし、この第１のフリップフロップの出力を積分し、
この積分信号を前記入力信号の立ち上がり検出信号でサ
ンプルホールドすることにより第１の位相比較信号を得
ると共に、前記入力信号の立ち上がりを検出して第２の
フリップフロップをセットし、前記固定発振出力を９０
°位相シフトさせた信号の立ち上がりを検出して前記第
２のフリップフロップをリセットし、この第２のフリッ
プフロップの出力を積分し、この積分信号を前記入力信
号の立ち上がり検出信号でサンプルホールドすることに
より第２の位相比較信号を得て、前記第１の位相比較信
号と前期固定発振出力を９０°位相シフトさせた信号を
乗算すると共に、前記第２の位相比較信号に前記固定発
振出力を乗算し、この両乗算信号を加算し、その加算し
た信号を波形整形して抽出クロックを得ることを特徴と
するものである。 【０００８】 【０００９】 【００１０】 【発明の実施の形態】 実施の形態１ 図１は実施の形態１にかかるクロック抽出回路の構成説
明図である。同図において、１は入力信号ＲＺと水晶発
振器１１の出力Ｉとの位相を比較する位相比較器、２は
入力信号ＲＺと水晶発振器１１の出力Ｉを９０°位相回
路１２で９０°位相シフトさせた信号Ｊとの位相を比較
する位相比較器。 【００１１】３及び４は位相比較器１及び２からの位相
誤差成分を通過させるローパスフィルタで、発振器１１
の周波数が入力信号ＲＺの周波数と異なる場合、フィル
タ出力は直流とならず、差成分の交流成分を含むので、
この交流成分も通過するものを使用する。 【００１２】５はローパスフィルタ３の出力Ｃと９０°
移相回路１２の出力Ｊを乗算する乗算器、６はローパス
フィルタ４の出力Ｆと水晶発振器１１の出力を乗算する
乗算器、７は乗算器５と６の出力ＤとＧを加算しクロッ
クＨを出力する加算器、８はクロックＨと基準電圧Ｖ
REFを比較して抽出クロックＫを出力するコンパレー
タ、９は入力信号ＲＺを抽出クロックＫでサンプリング
し復調信号ＮＲＺを出力するフリップフロップである。 【００１３】次に、本発明の動作原理について説明す
る。図１において、水晶発振器１１の出力Ｉをｓｉｎθ
とすると９０°位相回路１２の出力Ｊは、 【００１４】 【数１】Ｊ＝ｃｏｓθ …（１） ローパスフィルタ３，４の出力Ｃ，Ｆをｂ，ａとする
と、加算器７の出力Ｈは、 【００１５】 【数２】 【００１６】 【数３】 【００１７】ここで入力ＺＲをｓｉｎ（θ＋φ）とする
と、位相比較器２の出力Ｅは、 【００１８】 【数４】 【００１９】ここでローパスフィルタ４でｓｉｎ（２θ
＋φ）をカットすると、ローパスフィルタ４の出力ａ
は、 【００２０】 【数５】ａ ＝（ｓｉｎφ）／２ …（５） 同様にして、ローパスフィルタ３の出力ｂは、 【００２１】 【数６】 ｂ＝（ｃｏｓφ）／２ …（６） ここで、（６）式，（５）式よりローパスフィルタ３，
４からｃｏｓφとｓｉｎφが出力する。係数は任意の値
をローパスフィルタなり、乗算器で得られるので、計算
を簡単にするため１とする。これを（２）式，（３）式
に代入すると、加算器７の出力Ｈは、 Ｈ＝ｓｉｎ（θ＋α） ｃｏｓα＝ｓｉｎφ ここで、α＝（π／２）−φとすると、 ｃｏｓα＝ｃｏｓ（（π／２）−φ）＝ｓｉｎφ 更に、ｃｏｓα＝ｃｏｓ（−α）より 【００２２】 【数７】α＝φ−（π／２） …（７） 入力信号ＺＲをｆｉｎ，加算器７の出力Ｈをｆｏｕｔと
すると、 ｆｉｎ＝ｓｉｎ（θ＋φ） ｆｏｕｔ＝ｓｉｎ（θ＋α）＝ｓｉｎ（θ＋φ−π／
２） 故に、加算器７から入力信号よりπ／２位相のずれたク
ロック信号Ｈが得られる。 【００２３】以上の計算により、図１の構成において、
入力信号の周波数に対して９０°位相のずれたクロック
信号Ｈが得られる。従って、このクロック信号Ｈをコン
パレータで整形することにより抽出クロックＫが得られ
る。 【００２４】図２は、図１の回路の動作を説明するタイ
ムチャートで、説明を簡単にするため、入力信号ＲＺは
“１”が連続するものとし、水晶発振器１１の出力Ｉは
入力信号ＺＲの送信クロックと等しくしてある。この場
合、入力信号ＲＺと水晶発振器出力Ｉ及び入力ＲＺと９
０°移送器出力Ｊとの位相を比較する位相比較器１及び
２の出力Ｂ及びＥは図に示すような波形となる。 【００２５】しかしてローパスフィルタ３から出力され
る出力Ｃは直流となり、ローパスフィルタ４から出力さ
れる出力Ｆは０となる。従って乗算器５から出力される
信号Ｄは９０°位相信号Ｊと同様の波形となり、乗算器
６から出力される信号Ｇは０となる。 【００２６】従って加算器７から出力される信号Ｈは信
号Ｊと同様の波形となり、コンパレータ８で波形整形さ
れた、入力信号ＲＺより９０°位相がずれた抽出クロッ
クＫが得られる。 【００２７】なお、乗算器５又は６、あるいは加算器７
から出力される信号は何れも波形整形前の抽出クロック
である。 【００２８】実施の形態２ 図１の構成においては、入力信号は連続が前提となる。
通常の伝送における不連続波に対しては、入力信号が無
い時ＬＰＦ３，４の出力Ｃ，Ｄ（図１）を保持する必要
が有る。 【００２９】実施の形態２を図３〜図５を用いて説明す
る。実施の形態２は入力信号（データ）ＲＺが不連続と
なった場合にも抽出クロックが得られるようにしたもの
で、図１のクロック抽出回路の位相比較器１とローパス
フィルタ３、及び、位相比較器２とローパスフィルタ４
からなる回路部分を図４に示す位相比較回路２０に代え
たものである。 【００３０】図４は位相比較回路２０の構成を示すもの
で、２１及び２２は入力信号ＲＺ及び水晶発振器１１か
らの信号Ｉ（又は９０°位相シフト信号Ｊ）（図３）の
立ち上がりを検出する立ち上がり検出器で、具体的には
図７に示すように微分器２６とダイオード２７で構成さ
れている。２３は立ち上がり検出器２１及び２２の出力
Ｌ及びＭでセット及びリセットされるフリップフロッ
プ、２４はこのフリップフロップの出力Ｎを積分するロ
ーパスフィルタ、２５はこのフィルタの出力Ｐをホール
ドし位相比較出力ＰＤを図３の乗算器５（又は６）に出
力するサンプルホールド回路である。 【００３１】次にこの回路の動作について図５を用いて
説明する。立ち上がり検出回路２１及び２２に連続しな
い入力信号ＲＺ及び水晶発振器１１（図３）からの正弦
波入力Ｉ（又は９０°移動信号Ｊ）が入力すると立ち上
がり信号Ｌ及びＭが出力し、フリップフロップ２３は信
号Ｌでセットされ信号Ｍでリセットされるので、入力Ｒ
Ｚと同様の信号Ｎを出力する。 【００３２】この信号Ｎはローパスフィルタ２４で積分
され信号Ｐとなり、サンプルホールド回路２５でホール
ドされ、入力ＲＺが突然に０になったときも位相比較出
力ＰＤを乗算器５（又は６）（図３）に出力する。しか
して、入力信号ＲＺが不連続であってもコンパレータ８
（図３）から連続した抽出クロックが得られる。 【００３３】従って、この実施の形態によれば、実際の
通信において、入力信号ＲＺが０となることがあって
も、その信号０の期間が長く続かない限り、入力信号０
の間位相誤差情報をホールドすることで、入力信号０に
対しても抽出クロックを得ることが可能となる。 【００３４】実施の形態２では図１の位相比較器とロー
パスフィルタに代えて図４に示す位相比較回路を用いて
いるが、両者を併用することもできる。 【００３５】 【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。 【００３６】（１）水晶発振器のような容易に実現可能
な固定周波発振器を用いてクロック抽出を行うことがで
きるので、クロック抽出の精度，安定度が向上する。 【００３７】（２）入力データが不連続となった場合も
連続したクロック抽出が可能となる。
に含まれるクロック情報からクロックを抽出するクロッ
ク抽出方法に関する。 【０００２】 【従来の技術】データの伝送では例えば図８に示すよう
に、送信側でデータを加工して、データの中にクロック
情報を含ませて送信し、受信側ではデータ中に含まれて
いるクロック情報を取り出して、その情報からクロック
を抽出して使用している。 【０００３】このクロックの抽出方法には、図９に示す
ように、入力信号を微分回路５１で微分し、タンクコイ
ル５２で抽出してコンパレータ５３で波形整形するタン
クコイルによる方法、又は図１０に示すように、入力信
号を位相比較回路６１，ローパスフィルタ６２及び電圧
制御発振器６３からなるＰＬＬ回路（位相同期回路）で
抽出するＰＬＬ方法がある。なお、図９，図１０中５４
は入力信号をセット入力，抽出クロックをリセット入力
としてデータを出力するフリップフロップである。 【０００４】 【発明が解決しようとする課題】図９のタンクコイルに
よるクロック抽出方法では、タンクコイルの精度により
抽出クロックの精度が上る。精度の高いクロックが必要
な場合、タンクコイルには水晶，ＳＡＷフィルタ等の高
価な部品が必要になる。 【０００５】また図１０のＰＬＬ回路によるクロック抽
出方法ではＰＬＬにおいて特に周波数が高くなると電圧
制御発振器の発振周波数も高くなり、精度，安定度等で
技術的に困難になってくる。 【０００６】本発明は、このような従来クロック抽出方
法の問題点に鑑みてなされたものであり、その目的とす
るところは固定周波発振器を用いて高精度で安定したク
ロック抽出ができるクロック抽出方法を提供することに
ある。 【０００７】上記目的を達成するために、本発明のクロ
ック抽出方法は、入力信号の立ち上がりを検出して第１
のフリップフロップをセットし、固定周波発振出力の立
ち上がりを検出して前記第１のフリップフロップをリセ
ットし、この第１のフリップフロップの出力を積分し、
この積分信号を前記入力信号の立ち上がり検出信号でサ
ンプルホールドすることにより第１の位相比較信号を得
ると共に、前記入力信号の立ち上がりを検出して第２の
フリップフロップをセットし、前記固定発振出力を９０
°位相シフトさせた信号の立ち上がりを検出して前記第
２のフリップフロップをリセットし、この第２のフリッ
プフロップの出力を積分し、この積分信号を前記入力信
号の立ち上がり検出信号でサンプルホールドすることに
より第２の位相比較信号を得て、前記第１の位相比較信
号と前期固定発振出力を９０°位相シフトさせた信号を
乗算すると共に、前記第２の位相比較信号に前記固定発
振出力を乗算し、この両乗算信号を加算し、その加算し
た信号を波形整形して抽出クロックを得ることを特徴と
するものである。 【０００８】 【０００９】 【００１０】 【発明の実施の形態】 実施の形態１ 図１は実施の形態１にかかるクロック抽出回路の構成説
明図である。同図において、１は入力信号ＲＺと水晶発
振器１１の出力Ｉとの位相を比較する位相比較器、２は
入力信号ＲＺと水晶発振器１１の出力Ｉを９０°位相回
路１２で９０°位相シフトさせた信号Ｊとの位相を比較
する位相比較器。 【００１１】３及び４は位相比較器１及び２からの位相
誤差成分を通過させるローパスフィルタで、発振器１１
の周波数が入力信号ＲＺの周波数と異なる場合、フィル
タ出力は直流とならず、差成分の交流成分を含むので、
この交流成分も通過するものを使用する。 【００１２】５はローパスフィルタ３の出力Ｃと９０°
移相回路１２の出力Ｊを乗算する乗算器、６はローパス
フィルタ４の出力Ｆと水晶発振器１１の出力を乗算する
乗算器、７は乗算器５と６の出力ＤとＧを加算しクロッ
クＨを出力する加算器、８はクロックＨと基準電圧Ｖ
REFを比較して抽出クロックＫを出力するコンパレー
タ、９は入力信号ＲＺを抽出クロックＫでサンプリング
し復調信号ＮＲＺを出力するフリップフロップである。 【００１３】次に、本発明の動作原理について説明す
る。図１において、水晶発振器１１の出力Ｉをｓｉｎθ
とすると９０°位相回路１２の出力Ｊは、 【００１４】 【数１】Ｊ＝ｃｏｓθ …（１） ローパスフィルタ３，４の出力Ｃ，Ｆをｂ，ａとする
と、加算器７の出力Ｈは、 【００１５】 【数２】 【００１６】 【数３】 【００１７】ここで入力ＺＲをｓｉｎ（θ＋φ）とする
と、位相比較器２の出力Ｅは、 【００１８】 【数４】 【００１９】ここでローパスフィルタ４でｓｉｎ（２θ
＋φ）をカットすると、ローパスフィルタ４の出力ａ
は、 【００２０】 【数５】ａ ＝（ｓｉｎφ）／２ …（５） 同様にして、ローパスフィルタ３の出力ｂは、 【００２１】 【数６】 ｂ＝（ｃｏｓφ）／２ …（６） ここで、（６）式，（５）式よりローパスフィルタ３，
４からｃｏｓφとｓｉｎφが出力する。係数は任意の値
をローパスフィルタなり、乗算器で得られるので、計算
を簡単にするため１とする。これを（２）式，（３）式
に代入すると、加算器７の出力Ｈは、 Ｈ＝ｓｉｎ（θ＋α） ｃｏｓα＝ｓｉｎφ ここで、α＝（π／２）−φとすると、 ｃｏｓα＝ｃｏｓ（（π／２）−φ）＝ｓｉｎφ 更に、ｃｏｓα＝ｃｏｓ（−α）より 【００２２】 【数７】α＝φ−（π／２） …（７） 入力信号ＺＲをｆｉｎ，加算器７の出力Ｈをｆｏｕｔと
すると、 ｆｉｎ＝ｓｉｎ（θ＋φ） ｆｏｕｔ＝ｓｉｎ（θ＋α）＝ｓｉｎ（θ＋φ−π／
２） 故に、加算器７から入力信号よりπ／２位相のずれたク
ロック信号Ｈが得られる。 【００２３】以上の計算により、図１の構成において、
入力信号の周波数に対して９０°位相のずれたクロック
信号Ｈが得られる。従って、このクロック信号Ｈをコン
パレータで整形することにより抽出クロックＫが得られ
る。 【００２４】図２は、図１の回路の動作を説明するタイ
ムチャートで、説明を簡単にするため、入力信号ＲＺは
“１”が連続するものとし、水晶発振器１１の出力Ｉは
入力信号ＺＲの送信クロックと等しくしてある。この場
合、入力信号ＲＺと水晶発振器出力Ｉ及び入力ＲＺと９
０°移送器出力Ｊとの位相を比較する位相比較器１及び
２の出力Ｂ及びＥは図に示すような波形となる。 【００２５】しかしてローパスフィルタ３から出力され
る出力Ｃは直流となり、ローパスフィルタ４から出力さ
れる出力Ｆは０となる。従って乗算器５から出力される
信号Ｄは９０°位相信号Ｊと同様の波形となり、乗算器
６から出力される信号Ｇは０となる。 【００２６】従って加算器７から出力される信号Ｈは信
号Ｊと同様の波形となり、コンパレータ８で波形整形さ
れた、入力信号ＲＺより９０°位相がずれた抽出クロッ
クＫが得られる。 【００２７】なお、乗算器５又は６、あるいは加算器７
から出力される信号は何れも波形整形前の抽出クロック
である。 【００２８】実施の形態２ 図１の構成においては、入力信号は連続が前提となる。
通常の伝送における不連続波に対しては、入力信号が無
い時ＬＰＦ３，４の出力Ｃ，Ｄ（図１）を保持する必要
が有る。 【００２９】実施の形態２を図３〜図５を用いて説明す
る。実施の形態２は入力信号（データ）ＲＺが不連続と
なった場合にも抽出クロックが得られるようにしたもの
で、図１のクロック抽出回路の位相比較器１とローパス
フィルタ３、及び、位相比較器２とローパスフィルタ４
からなる回路部分を図４に示す位相比較回路２０に代え
たものである。 【００３０】図４は位相比較回路２０の構成を示すもの
で、２１及び２２は入力信号ＲＺ及び水晶発振器１１か
らの信号Ｉ（又は９０°位相シフト信号Ｊ）（図３）の
立ち上がりを検出する立ち上がり検出器で、具体的には
図７に示すように微分器２６とダイオード２７で構成さ
れている。２３は立ち上がり検出器２１及び２２の出力
Ｌ及びＭでセット及びリセットされるフリップフロッ
プ、２４はこのフリップフロップの出力Ｎを積分するロ
ーパスフィルタ、２５はこのフィルタの出力Ｐをホール
ドし位相比較出力ＰＤを図３の乗算器５（又は６）に出
力するサンプルホールド回路である。 【００３１】次にこの回路の動作について図５を用いて
説明する。立ち上がり検出回路２１及び２２に連続しな
い入力信号ＲＺ及び水晶発振器１１（図３）からの正弦
波入力Ｉ（又は９０°移動信号Ｊ）が入力すると立ち上
がり信号Ｌ及びＭが出力し、フリップフロップ２３は信
号Ｌでセットされ信号Ｍでリセットされるので、入力Ｒ
Ｚと同様の信号Ｎを出力する。 【００３２】この信号Ｎはローパスフィルタ２４で積分
され信号Ｐとなり、サンプルホールド回路２５でホール
ドされ、入力ＲＺが突然に０になったときも位相比較出
力ＰＤを乗算器５（又は６）（図３）に出力する。しか
して、入力信号ＲＺが不連続であってもコンパレータ８
（図３）から連続した抽出クロックが得られる。 【００３３】従って、この実施の形態によれば、実際の
通信において、入力信号ＲＺが０となることがあって
も、その信号０の期間が長く続かない限り、入力信号０
の間位相誤差情報をホールドすることで、入力信号０に
対しても抽出クロックを得ることが可能となる。 【００３４】実施の形態２では図１の位相比較器とロー
パスフィルタに代えて図４に示す位相比較回路を用いて
いるが、両者を併用することもできる。 【００３５】 【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。 【００３６】（１）水晶発振器のような容易に実現可能
な固定周波発振器を用いてクロック抽出を行うことがで
きるので、クロック抽出の精度，安定度が向上する。 【００３７】（２）入力データが不連続となった場合も
連続したクロック抽出が可能となる。
【図面の簡単な説明】
【図１】実施の形態１にかかるクロック抽出回路の構成
説明図。 【図２】動作を説明するタイムチャート。 【図３】実施の形態２にかかるクロック抽出回路の構成
説明図。 【図４】同回路における位相比較回路の構成説明図。 【図５】位相比較回路の動作を説明するタイムチャー
ト。 【図６】位相比較回路の特性を示すグラフ。 【図７】信号の立ち上がり検出器の構成説明図。 【図８】自己同期方式の構成説明図。 【図９】従来例にかかるクロック抽出回路の構成説明
図。 【図１０】他の従来例にかかるクロック抽出回路の構成
説明図。 【符号の説明】 １，２…位相比較器 ３，４…ローパスフィルタ ５，６…乗算器 ７…加算器 ８…コンパレータ ９…フリップフロップ ２０…位相比較回路 ２１，２２…立ち上がり検出器 ２３…フリップフロップ ２４…ローパスフィルタ ２５…サンプルホールド回路
説明図。 【図２】動作を説明するタイムチャート。 【図３】実施の形態２にかかるクロック抽出回路の構成
説明図。 【図４】同回路における位相比較回路の構成説明図。 【図５】位相比較回路の動作を説明するタイムチャー
ト。 【図６】位相比較回路の特性を示すグラフ。 【図７】信号の立ち上がり検出器の構成説明図。 【図８】自己同期方式の構成説明図。 【図９】従来例にかかるクロック抽出回路の構成説明
図。 【図１０】他の従来例にかかるクロック抽出回路の構成
説明図。 【符号の説明】 １，２…位相比較器 ３，４…ローパスフィルタ ５，６…乗算器 ７…加算器 ８…コンパレータ ９…フリップフロップ ２０…位相比較回路 ２１，２２…立ち上がり検出器 ２３…フリップフロップ ２４…ローパスフィルタ ２５…サンプルホールド回路
Claims (1)
- (57)【特許請求の範囲】【請求項１】 入力信号の立ち上がりを検出して第１の
フリップフロップをセットし、固定周波発振出力の立ち
上がりを検出して前記第１のフリップフロップをリセッ
トし、この第１のフリップフロップの出力を積分し、こ
の積分信号を前記入力信号の立ち上がり検出信号でサン
プルホールドすることにより第１の位相比較信号を得る
と共に、 前記入力信号の立ち上がりを検出して第２のフリップフ
ロップをセットし、前記固定発振出力を９０°位相シフ
トさせた信号の立ち上がりを検出して前記第２のフリッ
プフロップをリセットし、この第２のフリップフロップ
の出力を積分し、この積分信号を前記入力信号の立ち上
がり検出信号でサンプルホールドすることにより第２の
位相比較信号を得て、 前記第１の位相比較信号と前期固定発振出力を９０°位
相シフトさせた信号を乗算すると共に、前記第２の位相
比較信号に前記固定発振出力を乗算し、この両乗算信号
を加算し、その加算した信号を波形整形して抽出クロッ
クを得ることを特徴としたクロック抽出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24351295A JP3422143B2 (ja) | 1995-09-22 | 1995-09-22 | クロック抽出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24351295A JP3422143B2 (ja) | 1995-09-22 | 1995-09-22 | クロック抽出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993234A JPH0993234A (ja) | 1997-04-04 |
| JP3422143B2 true JP3422143B2 (ja) | 2003-06-30 |
Family
ID=17105015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24351295A Expired - Fee Related JP3422143B2 (ja) | 1995-09-22 | 1995-09-22 | クロック抽出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3422143B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5672931B2 (ja) * | 2010-10-13 | 2015-02-18 | 富士通株式会社 | クロック再生回路及びクロックデータ再生回路 |
-
1995
- 1995-09-22 JP JP24351295A patent/JP3422143B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0993234A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| US7642862B2 (en) | Digital phase locked loop | |
| US5594344A (en) | Method and apparatus for generating and detecting amplitude and phase modulated sensor signals | |
| JPH0677737A (ja) | 位相検波器及びこれに用いる位相検波方式 | |
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| JP3422143B2 (ja) | クロック抽出方法 | |
| EP1173738B1 (en) | Digital phase sensitive rectification of ac driven transducer signals | |
| US6794857B2 (en) | Apparatus and method for measuring a phase delay characteristic | |
| JPH0624291B2 (ja) | 位相検出回路 | |
| JP2008039583A (ja) | 同期クロック生成回路及び同期クロック生成回路を備えたアナログ／ディジタル角度変換器と角度検出装置 | |
| JPH05183592A (ja) | 周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置 | |
| JPS6195602A (ja) | 周波数情報検出方法 | |
| JPH10164153A (ja) | パケットｆｓｋ受信機用クロック再生回路 | |
| JPH08146160A (ja) | 時間測定装置 | |
| JP2841935B2 (ja) | 位相復調器 | |
| JP3175714B2 (ja) | クロック同期回路 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JP2002152296A (ja) | 位相検出装置とそれを用いた位相同期回路 | |
| Banerjee et al. | A carrier peak synchronous direct digital demodulation technique and its FPGA implementation | |
| JPH0638663B2 (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| US20100295608A1 (en) | Demodulation method utilizing delayed-self-sampling technique | |
| JP2591239B2 (ja) | ビット同期回路 | |
| JP2928416B2 (ja) | 直交検波器 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| Doberstein et al. | The Zarlink 12-Channel GPS Receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |