JPH0624291B2 - 位相検出回路 - Google Patents
位相検出回路Info
- Publication number
- JPH0624291B2 JPH0624291B2 JP60081932A JP8193285A JPH0624291B2 JP H0624291 B2 JPH0624291 B2 JP H0624291B2 JP 60081932 A JP60081932 A JP 60081932A JP 8193285 A JP8193285 A JP 8193285A JP H0624291 B2 JPH0624291 B2 JP H0624291B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- speed
- phase difference
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Description
【発明の詳細な説明】 技術分野 本発明は位相検出回路に関し、特にディジタル信号によ
り変調されたアナログ信号と基準クロック信号との位相
差を検出する位相検出回路に関する。
り変調されたアナログ信号と基準クロック信号との位相
差を検出する位相検出回路に関する。
従来技術 ディジタル信号を伝送する場合、一般には当該ディジタ
ル信号を、ある周波数を有する搬送波を所定の変調方式
により変調して伝送する必要があり、この変調方式とし
ては、ＰＳＫ，ＭＳＫ，ＡＳＫ等の周知の方式がある。
受信側では、ディジタル信号再生のために、この変調さ
れた搬送波を復調操作しつつベースバンド帯域の信号に
変換してアナログ信号を得、このアナログ信号に含まれ
るディジタル信号の周期（信号速度）を示すクロック信
号を抽出再生することが必要となる。
ル信号を、ある周波数を有する搬送波を所定の変調方式
により変調して伝送する必要があり、この変調方式とし
ては、ＰＳＫ，ＭＳＫ，ＡＳＫ等の周知の方式がある。
受信側では、ディジタル信号再生のために、この変調さ
れた搬送波を復調操作しつつベースバンド帯域の信号に
変換してアナログ信号を得、このアナログ信号に含まれ
るディジタル信号の周期（信号速度）を示すクロック信
号を抽出再生することが必要となる。
そこで、受信側では、このアナログ信号からクロック信
号を抽出して受信局内の基準クロックをこの抽出クロッ
クに位相同期をなすことが要求され、この位相同期の制
御のために両クロックの位相差検出を行っている。従
来、この種の位相差検出回路は第６図に示す如く構成さ
れていた。すなわち、アナログ信号Ａはタイミング抽出
器１にてタイミング信号Ｂが抽出されるが、この例では
アナログ信号Ａのゼロクロスタイミング信号である。こ
のタイミング抽出信号Ｂは図示せぬ復調器側で備えられ
ている基準クロック信号Ｃとの位相を検出するためにセ
ットリセットＦＦ（フリップフロップ）回路に入力され
る。このセットリセット回路２はタイミング抽出信号Ｂ
と基準クロック信号Ｃとの位相差に対応した信号Ｄを出
力する。
号を抽出して受信局内の基準クロックをこの抽出クロッ
クに位相同期をなすことが要求され、この位相同期の制
御のために両クロックの位相差検出を行っている。従
来、この種の位相差検出回路は第６図に示す如く構成さ
れていた。すなわち、アナログ信号Ａはタイミング抽出
器１にてタイミング信号Ｂが抽出されるが、この例では
アナログ信号Ａのゼロクロスタイミング信号である。こ
のタイミング抽出信号Ｂは図示せぬ復調器側で備えられ
ている基準クロック信号Ｃとの位相を検出するためにセ
ットリセットＦＦ（フリップフロップ）回路に入力され
る。このセットリセット回路２はタイミング抽出信号Ｂ
と基準クロック信号Ｃとの位相差に対応した信号Ｄを出
力する。
この位相差信号Ｄはそのパルス幅に夫々位相情報を有す
るために、位相差を得るにはパルス幅の積分が必要であ
る。復調器がアナログ処理の場合には、積分器により処
理可能であるが、ディジタル処理型復調器では、ディジ
タル処理にて積分する必要がある。本例ではカウンタ３
を用いて積分を行なう方式を示している。
るために、位相差を得るにはパルス幅の積分が必要であ
る。復調器がアナログ処理の場合には、積分器により処
理可能であるが、ディジタル処理型復調器では、ディジ
タル処理にて積分する必要がある。本例ではカウンタ３
を用いて積分を行なう方式を示している。
カウンタ３は高速クロックにより信号Ｄのレベルが論理
１のときのみ計数を行なうようになっている。また基準
クロック信号Ｃにより初期化（一般にゼロ）される。
１のときのみ計数を行なうようになっている。また基準
クロック信号Ｃにより初期化（一般にゼロ）される。
本カウンタ３を動作せしめる高速クロックはアナログ信
号の周波数すなわち信号速度に比し十分大きな値（通常
３０倍以上の値）を必要とする。なぜならば位相分解能
を劣化させるからである。従って復調器処理速度の高速
化が必要となり実現上の問題があった。
号の周波数すなわち信号速度に比し十分大きな値（通常
３０倍以上の値）を必要とする。なぜならば位相分解能
を劣化させるからである。従って復調器処理速度の高速
化が必要となり実現上の問題があった。
尚、第７図（Ａ）〜（Ｅ）に第６図の各部信号Ａ〜Ｅの
波形を夫々対応して示している。
波形を夫々対応して示している。
発明の目的 本発明の目的は、アナログ信号の信号速度の２倍の処理
速度で動作可能な位相検出回路を提出することである。
速度で動作可能な位相検出回路を提出することである。
発明の構成 本発明による位相比較回路は、所定周波数のアナログ信
号を入力とし、前記周波数の２倍に相当する周波数ｆｓ
の更に２倍の周波数２ｆｓの基準クロック信号により前
記アナログ信号を本化してディジタル化するアナログ・
ディジタル変換器と、前記標本化された信号の互いに隣
り合う信号同士を乗算する乗算器とを含み、この乗算出
力を前記アナログ信号と前記基準クロック信号との位相
差情報としてなることを特徴とする。
号を入力とし、前記周波数の２倍に相当する周波数ｆｓ
の更に２倍の周波数２ｆｓの基準クロック信号により前
記アナログ信号を本化してディジタル化するアナログ・
ディジタル変換器と、前記標本化された信号の互いに隣
り合う信号同士を乗算する乗算器とを含み、この乗算出
力を前記アナログ信号と前記基準クロック信号との位相
差情報としてなることを特徴とする。
実施例 以下、図面を用いて本発明の実施例を説明する。
第１図は本発明の実施例のブロック図であり、アナログ
信号ＡはＡ／Ｄ（アナログ・ディジタル）変換器４にお
いて、当該アナログ信号Ａの変調速度であるｆｓの２倍
のクロック信号（２ｆｓ）Ｂにより、ｋビット（Ｋは正
の整数）のディジタル信号に量子化される。
信号ＡはＡ／Ｄ（アナログ・ディジタル）変換器４にお
いて、当該アナログ信号Ａの変調速度であるｆｓの２倍
のクロック信号（２ｆｓ）Ｂにより、ｋビット（Ｋは正
の整数）のディジタル信号に量子化される。
このｋビット量子化信号ＣはｋビットのＤ・ＦＦ（ディ
レイドフリップフロップ）５においてｆｓなる速度でサ
ンプリング遅延される。この場合、２ｆｓなる速度のク
ロック信号Ｂ（ｆｓなる基準クロック信号と位相同期し
ている）を、分周器６にて２分周したクロック信号（ｆ
ｓ）Ｄが、Ｄ・ＦＦ５のクロック入力（ＣＫ）へ印加さ
れるようになっている。
レイドフリップフロップ）５においてｆｓなる速度でサ
ンプリング遅延される。この場合、２ｆｓなる速度のク
ロック信号Ｂ（ｆｓなる基準クロック信号と位相同期し
ている）を、分周器６にて２分周したクロック信号（ｆ
ｓ）Ｄが、Ｄ・ＦＦ５のクロック入力（ＣＫ）へ印加さ
れるようになっている。
Ｄ・ＦＦ５によるサンプリング遅延信号Ｅとｋビット量
子化信号Ｃとは乗算器７にて乗算され、この乗算結果Ｆ
が位相差信号となるのである。
子化信号Ｃとは乗算器７にて乗算され、この乗算結果Ｆ
が位相差信号となるのである。
第２図（Ａ）〜（Ｆ）は第１図のブロックの各部信号Ａ
〜Ｆの動作タイミング波形の例を夫々対応して示したも
のであり、Ａ／Ｄ変換器４の出力Ｃの波形（Ｃ）は、簡
単のためにＰＡＭ（パルス振幅変調）型式にて表わされ
ている。Ｄ・ＦＦ５によりｆｓなる速度にてサンプリン
グ遅延された信号Ｅは波形（Ｅ）に示す様に、Ａ／Ｄ変
換器４による２ｆｓなる速度のサンプリング信号のうち
の例えば奇数標本化信号である。
〜Ｆの動作タイミング波形の例を夫々対応して示したも
のであり、Ａ／Ｄ変換器４の出力Ｃの波形（Ｃ）は、簡
単のためにＰＡＭ（パルス振幅変調）型式にて表わされ
ている。Ｄ・ＦＦ５によりｆｓなる速度にてサンプリン
グ遅延された信号Ｅは波形（Ｅ）に示す様に、Ａ／Ｄ変
換器４による２ｆｓなる速度のサンプリング信号のうち
の例えば奇数標本化信号である。
ここで、基準クロック信号に同期した同期復調アナログ
信号をｄ（ｔ）＝cos（πｆｓｔ）とすると、Ａ／Ｄ変
換器４にて２ｆｓなる速度でサンプリングされた信号の
偶数（even）及び奇数（odd）標本化信号は夫々次式で
示される。
信号をｄ（ｔ）＝cos（πｆｓｔ）とすると、Ａ／Ｄ変
換器４にて２ｆｓなる速度でサンプリングされた信号の
偶数（even）及び奇数（odd）標本化信号は夫々次式で
示される。
Ｆeven（ｔ）＝Ｆeven（ｎＴ＋ｔｏ） ＝cos｛ｎπ＋（π／Ｔ）ｔｏ｝…（１） Ｆodd（ｔ） ＝Ｆodd（ｎＴ＋Ｔ／２＋ｔｏ） ＝cos｛ｎπ＋π／２＋（π／Ｔ）ｔｏ｝ ＝−sin｛ｎπ＋（π／Ｔ）ｔｏ｝…
（２） ここに、Ｔ＝１／ｆｓであり、ｔｏは基準クロック信号
とアナログ信号Ａとの位相差θに相当する時間差を示し
ている。
（２） ここに、Ｔ＝１／ｆｓであり、ｔｏは基準クロック信号
とアナログ信号Ａとの位相差θに相当する時間差を示し
ている。
乗算器７においては、Ｆeven（ｔ）とＦodd（ｔ）との
乗算を行なうものであるから、乗算信号Ｆは（１），
（２）式より次式となる。
乗算を行なうものであるから、乗算信号Ｆは（１），
（２）式より次式となる。
Ｆ＝cos｛ｎπ＋（π／Ｔ）ｔｏ｝ ×（−１）sin｛ｎπ＋（π／Ｔ）ｔｏ｝ ＝（−１／２）［sin｛２ｎπ＋（２π／Ｔ）ｔｏ｝
＋sinＯ］ ＝（−１／２）sinθ …（３） ここに、θ＝２πｔｏ／Ｔである。この（３）式から明
らかな如く、基準クロック信号（ｆｓ）とアナログ信号
Ａすなわちアナログ信号Ａに含まれる変調クロック信号
との位相差θが検出可能となるのである。第３図にこの
位相検出特性が示されている。
＋sinＯ］ ＝（−１／２）sinθ …（３） ここに、θ＝２πｔｏ／Ｔである。この（３）式から明
らかな如く、基準クロック信号（ｆｓ）とアナログ信号
Ａすなわちアナログ信号Ａに含まれる変調クロック信号
との位相差θが検出可能となるのである。第３図にこの
位相検出特性が示されている。
Ａ／Ｄ変換器４の出力ディジタル信号のｋビットのうち
最上位桁のビット（ＭＳＤ）が極性（±）を示す情報ビ
ット（例えば論理１は正極性を、論理Ｏは負極性を示す
如き情報ビット）であり、残余の低位桁ビット（ｋ−
１）が信号の大きさを示す情報の如き信号であれば、第
１図の乗算器７としては第４図に示す様な排他的論理和
ゲート８のみの極めて簡単な構成とすることができる。
最上位桁のビット（ＭＳＤ）が極性（±）を示す情報ビ
ット（例えば論理１は正極性を、論理Ｏは負極性を示す
如き情報ビット）であり、残余の低位桁ビット（ｋ−
１）が信号の大きさを示す情報の如き信号であれば、第
１図の乗算器７としては第４図に示す様な排他的論理和
ゲート８のみの極めて簡単な構成とすることができる。
すなわち、当該ｋビットのディジタル信号ＣのうちＭＳ
Ｄをゲート８の１入力とし、またＤ・ＦＦ５による遅延
出力ＥのうちのＭＳＤをゲート８の他入力とする。そし
て、Ｄ・ＦＦ５による遅延出力ＥのＭＳＤを除く残余の
低位ビットｋ−１と、ゲート８の出力による１ビットと
を組合せて合計ｋビットとし、これを位相差出力Ｆとす
るのである。この場合のｋビット出力ＦのＭＳＤはゲー
ト８の出力であり。このＭＳＤが位相差情報の極性を示
し、残余の低位ビットｋ−１が位相差の大きさを示し、
残余の低位ビットＫ−１が位相差の大きさを示すことに
なる。
Ｄをゲート８の１入力とし、またＤ・ＦＦ５による遅延
出力ＥのうちのＭＳＤをゲート８の他入力とする。そし
て、Ｄ・ＦＦ５による遅延出力ＥのＭＳＤを除く残余の
低位ビットｋ−１と、ゲート８の出力による１ビットと
を組合せて合計ｋビットとし、これを位相差出力Ｆとす
るのである。この場合のｋビット出力ＦのＭＳＤはゲー
ト８の出力であり。このＭＳＤが位相差情報の極性を示
し、残余の低位ビットｋ−１が位相差の大きさを示し、
残余の低位ビットＫ−１が位相差の大きさを示すことに
なる。
この例の原理を述べれば、Ｄ・ＦＦ５によるｆｓなる速
度でサンプリングされた遅延信号Ｅは、（２）式で示し
た奇数標本化信号Ｆodd（ｔ）であり、この信号の低位
ｋ−１ビットは求める位相差θ＝（π／Ｔ）ｔｏに対応
した大きさの情報を含んでいる。
度でサンプリングされた遅延信号Ｅは、（２）式で示し
た奇数標本化信号Ｆodd（ｔ）であり、この信号の低位
ｋ−１ビットは求める位相差θ＝（π／Ｔ）ｔｏに対応
した大きさの情報を含んでいる。
一方、ｋビットディジタル信号ＣのＭＳＤはサンプリン
グ時におけるアナログ信号Ａの極性を示すものであり、
よって、ゲート８による排他的論理和演算のタイミング
では、（１）式で示した偶数標本化信号Ｆeven（ｔ）の
極性（±）を示す。そして、位相差θの大きさは、Ｆod
d（ｔ）の大きさにより判別され、その極性は、互いに
隣接する奇遇標本化信号のＭＳＤの積により判別される
ことから、当該極性は排他的論理和ゲート８の出力によ
り求まることになるのである。
グ時におけるアナログ信号Ａの極性を示すものであり、
よって、ゲート８による排他的論理和演算のタイミング
では、（１）式で示した偶数標本化信号Ｆeven（ｔ）の
極性（±）を示す。そして、位相差θの大きさは、Ｆod
d（ｔ）の大きさにより判別され、その極性は、互いに
隣接する奇遇標本化信号のＭＳＤの積により判別される
ことから、当該極性は排他的論理和ゲート８の出力によ
り求まることになるのである。
上記の現象を数式を用いて示すに、（１）式の信号の極
性のみを判定した信号は、 ｓｇｎ｛ｃｏｓ（ｎπ＋πｔｏ／Ｔ）｝ となるから、これと（２）式との積から次式が得られ
る。
性のみを判定した信号は、 ｓｇｎ｛ｃｏｓ（ｎπ＋πｔｏ／Ｔ）｝ となるから、これと（２）式との積から次式が得られ
る。
Ｆ＝ｓｇｎ｛cos（ｎπ＋πｔｏ／Ｔ）｝ ×（−１）sin｛ｎπ＋（π／Ｔ）ｔｏ｝ ＝−sin（πｔｏ／Ｔ） …（４） 第５図に第４図の回路の位相検出特性を示している。
発明の効果 叙上の如く、本発明によれば、信号速度の２倍の速度の
クロック信号を用いて処理するものであるから、従来に
比し低速度のクロックを用いることが可能となり、復調
器の動作速度を向上させ得る効果がある。
クロック信号を用いて処理するものであるから、従来に
比し低速度のクロックを用いることが可能となり、復調
器の動作速度を向上させ得る効果がある。
第１図は本発明の実施例のブロック図、第２図は第１図
の回路動作を示すタイムチャート、第３図は第１図の回
路の位相検出特性を示す図、第４図は本発明の他の実施
例の回路ブロック図、第５図は第４図の回路の位相検出
特性を示す図、第６図は従来の位相検出回路のブロック
図、第７図は第６図の回路の動作を示すタイムチャート
である。 主要部分の符号の説明 ４……Ａ／Ｄ変換器 ５……Ｄ・ＦＦ ７……乗算器
の回路動作を示すタイムチャート、第３図は第１図の回
路の位相検出特性を示す図、第４図は本発明の他の実施
例の回路ブロック図、第５図は第４図の回路の位相検出
特性を示す図、第６図は従来の位相検出回路のブロック
図、第７図は第６図の回路の動作を示すタイムチャート
である。 主要部分の符号の説明 ４……Ａ／Ｄ変換器 ５……Ｄ・ＦＦ ７……乗算器
Claims (1)
- 【請求項１】所定周波数のアナログ信号を入力とし、前
記周波数の２倍に相当する周波数ｆｓの更に２倍の周波
数２ｆｓの基準クロック信号により前記アナログ信号を
本化してディジタル化するアナログ・ディジタル変換器
と、前記標本化された信号の互いに隣り合う信号同士を
乗算する乗算器とを含み、この乗算出力を前記アナログ
信号と前記基準クロック信号との位相差情報としてなる
ことを特徴とする位相検出回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081932A JPH0624291B2 (ja) | 1985-04-17 | 1985-04-17 | 位相検出回路 |
| US06/850,747 US4686484A (en) | 1985-04-17 | 1986-04-11 | Phase detection circuit |
| DE8686302763T DE3679700D1 (de) | 1985-04-17 | 1986-04-14 | Phasendetektionsschaltung. |
| EP86302763A EP0198701B1 (en) | 1985-04-17 | 1986-04-14 | Phase detection circuit |
| CA000506789A CA1243084A (en) | 1985-04-17 | 1986-04-16 | Phase detection circuit |
| AU56313/86A AU579800B2 (en) | 1985-04-17 | 1986-04-17 | Phase detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081932A JPH0624291B2 (ja) | 1985-04-17 | 1985-04-17 | 位相検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61240706A JPS61240706A (ja) | 1986-10-27 |
| JPH0624291B2 true JPH0624291B2 (ja) | 1994-03-30 |
Family
ID=13760248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60081932A Expired - Lifetime JPH0624291B2 (ja) | 1985-04-17 | 1985-04-17 | 位相検出回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4686484A (ja) |
| EP (1) | EP0198701B1 (ja) |
| JP (1) | JPH0624291B2 (ja) |
| AU (1) | AU579800B2 (ja) |
| CA (1) | CA1243084A (ja) |
| DE (1) | DE3679700D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4787096A (en) * | 1987-03-04 | 1988-11-22 | National Semiconductor Corp. | Second-order carrier/symbol sychronizer |
| US5090027A (en) * | 1989-01-26 | 1992-02-18 | Nec Corporation | Coherent PSK demodulator with adaptive line enhancer |
| FR2683411B1 (fr) * | 1991-11-06 | 1994-12-09 | Inst Francais Du Petrole | Methode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux recus. |
| FR2703547B1 (fr) * | 1993-03-29 | 1995-05-12 | Rene Auffret | Dispositif optique de récupération du rythme d'un signal code. |
| JPH0713657A (ja) * | 1993-06-21 | 1995-01-17 | Fujitsu Ltd | データ処理装置 |
| US6049297A (en) * | 1998-11-19 | 2000-04-11 | Visidyne, Corp. | Digital phase measuring system and method |
| US6947493B2 (en) * | 2003-10-10 | 2005-09-20 | Atmel Corporation | Dual phase pulse modulation decoder circuit |
| US7103110B2 (en) * | 2003-10-10 | 2006-09-05 | Atmel Corporation | Dual phase pulse modulation encoder circuit |
| US7283011B2 (en) * | 2003-10-10 | 2007-10-16 | Atmel Corporation | Method for performing dual phase pulse modulation |
| US7079577B2 (en) * | 2004-09-08 | 2006-07-18 | Atmel Corporation | Wide window decoder circuit for dual phase pulse modulation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3440548A (en) * | 1966-10-06 | 1969-04-22 | Bell Telephone Labor Inc | Timing recovery circuit using time derivative of data signals |
| US4286223A (en) * | 1978-05-15 | 1981-08-25 | E-Systems, Inc. | Wideband digital frequency discriminator and phase and frequency detector |
| JPS5813046A (ja) * | 1981-07-17 | 1983-01-25 | Victor Co Of Japan Ltd | デ−タ読み取り回路 |
| AU1100683A (en) * | 1981-12-07 | 1983-06-30 | Motorola, Inc. | Digital coherent psk demodulation and detector |
| DE3311677A1 (de) * | 1983-03-30 | 1984-10-04 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zur rueckgewinnung eines taktes aus einer signalfolge |
| EP0169915B1 (de) * | 1984-06-06 | 1988-09-07 | Deutsche ITT Industries GmbH | Digitaler Phasendemodulator |
| JPS6156555A (ja) * | 1984-08-27 | 1986-03-22 | Nec Corp | 復調装置 |
-
1985
- 1985-04-17 JP JP60081932A patent/JPH0624291B2/ja not_active Expired - Lifetime
-
1986
- 1986-04-11 US US06/850,747 patent/US4686484A/en not_active Expired - Lifetime
- 1986-04-14 DE DE8686302763T patent/DE3679700D1/de not_active Expired - Lifetime
- 1986-04-14 EP EP86302763A patent/EP0198701B1/en not_active Expired - Lifetime
- 1986-04-16 CA CA000506789A patent/CA1243084A/en not_active Expired
- 1986-04-17 AU AU56313/86A patent/AU579800B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0198701A3 (en) | 1988-09-21 |
| AU579800B2 (en) | 1988-12-08 |
| JPS61240706A (ja) | 1986-10-27 |
| EP0198701B1 (en) | 1991-06-12 |
| AU5631386A (en) | 1986-10-23 |
| US4686484A (en) | 1987-08-11 |
| DE3679700D1 (de) | 1991-07-18 |
| CA1243084A (en) | 1988-10-11 |
| EP0198701A2 (en) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| JPH0624291B2 (ja) | 位相検出回路 | |
| US5313170A (en) | Differential detection demodulator | |
| JPH0677737A (ja) | 位相検波器及びこれに用いる位相検波方式 | |
| JP3856555B2 (ja) | 位相角検出器及びそれを利用した周波数弁別器 | |
| US5578947A (en) | Delayed detection type demodulator | |
| KR930011837B1 (ko) | 클럭발생장치 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPS60154758A (ja) | Ｐｓｋ復調装置 | |
| JPH05183593A (ja) | 遅延検波回路 | |
| US6163209A (en) | Demodulation of angle modulated carriers using a noncoherent reference | |
| US3980971A (en) | Modulator for hybrid modulation by more and less significant digital signals in succession in each clock interval and counterpart demodulator | |
| JPH0548663A (ja) | 位相復調器 | |
| JP3422143B2 (ja) | クロック抽出方法 | |
| JPH05336185A (ja) | ディジタル直交検波復調器 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JPH06268702A (ja) | Ｐｓｋ復調方式 | |
| JPH11205399A (ja) | Ｇｍｓｋ符号データ再生装置 | |
| JPH0569333B2 (ja) | ||
| JPH0262961B2 (ja) | ||
| JPH09153921A (ja) | シンボルクロック再生回路 | |
| JPH0423458B2 (ja) | ||
| JPH02143745A (ja) | クロック位相検出器 | |
| JPH06132995A (ja) | デイジタルクロック抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |