JP2000106578A - Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 - Google Patents

Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体

Info

Publication number
JP2000106578A
JP2000106578A JP10274123A JP27412398A JP2000106578A JP 2000106578 A JP2000106578 A JP 2000106578A JP 10274123 A JP10274123 A JP 10274123A JP 27412398 A JP27412398 A JP 27412398A JP 2000106578 A JP2000106578 A JP 2000106578A
Authority
JP
Japan
Prior art keywords
signal
phase difference
code
frequency offset
difference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10274123A
Other languages
English (en)
Other versions
JP4009373B2 (ja
Inventor
Shinichiro Nagayama
伸一郎 長山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP27412398A priority Critical patent/JP4009373B2/ja
Publication of JP2000106578A publication Critical patent/JP2000106578A/ja
Application granted granted Critical
Publication of JP4009373B2 publication Critical patent/JP4009373B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 PSK変調波キャリア再生方式において、F
FT処理を1回だけにすることによって高速に搬送波の
再生制御を行う。 【解決手段】 PSK変調波のキャリア再生回路におけ
る位相誤差検出回路11の出力は周波数オフセットがプ
ラス方向とマイナス方向とでは、その傾きが逆になる特
性を利用する。この傾きを検出することにより周波数オ
フセットのずれの方向を、当該オフセット量の検出であ
るFTT演算処理部11と並行して検出する。各サンプ
リング周期毎に位相差検出出力の前後の信号振幅を比較
し、プラス方向及びマイナス方向の推移数をアップ/ダ
ウンカウンタ15にて計測する。このカウンタ値の符号
が位相差出力の傾きであり、周波数オフセットのずれ方
向を示す。この符号をFFT処理により求めた周波数オ
フセット量に掛け合わせて目的とする搬送波周波数の符
号を含めたオフセットを求める。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はPSK変調波キャリ
ア再生回路及びその再生方法並びにその制御プログラム
を記録した記録媒体に関し、特に衛生放送や衛生通信に
利用されるPSK変調方式における受信復調部のキャリ
ア再生方式に関するものである。
【0002】
【従来の技術】従来のこの種のPSK変調波キャリア再
生回路の例として、特開平8−181731号公報に開
示のものがあり、そのブロック図を図8に示している。
図8において、81はRF信号入力端子であり、入力R
F信号は乗算器82,83へ供給される。これ等の乗算
器82,83はVCO(電圧制御発振器)89及び90
度移相器90により夫々生成されて互いに90度位相差
を有するキャリア再生信号と乗算して、直交検波をなす
ものである。各直交検波出力はA/D(アナログ/ディ
ジタル)変換回路84,85にて、ディジタル信号とさ
れ、これによりI及びQデータであるベースバンド信号
が復調される。
【0003】一方、A/D変換回路84,85の出力デ
ータは位相誤差検出回路86へ入力され、両データの位
相誤差成分が検出される。この検出信号はD/A変換回
路87にてアナログ信号とされ、ループフィルタ88で
整流平滑されて加算器91を介して電圧制御信号として
VCO89へ供給される。この様にしてキャリア再生用
のPLL(フェイズロックドループ)回路が形成され
る。
【0004】ここで、位相誤差検出回路86の出力デー
タはスペクトラム成分として再生キャリア周波数と受信
PSK波の周波数差に対応した周波数成分を含んでい
る。そこで、位相差誤差検出回路86から出力される位
相差検出データについて、FFT(高速フーリエ変換)
演算回路92により周波数解析を行い、判定制御回路9
3において周波数のずれを判定している。この周波数ず
れに対応したデータをD/A変換回路94にてアナログ
化してVCO89へ加算器91を通して出力する様にな
っている。
【0005】こうすることにより、VCO89の出力は
瞬時に目的とする周波数の近傍に合せられることにな
る。最終的な位相引込みは先述したアナログ系のPLL
回路によることは勿論である。
【0006】
【発明が解決しようとする課題】図8の従来技術におけ
る問題点を述べる。その第一の問題点は、FFT演算回
路92で局部発振器であるVCO89に対する周波数オ
フセット量が求められるが、その量がプラスにずれてい
るのかマイナスにずれているのかの識別ができない。そ
の理由は、搬送波周波数補捉用の検波器の出力が複素信
号ではないためであり、これをFFT処理することによ
り求められる搬送波周波数は、局部発振器に対する周波
数オフセット量(絶対値)であるからである。
【0007】第二の問題点は、波周波数オフセット量と
その符号(周波数のずれ方向)とを求めるためには、F
FT処理が2回必要であり、検出処理に時間がかかる。
その理由は、前述の第一の問題点に起因し、FFT処理
により求めた周波数オフセット量がプラス方向またはマ
イナス方向であるのかを決定する必要があり、そのずれ
方向を求めるために更にFTT処理が必要となるからで
ある。
【0008】本発明の目的は、同期検波された直交2成
分のベースバンド信号の位相誤差検出回路の出力信号か
ら周波数オフセット量の符号であるプラス/マイナスを
検出し、FFT処理を1回だけにすることによって高速
に搬送波検出を行うことが可能なPSK変調波キャリア
再生回路及びその再生方法並びにその制御プログラムを
記録した記録媒体を提供することである。
【0009】
【課題を解決するための手段】本発明によれば、入力P
SK変調波を一対の直交基準搬送波信号で同期検波して
直交2成分のベースバンド信号を得、この直交2成分の
ベースバンド信号の位相差を検出してこの位相差信号に
基き前記基準搬送波信号の周波数及び位相制御をなすよ
うにしたPSK変調波キャリア再生回路であって、前記
位相差信号の高速フーリエ変換(FFT)処理を行って
前記基準搬送波信号のオフセット量を検出するFFT処
理手段と、前記位相差信号の傾きを検出してこの傾きに
応じて前記オフセット量の符号を検出する符号検出手段
と、前記オフセット量と前記符号とを乗算する乗算手段
と、を含み、この乗算結果により前記基準搬送波信号の
周波数及び位相制御をなすようにしたことを特徴とする
PSK変調波キャリア再生回路が得られる。
【0010】そして、前記符号検出手段は、前記位相差
信号の各サンプル値の前後の信号レベルを夫々比較して
レベル差の符号情報を出力するレベル比較手段と、この
信号レベル差の符号情報を積算してこの積算結果に基き
前記周波数オフセット量の符号を出力する積算手段とを
有することを特徴とする。
【0011】本発明によれば、入力PSK搬送波信号を
基準搬送波信号で同期検波して直交2成分のベースバン
ド信号を出力する手段と、この直交2成分のベースバン
ド信号の各々をサンプリングしてディジタル信号に変換
するA/D変換手段と、このディジタル化した直交2成
分ベースバンド信号の位相差信号を出力する位相差検出
手段と、この位相差信号を高速フーリエ変換(FFT)
処理を用いて周波数オフセット量を検出するFFT処理
手段と、前記位相差信号の各サンプル値の前後の信号レ
ベルを夫々比較してレベル差の符号情報を出力するレベ
ル比較手段と、この信号レベル差の符号情報を積算して
この積算結果に基き前記周波数オフセット量の符号を出
力する積算手段と、この積算手段による出力符号と前記
FFT処理により得られた周波数オフセット量とを掛け
合わせて符号をも含む周波数オフセットを出力する乗算
手段と、この符号をも含む周波数オフセットを基に前記
位相差信号により基準搬送波信号を制御する周波数制御
手段と、を含むことを特徴とするPSK変調波キャリア
再生回路が得られる。
【0012】そして、前記レベル比較手段は、前記位相
差信号をサンプリング周期だけ遅延する遅延回路と、こ
の遅延出力と現在の位相差信号とをレベル比較して前記
レベル差の符号情報を出力する比較回路とを有すること
を特徴とし、また前記積算手段は前記レベル差の符号情
報に応じてアップ/ダウンカウントをなすカウンタを有
し、このカウンタの値に応じて前記周波数オフセット量
の符号を出力するようにしたことを特徴とする。
【0013】また、前記周波数制御手段は前記位相差信
号に応じて前記基準搬送波信号を制御するフェイズロッ
クドループ回路を有しており、前記位相差信号に代えて
前記符号をも含む周波数オフセットに応じて前記基準搬
送波信号を制御する切替え制御手段を更に含むことを特
徴とする。そして、前記切替え制御手段は、初期時には
前記符号をも含む周波数オフセットにより前記基準搬送
波信号を制御し、所定期間経過後に前記位相差信号とそ
の直前の前記符号をも含む周波数オフセットとの加算信
号により前記基準搬送波信号を制御するようにしたこと
を特徴とし、また前記切替え制御手段は、前記所定期間
経過直後の前記符号をも含む周波数オフセットを記憶す
るレジスタを有し、このレジスタの出力と前記位相差信
号との加算信号により前記基準搬送波信号を制御するよ
うにしたことを特徴とする。
【0014】更に、前記切替え制御手段は、前記位相差
信号を所定時間積算してその積算値が所定閾値に達した
時に前記符号をも含む周波数オフセットに応じて前記基
準搬送波信号を制御するよう切替えることを特徴とす
る。
【0015】本発明によれば、入力PSK変調波を一対
の直交基準搬送波信号で同期検波して直交2成分のベー
スバンド信号を得、この直交2成分のベースバンド信号
の位相差を検出してこの位相差信号に基き前記基準搬送
波信号の周波数及び位相制御をなすようにしたPSK変
調波キャリア再生方法であって、 前記位相差信号の高
速フーリエ変換(FFT)処理を行って前記基準搬送波
信号のオフセット量を検出するFFT処理ステップと、
前記位相差信号の傾きを検出してこの傾きに応じて前記
オフセット量の符号を検出する符号検出ステップと、前
記オフセット量と前記符号とを乗算する乗算ステップ
と、を含み、この乗算結果により前記基準搬送波信号の
周波数及び位相制御をなすようにしたことを特徴とする
PSK変調波キャリア再生方法が得られる。
【0016】そして、前記符号検出ステップは、前記位
相差信号の各サンプル値の前後の信号レベルを夫々比較
してレベル差の符号情報を出力するレベル比較ステップ
と、この信号レベル差の符号情報を積算してこの積算結
果に基き前記周波数オフセット量の符号を出力する積算
ステップとを有することを特徴とする。
【0017】本発明によれば、入力PSK搬送波信号を
基準搬送波信号で同期検波して直交2成分のベースバン
ド信号を出力するステップと、この直交2成分のベース
バンド信号の各々をサンプリングしてディジタル信号に
変換するステップと、このディジタル化した直交2成分
ベースバンド信号の位相差信号を出力するステップと、
この位相差信号を高速フーリエ変換(FFT)処理を用
いて周波数オフセット量を検出するFFT処理ステップ
と、前記位相差信号の各サンプル値の前後の信号レベル
を夫々比較してレベル差の符号情報を出力するレベル比
較ステップと、この信号レベル差の符号情報を積算して
この積算結果に基き前記周波数オフセット量の符号を出
力する積算ステップと、この積算手段による出力符号と
前記FFT処理により得られた周波数オフセット量とを
掛け合わせて符号をも含む周波数オフセットを出力する
乗算ステップと、この符号をも含む周波数オフセットを
基に前記位相差信号により基準搬送波信号を制御する周
波数制御ステップと、を含むことを特徴とするPSK変
調波キャリア再生方法が得られる。
【0018】そして、前記レベル比較ステップは、前記
位相差信号を連続する所定数のサンプル値を取込むステ
ップと、隣接するサンプル値同士をレベル比較するステ
ップとを有しており、前記積算ステップは、このレベル
比較による大小に応じてカウンタのアップダウンカウン
トの制御をなすステップを有し、このカウンタ値の符号
を前記周波数オフセット量の符号とすることを特徴とす
る。また前記周波数制御ステップは、前記基準搬送波信
号を制御するフェイズロックドループ回路の位相制御信
号として、前記位相差信号に代えて前記符号をも含む周
波数オフセットに応じて前記基準搬送波信号を制御する
切替え制御ステップを更に含むことを特徴とする。
【0019】更にはまた、前記切替え制御ステップは、
初期時には前記符号をも含む周波数オフセットにより前
記基準搬送波信号を制御し、所定期間経過後に前記位相
差信号とその直前の前記符号をも含む周波数オフセット
との加算信号により前記基準搬送波信号を制御するよう
にしたことを特徴とし、また前記切替え制御ステップ
は、前記所定期間経過直後の前記符号をも含む周波数オ
フセットを記憶するレジスタの出力と前記位相差信号と
の加算信号により前記基準搬送波信号を制御するように
したことを特徴とする。また前記切替え制御ステップ
は、前記位相差信号を所定時間積算してその積算値が所
定閾値に達した時に前記符号をも含む周波数オフセット
に応じて前記基準搬送波信号を制御するよう切替えるこ
とを特徴とする。
【0020】本発明によれば、入力PSK変調波を一対
の直交基準搬送波信号で同期検波して直交2成分のベー
スバンド信号を得、この直交2成分のベースバンド信号
の位相差を検出してこの位相差信号に基き前記基準搬送
波信号の周波数及び位相制御をなすようにしたPSK変
調波キャリア再生方法の制御プログラムを記録した記録
媒体であって、前記プログラムは、前記位相差信号の高
速フーリエ変換(FFT)処理を行って前記基準搬送波
信号のオフセット量を検出するFFT処理ステップと、
前記位相差信号の傾きを検出してこの傾きに応じて前記
オフセット量の符号を検出する符号検出ステップと、前
記オフセット量と前記符号とを乗算する乗算ステップ
と、を含み、この乗算結果により前記基準搬送波信号の
周波数及び位相制御をなすようにしたことを特徴とする
記録媒体が得られる。
【0021】本発明によれば、入力PSK搬送波信号を
基準搬送波信号で同期検波して直交2成分のベースバン
ド信号を出力するステップと、この直交2成分のベース
バンド信号の各々をサンプリングしてディジタル信号に
変換するステップと、このディジタル化した直交2成分
ベースバンド信号の位相差信号を出力するステップと、
この位相差信号を高速フーリエ変換(FFT)処理を用
いて周波数オフセット量を検出するFFT処理ステップ
と、前記位相差信号の各サンプル値の前後の信号レベル
を夫々比較してレベル差の符号情報を出力するレベル比
較ステップと、この信号レベル差の符号情報を積算して
この積算結果に基き前記周波数オフセット量の符号を出
力する積算ステップと、この積算手段による出力符号と
前記FFT処理により得られた周波数オフセット量とを
掛け合わせて符号をも含む周波数オフセットを出力する
乗算ステップと、この符号をも含む周波数オフセットを
基に前記位相差信号により基準搬送波信号を制御する周
波数制御ステップと、を含むPSK変調波キャリア再生
方法の制御プログラムを記録した記録媒体が得られる。
【0022】本発明の作用を述べる。本発明が対象とす
るPSK変調波のキャリア再生回路におけるコスタス検
波器(位相誤差検出回路)の出力信号は、一般に図2示
すように周波数オフセットがプラス方向とマイナス方向
とでは、その傾きが逆になる特性を利用するものであ
り、この傾きを検出することにより周波数オフセットの
ずれの方向を、当該オフセット量の検出であるFTT演
算処理と並列に検出するものである。詳述すると、図3
に図2の拡大図として示すように、各サンプリング周期
毎にコスタス検波器出力の前後の信号振幅を比較し、プ
ラス方向に推移している数とマイナス方向に推移してい
る数をアップ/ダウンカウンタにより計測する。このカ
ウンタ値の符号がコスタス検波器出力の傾きであり、周
波数オフセット量のずれ方向を示す。この符号をFFT
処理により求めた周波数オフセット量に掛け合わせるこ
とにより、目的とする搬送波周波数の符号を含めたオフ
セットを求めるものである。
【0023】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1を参照すると、
入力IF信号はバンドパスフィルタ1により帯域制限を
受け、デバイダ2を介して周波数ミキサ5,6へ供給さ
れる。一方、NCO(Numerical Control Oscillator)
3により発生された局部発振信号は0度及び90度の位
相変換器4を介して両ミキサ5,6へ供給されている。
この周波数ミキサ処理により同期検波がなされてベース
バンド帯域のI及びQ信号の両直交検波信号が得られ
る。この一対の直交検波信号はローパスフィルタ7,8
を夫々通過した後、A/D(アナログ/ディジタル)変
換器9,10にてディジタルI/Q信号となる。以降全
てディジタル処理となるものとする。
【0024】これ等一対のディジタルI/Q信号からコ
スタス検波器である位相誤差検出回路11により位相差
が抽出され、ループフィルタ18により帯域制限が行わ
れ、ディジタル制御可能なNCO3により局部発振信号
の制御がなされるもので、以上がPLL回路を構成する
ことになる。
【0025】一方、位相誤差検出回路11の出力はFF
T処理部12へ入力され、位相差信号がFTT処理され
て搬送周波数のオフセット量が算出されると共に、当該
処理完了時には、FFT処理部12からアップ/ダウン
カウンタ15に対してダンプ信号(DCLK)が出力さ
れる。また、位相誤差検出回路11の出力は、また遅延
器13(1サンプリング周期に相当する遅延時間を有す
るものとする)を介してレベル比較器14に入力され
る。
【0026】このレベル比較器14では、図3に示すよ
うに、サンプリング周期毎に各サンプル信号Cn とCn-
1 とのレベル比較が行われ、Cn >Cn-1 の時“+1”
が、Cn <Cn-1 の時“−1”が、夫々アップ/ダウン
カウンタ15に出力される。アップ/ダウンカウンタ1
5では、比較器14からの“±1”のデータが、ダンプ
信号DCLKが入力されるまでの一定時間積算され、ダ
ンプ信号の入力と同時にこの積算結果が符号抽出器16
に出力され、そのカウンタ値はリセットされる。符号抽
出器16では、このカウンタ15のカウンタ値の符号ビ
ットのみが抽出され、この符号ビットがFFT処理結果
である周波数オフセット量と、乗算器17で掛け合わさ
れる。これにより、実際の搬送波周波数の符号を含むオ
フセットが求められる。
【0027】この符号を含む周波数オフセットが加算器
19の一入力となり、その他入力であるループフィルタ
18の出力と共にNCO3の制御信号となり、結果とし
て局部発振器の発振周波数である基準搬送波の周波数及
び位相の制御がなされる。この様に、加算器19により
PLLのループの制御量に加算することで、搬送波の補
捉範囲の広いディジタルPLL回路を実現している。
【0028】以上の様に、本発明では、従来のPLL制
御ループに対して、図1の点線で囲んだ周波数オフセッ
トのずれ方向(符号)を求める回路100を付加して、
周波数オフセット量のFFT演算処理と並行にこの回路
100を動作させて、処理速度の低下を防止しているの
である。
【0029】尚、図2に示す波形は位相誤差検出回路1
1の出力波形例を示しており、(A)は周波数オフセッ
トがプラスの場合の波形であり、(B)はマイナスの場
合の波形である。当該波形の信号傾きがプラスであれ
ば、周波数オフセットのずれ方向はプラスであり、逆に
信号傾きがマイナスであれば、周波数オフセットのずれ
方向はマイナスであるという事実に基き、本発明では、
図3に図2の拡大波形を示すように、位相差信号の傾き
の方向を検出すべく、互いに相隣り合うサンプリング値
Cn 及びCn-1 のレベル比較を行い、この比較結果の積
算を一定時間間隔(図2,3の信号波形の周期よりもか
なり大きい時間間隔とするものであり、この時間間隔が
FFT処理部12からのダンプ信号DCLKの周期であ
る)毎になすものである。
【0030】図4は本発明の他の実施例を示すブロック
図であり、図1と同等部分は同一符号にて示している。
本実施例の特徴は、図1の構成に対して、更に、制御部
20,切替器21及びレジスタ22を有する構成であ
り、制御部20により、FFT処理とPLLの各処理を
切替えることにより、FFT処理により搬送波補捉周波
数範囲を狭め、その後、PLLを動作させることにより
PLLによる補捉時間を短縮する様にしたものである。
【0031】制御部20は、最初、切替器21をFFT
処理部12側、レジスタ22を書込み可能状態に制御す
る。この時、位相誤差信号はFFT処理部側にのみ出力
され、FFT処理部12,遅延器13,比較器14,ア
ップ/ダウンカウンタ15,符号抽出器16及び掛け算
器17により波周波数オフセット量及び符号を求め、こ
の値をレジスタ22に保持する。この時、ループフィル
タ18の入力はゼロとなるため、加算器19の出力信号
はFFT処理により求めた周波数成分のみとなり、この
制御量によりNCO3が発生する局部発振信号を制御
し、搬送波周波数に近付ける。
【0032】制御部20は、FFT処理部からのダンプ
信号(DCLK)を受け、切替器21をループフィルタ
側、レジスタ22を書込み禁止状態に制御する。この
時、FFT処理部12,遅延器13,比較器14,アッ
プ/ダウンカウンタ15,符号抽出器16及び掛け算器
17は処理を続けるものの、レジスタ22が書込み禁止
であるため、レジスタ22は更新されない。このため、
加算器19の出力信号はレジスタ22の値を基準にPL
Lを行うことができ、高速な位相同期を実現できる。ま
た、制御部22では、位相誤差検出回路11の位相誤差
を一定時間積算し、この値が閾値以上であれば、再度、
切替器21をFFT処理部側、レジスタ22を書込み可
能状態に制御し、初期状態に戻り、再処理を行う。
【0033】次に本発明の別の実施例について図5及び
図6を参照して説明する。図5は図4のブロックにおけ
る各構成要素13〜22の機能部分を点線で囲んで、D
SP(ディジタルシグナルプロセッサ)50にて構成し
たものであり、図6にそのブロック図を示す。
【0034】本実施例の特徴は、位相誤差検出回路11
以降の処理を全てDSPによりソフトウェア的に処理す
るものとし、図6に示す様に、DSP50及びメモリ5
1により構成する。これにより、FFT処理と符号抽出
処理を時系列で行うため、処理速度が低下するものの、
ハードウェア構成が単純となり、装置の小型化,低価格
化が可能となる。尚、DSP50の処理はROM等の記
録媒体52に予め格納されているプログラムにより行わ
れるものであり、その処理について図7を参照して説明
する。
【0035】処理S1においてFFT処理が完了してい
るかを判定し、完了していなければ処理S2へ、完了し
ていれば処理S13へ移行する。ここで初期状態では処
理S2に移行する。処理S2では、位相誤差信号(Cn
)を順次メモリに蓄積し、N個連続に取得する。この
Nの値はFFTの解析ポイント数に依存する。処理S3
では、位相誤差信号の傾きを検出するカウンタの値をリ
セットする。カウンタは、DSPのアキュームレタを使
用する。処理S4では、メモリに蓄積した、位相誤差信
号Cn とCn+1 を読出し、振幅を比較し、Cn >Cn+1
の場合、処理S5へ、Cn ≦Cn+1 の場合、処理S6へ
移行する。
【0036】処理S5では、カウンタの値を−1し、処
理S6では、カウンタの値を+1する。処理S7では処
理S4から処理S7までのN回実行し、完了後、処理S
8に移行する。処理S8では、カウンタの値の符号を抽
出し、その結果をメモリに保存する。処理S9では、メ
モリに蓄積した位相誤差信号を基に、NポイントFFT
処理を実施し、搬送波周波数オフセット量を算出する。
処理S10では、処理S9で算出した搬送波周波数オフ
セット量に対し、処理S8で保存したカウンタの符号に
より符号変換し、符号を含むオフセットを算出する。処
理S11では、処理S10で求めた、オフセットをメモ
リに保存し、オフセットを基に、処理S12では、NC
Oに制御値を出力し、処理S1に戻る。
【0037】次に、処理S1での判定処理により、処理
S13に移行する。処理S13では、PLLのロック判
定結果(処理S21)を基に判定を行い、ロックオフ時
に処理S2へ、それ以外の時には、処理S14に移行す
る。初期状態では、処理S14に移行する。処理S14
では、位相誤差信号を位相誤差検出回路から読込む。処
理S15では、予め設定してあるフィルタ係数によるデ
ィタルフィルタを構成しており、位相誤差信号に対し
て、ループフィルタ処理を施し、ループ制御量を求め
る。処理S16では、処理S11で保存した搬送波周波
数に処理S15で求めた制御量を加え、処理S17でN
COに対し制御量を出力する。これにより処理S11の
結果を基にしたPLLを構成する。
【0038】次に、処理S18では、処理S14で読込
んだ位相誤差信号の絶対値をとり、これを加算する。処
理S19では、処理S18の処理をM回加算したかを判
定し、加算が完了していれば処理S20に移行し、それ
以外であれば、処理S1に戻る。ここで、加算回数Mの
値は、ループフィルタのループバンド及び位相誤差信号
のサンプリング周波数に依存し、ループの引込み時間よ
り充分長くなる様に設定する。処理S20では、処理S
18における加算結果と閾値を比較し、加算結果の方が
閾値より大きい場合は処理S21へ、それ以外の場合は
処理S1へ戻る。本処理では、判定後に、処理S18で
加算した値のリセットを行う。処理S21では、PLL
ロックオフと判断し、NCOに対し、初期値の制御量を
出力し、処理S1に戻る。
【0039】
【発明の効果】本発明によれば、FFT処理による搬送
波周波数オフセット量の演算と並行に、当該オフセット
のずれ方向をコスタス検波器の位相誤差検出出力の傾き
により検出する様にしたので、FFT処理回数が一回で
良いために搬送波補捉時間が従来の1/2に短縮できる
という効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の回路ブロック図である。
【図2】コスタス検波出力すなわち位相誤差検出回路の
出力信号と周波数オフセットのずれ方向との関係を示す
図である。
【図3】位相誤差出力信号から周波数オフセットのずれ
方向を算出する場合の比較出力信号の関係を示す図であ
る。
【図4】本発明の他の実施例の回路ブロック図である。
【図5】本発明の更に他の実施例の回路ブロック図であ
る。
【図6】図5の回路ブロックを機能ブロックとして示し
た図である。
【図7】図6のブロックの動作を示すフローチャートで
ある。
【図8】従来例を示すブロック図である。
【符号の説明】
1 BPF 2 デバイダ 3 NCO 4 位相変換器 5,6 ミキサ 7,8 LPF 9,10 A/D変換器 11 位相誤差検出回路 12 FFT処理部 13 遅延器 14 比較器 15 アップ/ダウンカウンタ 16 符号抽出器 17 乗算器 18 ループフィルタ 19 加算器 20 制御部 21 切替器 22 レジスタ 50 DSP 51 メモリ(RAM) 52 記録媒体(ROM)

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 入力PSK変調波を一対の直交基準搬送
    波信号で同期検波して直交2成分のベースバンド信号を
    得、この直交2成分のベースバンド信号の位相差を検出
    してこの位相差信号に基き前記基準搬送波信号の周波数
    及び位相制御をなすようにしたPSK変調波キャリア再
    生回路であって、 前記位相差信号の高速フーリエ変換(FFT)処理を行
    って前記基準搬送波信号のオフセット量を検出するFF
    T処理手段と、 前記位相差信号の傾きを検出してこの傾きに応じて前記
    オフセット量の符号を検出する符号検出手段と、 前記オフセット量と前記符号とを乗算する乗算手段と、
    を含み、この乗算結果により前記基準搬送波信号の周波
    数及び位相制御をなすようにしたことを特徴とするPS
    K変調波キャリア再生回路。
  2. 【請求項2】 前記符号検出手段は、前記位相差信号の
    各サンプル値の前後の信号レベルを夫々比較してレベル
    差の符号情報を出力するレベル比較手段と、この信号レ
    ベル差の符号情報を積算してこの積算結果に基き前記周
    波数オフセット量の符号を出力する積算手段とを有する
    ことを特徴とする請求項1記載のPSK変調波キャリア
    再生回路。
  3. 【請求項3】 入力PSK搬送波信号を基準搬送波信号
    で同期検波して直交2成分のベースバンド信号を出力す
    る手段と、 この直交2成分のベースバンド信号の各々をサンプリン
    グしてディジタル信号に変換するA/D変換手段と、 このディジタル化した直交2成分ベースバンド信号の位
    相差信号を出力する位相差検出手段と、 この位相差信号を高速フーリエ変換(FFT)処理を用
    いて周波数オフセット量を検出するFFT処理手段と、 前記位相差信号の各サンプル値の前後の信号レベルを夫
    々比較してレベル差の符号情報を出力するレベル比較手
    段と、 この信号レベル差の符号情報を積算してこの積算結果に
    基き前記周波数オフセット量の符号を出力する積算手段
    と、 この積算手段による出力符号と前記FFT処理により得
    られた周波数オフセット量とを掛け合わせて符号をも含
    む周波数オフセットを出力する乗算手段と、 この符号をも含む周波数オフセットを基に前記位相差信
    号により基準搬送波信号を制御する周波数制御手段と、
    を含むことを特徴とするPSK変調波キャリア再生回
    路。
  4. 【請求項4】 前記レベル比較手段は、前記位相差信号
    をサンプリング周期だけ遅延する遅延回路と、この遅延
    出力と現在の位相差信号とをレベル比較して前記レベル
    差の符号情報を出力する比較回路とを有することを特徴
    とする請求項2または3記載のPSK変調波キャリア再
    生回路。
  5. 【請求項5】 前記積算手段は前記レベル差の符号情報
    に応じてアップ/ダウンカウントをなすカウンタを有
    し、このカウンタの値に応じて前記周波数オフセット量
    の符号を出力するようにしたことを特徴とする請求項4
    記載のPSK変調波キャリア再生回路。
  6. 【請求項6】 前記周波数制御手段は前記位相差信号に
    応じて前記基準搬送波信号を制御するフェイズロックド
    ループ回路を有しており、前記位相差信号に代えて前記
    符号をも含む周波数オフセットに応じて前記基準搬送波
    信号を制御する切替え制御手段を更に含むことを特徴と
    する請求項3〜5いずれか記載のPSK変調波キャリア
    再生回路。
  7. 【請求項7】 前記切替え制御手段は、初期時には前記
    符号をも含む周波数オフセットにより前記基準搬送波信
    号を制御し、所定期間経過後に前記位相差信号とその直
    前の前記符号をも含む周波数オフセットとの加算信号に
    より前記基準搬送波信号を制御するようにしたことを特
    徴とする請求項6記載のPSK変調波キャリア再生回
    路。
  8. 【請求項8】 前記切替え制御手段は、前記所定期間経
    過直後の前記符号をも含む周波数オフセットを記憶する
    レジスタを有し、このレジスタの出力と前記位相差信号
    との加算信号により前記基準搬送波信号を制御するよう
    にしたことを特徴とする請求項7記載のPSK変調波キ
    ャリア再生回路。
  9. 【請求項9】 前記切替え制御手段は、前記位相差信号
    を所定時間積算してその積算値が所定閾値に達した時に
    前記符号をも含む周波数オフセットに応じて前記基準搬
    送波信号を制御するよう切替えることを特徴とする請求
    項8記載のPSK変調波キャリア再生回路。
  10. 【請求項10】 入力PSK変調波を一対の直交基準搬
    送波信号で同期検波して直交2成分のベースバンド信号
    を得、この直交2成分のベースバンド信号の位相差を検
    出してこの位相差信号に基き前記基準搬送波信号の周波
    数及び位相制御をなすようにしたPSK変調波キャリア
    再生方法であって、 前記位相差信号の高速フーリエ変
    換(FFT)処理を行って前記基準搬送波信号のオフセ
    ット量を検出するFFT処理ステップと、 前記位相差信号の傾きを検出してこの傾きに応じて前記
    オフセット量の符号を検出する符号検出ステップと、 前記オフセット量と前記符号とを乗算する乗算ステップ
    と、を含み、この乗算結果により前記基準搬送波信号の
    周波数及び位相制御をなすようにしたことを特徴とする
    PSK変調波キャリア再生方法。
  11. 【請求項11】 前記符号検出ステップは、前記位相差
    信号の各サンプル値の前後の信号レベルを夫々比較して
    レベル差の符号情報を出力するレベル比較ステップと、
    この信号レベル差の符号情報を積算してこの積算結果に
    基き前記周波数オフセット量の符号を出力する積算ステ
    ップとを有することを特徴とする請求項10記載のPS
    K変調波キャリア再生方法。
  12. 【請求項12】 入力PSK搬送波信号を基準搬送波信
    号で同期検波して直交2成分のベースバンド信号を出力
    するステップと、 この直交2成分のベースバンド信号の各々をサンプリン
    グしてディジタル信号に変換するステップと、 このディジタル化した直交2成分ベースバンド信号の位
    相差信号を出力するステップと、 この位相差信号を高速フーリエ変換(FFT)処理を用
    いて周波数オフセット量を検出するFFT処理ステップ
    と、 前記位相差信号の各サンプル値の前後の信号レベルを夫
    々比較してレベル差の符号情報を出力するレベル比較ス
    テップと、 この信号レベル差の符号情報を積算してこの積算結果に
    基き前記周波数オフセット量の符号を出力する積算ステ
    ップと、 この積算手段による出力符号と前記FFT処理により得
    られた周波数オフセット量とを掛け合わせて符号をも含
    む周波数オフセットを出力する乗算ステップと、 この符号をも含む周波数オフセットを基に前記位相差信
    号により基準搬送波信号を制御する周波数制御ステップ
    と、を含むことを特徴とするPSK変調波キャリア再生
    方法。
  13. 【請求項13】 前記レベル比較ステップは、前記位相
    差信号を連続する所定数のサンプル値を取込むステップ
    と、隣接するサンプル値同士をレベル比較するステップ
    とを有しており、前記積算ステップは、このレベル比較
    による大小に応じてカウンタのアップダウンカウントの
    制御をなすステップを有し、このカウンタ値の符号を前
    記周波数オフセット量の符号とすることを特徴とする請
    求項11または12記載のPSK変調波キャリア再生方
    法。
  14. 【請求項14】 前記周波数制御ステップは、前記基準
    搬送波信号を制御するフェイズロックドループ回路の位
    相制御信号として、前記位相差信号に代えて前記符号を
    も含む周波数オフセットに応じて前記基準搬送波信号を
    制御する切替え制御ステップを更に含むことを特徴とす
    る請求項12または13記載のPSK変調波キャリア再
    生方法。
  15. 【請求項15】 前記切替え制御ステップは、初期時に
    は前記符号をも含む周波数オフセットにより前記基準搬
    送波信号を制御し、所定期間経過後に前記位相差信号と
    その直前の前記符号をも含む周波数オフセットとの加算
    信号により前記基準搬送波信号を制御するようにしたこ
    とを特徴とする請求項14記載のPSK変調波キャリア
    再生方法。
  16. 【請求項16】 前記切替え制御ステップは、前記所定
    期間経過直後の前記符号をも含む周波数オフセットを記
    憶するレジスタの出力と前記位相差信号との加算信号に
    より前記基準搬送波信号を制御するようにしたことを特
    徴とする請求項15記載のPSK変調波キャリア再生方
    法。
  17. 【請求項17】 前記切替え制御ステップは、前記位相
    差信号を所定時間積算してその積算値が所定閾値に達し
    た時に前記符号をも含む周波数オフセットに応じて前記
    基準搬送波信号を制御するよう切替えることを特徴とす
    る請求項16記載のPSK変調波キャリア再生方法。
  18. 【請求項18】 入力PSK変調波を一対の直交基準搬
    送波信号で同期検波して直交2成分のベースバンド信号
    を得、この直交2成分のベースバンド信号の位相差を検
    出してこの位相差信号に基き前記基準搬送波信号の周波
    数及び位相制御をなすようにしたPSK変調波キャリア
    再生方法の制御プログラムを記録した記録媒体であっ
    て、 前記プログラムは、前記位相差信号の高速フーリエ変換
    (FFT)処理を行って前記基準搬送波信号のオフセッ
    ト量を検出するFFT処理ステップと、 前記位相差信号の傾きを検出してこの傾きに応じて前記
    オフセット量の符号を検出する符号検出ステップと、 前記オフセット量と前記符号とを乗算する乗算ステップ
    と、を含み、この乗算結果により前記基準搬送波信号の
    周波数及び位相制御をなすようにしたことを特徴とする
    記録媒体。
  19. 【請求項19】 入力PSK搬送波信号を基準搬送波信
    号で同期検波して直交2成分のベースバンド信号を出力
    するステップと、 この直交2成分のベースバンド信号の各々をサンプリン
    グしてディジタル信号に変換するステップと、 このディジタル化した直交2成分ベースバンド信号の位
    相差信号を出力するステップと、 この位相差信号を高速フーリエ変換(FFT)処理を用
    いて周波数オフセット量を検出するFFT処理ステップ
    と、 前記位相差信号の各サンプル値の前後の信号レベルを夫
    々比較してレベル差の符号情報を出力するレベル比較ス
    テップと、 この信号レベル差の符号情報を積算してこの積算結果に
    基き前記周波数オフセット量の符号を出力する積算ステ
    ップと、 この積算手段による出力符号と前記FFT処理により得
    られた周波数オフセット量とを掛け合わせて符号をも含
    む周波数オフセットを出力する乗算ステップと、 この符号をも含む周波数オフセットを基に前記位相差信
    号により基準搬送波信号を制御する周波数制御ステップ
    と、を含むPSK変調波キャリア再生方法の制御プログ
    ラムを記録した記録媒体。
JP27412398A 1998-09-29 1998-09-29 Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 Expired - Fee Related JP4009373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27412398A JP4009373B2 (ja) 1998-09-29 1998-09-29 Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27412398A JP4009373B2 (ja) 1998-09-29 1998-09-29 Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体

Publications (2)

Publication Number Publication Date
JP2000106578A true JP2000106578A (ja) 2000-04-11
JP4009373B2 JP4009373B2 (ja) 2007-11-14

Family

ID=17537351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27412398A Expired - Fee Related JP4009373B2 (ja) 1998-09-29 1998-09-29 Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体

Country Status (1)

Country Link
JP (1) JP4009373B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067473A (ja) * 2005-08-29 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 直交誤差自動補償回路
JP2008098723A (ja) * 2006-10-06 2008-04-24 Sony Corp 受信装置および受信方法、並びに、プログラム
JP2015162873A (ja) * 2014-02-28 2015-09-07 日本電気株式会社 信号変換装置及びシンボルタイミング検出方法
CN114499702A (zh) * 2022-03-28 2022-05-13 成都锢德科技有限公司 一种便携式实时信号采集分析识别系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067473A (ja) * 2005-08-29 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 直交誤差自動補償回路
JP4520387B2 (ja) * 2005-08-29 2010-08-04 日本電信電話株式会社 直交誤差自動補償回路
JP2008098723A (ja) * 2006-10-06 2008-04-24 Sony Corp 受信装置および受信方法、並びに、プログラム
US8090333B2 (en) 2006-10-06 2012-01-03 Sony Corporation Receiving apparatus, receiving method, and program
JP2015162873A (ja) * 2014-02-28 2015-09-07 日本電気株式会社 信号変換装置及びシンボルタイミング検出方法
CN114499702A (zh) * 2022-03-28 2022-05-13 成都锢德科技有限公司 一种便携式实时信号采集分析识别系统
CN114499702B (zh) * 2022-03-28 2022-07-12 成都锢德科技有限公司 一种便携式实时信号采集分析识别系统

Also Published As

Publication number Publication date
JP4009373B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
KR970007618B1 (ko) 자동 주파수 제어(afc)회로
EP0805560A2 (en) Digital PLL circuit and initial setting method
JP4009373B2 (ja) Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体
JPH08265384A (ja) 復調装置
US7277499B2 (en) Additive DC component detection included in an input burst signal
RU2003120779A (ru) Способ демодуляции сигналов с относительной фазовой модуляцией и устройство для его осуществления
JP3147147B2 (ja) 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置
JP3663565B2 (ja) 搬送波再生回路
JP3252670B2 (ja) Psk搬送波信号再生装置
JP3819592B2 (ja) 64qam、256qam変調解析方法
JP3481486B2 (ja) ディジタル復調装置
JP3163771B2 (ja) 周波数掃引回路
JPH0541717A (ja) デジタル変調波の復調装置
JPH05300183A (ja) 搬送波再生回路
JPH0591154A (ja) 搬送波再生回路
EP1523145B1 (en) Detection of the presence or absence of an ARI signal.
JP3410841B2 (ja) 位相変調波キャリア再生回路
JPH066397A (ja) 遅延検波器
JP3702281B2 (ja) データ識別装置
JP2002152296A (ja) 位相検出装置とそれを用いた位相同期回路
JP3097582B2 (ja) 周波数掃引回路
JPH0795255A (ja) Psk復調器
JPH04103221A (ja) 自動周波数制御回路
JPS61281655A (ja) 自動周波数制御回路
JPH02249338A (ja) コスタスループ型復調器の疑似ロック検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees