JPH0795255A - Ｐｓｋ復調器 - Google Patents

Abstract

(57)【要約】 【目的】 ＰＳＫ復調器における搬送波再生部の位相差
算出を簡単な回路で高速に行う。 【構成】 受信信号の同相成分Ｉと直交成分Ｑとの各デ
ータを、メモリ３５のアドレス入力とする。このメモリ
３５には、予め受信信号の搬送波と基準再生搬送波との
位相差データφを格納しておく。従って、ＩとＱとが定
まれば、直ちにメモリ３５がアクセスされてφデータが
出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＰＳＫ復調器に関し、特
に高速データレートｎ相ＰＳＫ信号の復調に好適なＰＳ
Ｋ復調器に関するものである。

【０００２】

【従来の技術】ＰＳＫ復調器のブロック図を図５に示
す。本例では４相のＱＰＳＫ被変調信号の復調器の例を
示している。入力端子１から入力されたＱＰＳＫ受信信
号はＡＧＣアンプ２を介してディバイダ３へ供給されて
２つの位相検波器４，５の各入力となる。

【０００３】この位相検波器４，５においては、ＶＣＯ
１４から生成される基準再生搬送波の同相成分と直交成
分とにより同期検波されることにより、夫々同相成分Ｉ
と直交成分Ｑとに分離される。

【０００４】ＶＣＯ１４の出力である基準再生搬送波は
ディバイダ１３にて２分岐され、一つは直接位相検波器
５の一入力となり、他はπ／２位相器１２を介して位相
検波器４の一入力となっている。

【０００５】こうして同期検波された同相成分Ｉと直交
成分Ｑとは整合フィルタ（ＬＰＦ）６，７を夫々介して
Ａ／Ｄ（アナログ／ディジタル）コンバータ１０，１１
へ入力され、サンプリングクロックによりディジタルデ
ータに変換される。

【０００６】尚、各整合フィルタ６，７の各出力部（モ
ニタ端子８，９）の波形は図６に示す様なアナログ波形
となり、クロック再生部１８から生成されるサンプリン
グクロックにてＡ／Ｄコンバータ１０，１１で夫々サン
プリングされる。このサンプリングクロックはデータレ
ートの２倍となっている。

【０００７】こうして得られたディジタルデータは搬送
波再生部１７，クロック再生部１８，搬送波ロック判定
部１９，クロックロック判定部２０及びデータ抽出部２
１へ夫々入力される。

【０００８】クロック再生部１８では、入力データの遷
移と、このデータ遷移と局部クロックとの間のオフセッ
ト量とを抽出し、両者を掛け合わせることにより位相誤
差信号が得られる。この位相誤差信号からサンプリング
クロックが図６の様なタイミングになる様にクロック発
生用ＶＣＯが制御される。また、データのサンプリング
は図６の各Ａ，Ｂ点で夫々行われる。

【０００９】搬送波再生部１７では、受信信号の搬送波
と基準再生搬送波との位相誤差φを抽出するために、い
わゆるコスタスループ等の種々の実現回路が用いられて
おり、図７にその一例回路図を示す。

【００１０】図７に示す如く、搬送波再生部では、Ａ／
Ｄコンバータ１０，１１にてディジタルデータとされた
Ｉ成分とＱ成分とが夫々ラッチ部２７，２８にてラッチ
される。この場合のラッチクロックとしては、クロック
再生部１８からのインフェーズデータラッチクロックを
分周器２９にて分周したクロックが用いられる。

【００１１】これ等ラッチデータは符号識別器３０，３
１にて正，負が判定され、その符号の相互の成分のデー
タと乗算器３２，３３にて掛け合わされ、減算器３４で
両者の差が求められることにより、最終的に位相差φが
検出されるようになっている。

【００１２】この位相差φはＤ／Ａコンバータ１６でア
ナログ化され、ＬＰＦ１５を介してＶＣＯ１４の制御電
圧となり、基準再生搬送波と受信信号搬送波との位相が
常に一致する様に制御されるのである。

【００１３】搬送波ロック判定部１９は、データの振幅
と位相差とを検出して両者が予め設定されているロック
オン判定領域内の値であればロックオン（同期した）と
判定し、それ以外の場合はロックオフ（同期していな
い）と判定して、搬送波ロックオン／オフ判定信号を出
力するものである。

【００１４】搬送波のロックオン時には、ＶＣＯ１４の
出力周波数（再生搬送波の周波数）が一定になる様に
し、ロックオフ時には当該出力周波数を変化させる様に
動作する。

【００１５】クロックロック判定部２０は、データの振
幅と位相差とを検出し、両者が予め設定されたロック判
定領域内の値であればクロックオンと判定し、それ以外
の場合にはロックオフと判定し、クロックロックオン／
オフ判定信号を出力する。

【００１６】クロックロックオン時には、クロック再生
部１８内のＶＣＯ（局部クロック発生器）の出力周波数
が一定になるようにし、ロックオフの場合には当該ＶＣ
Ｏの出力周波数を変化させる様動作する。

【００１７】データ抽出部２１は同相成分（Ｉチャンネ
ル）と直交成分（Ｑチャンネル）とのデータのサインビ
ットからデータ極性を抽出し、Ｉ，Ｑのパラレルデータ
をシリアルデータに変換しつつ出力し、データ復調がな
される。

【００１８】ＡＧＣアンプ２のＡＧＣ信号は、本例では
Ｉチャンネルデータの振幅をＡＢＳ（絶対値演算）回路
２４にて検出し、この検出データをＤ／Ａコンバータ２
３にてアナログ化してＬＰＦ２２を介することにより得
られるようになっている。

【００１９】

【発明が解決しようとする課題】上述した従来の回路に
おける搬送波再生部１７ではロジックＩＣを用いて符号
識別器３０，３１，乗算器３２，３３，減算器３４を構
成しているめたに、これ等回路のために多数のＩＣが必
要となり、また、数１０ＭＨｚ以上の高速データレート
の数値処理をなす場合には、高速ＥＣＬゲートＩＣを用
いているが、ＥＣＬゲートデバイスは消費電力が大きい
という欠点がある。

【００２０】また、搬送波ロック判定部１９やクロック
ロック判定部２０においても、データの振幅や位相差の
検出演算やロック判定演算等に多数のＩＣが用いられ、
高速ＥＣＬゲートＩＣを用いると消費電力が大となる欠
点がある。

【００２１】本発明の目的は、消費電力が大きいＥＣＬ
ゲートＩＣを用いずに高速演算が可能なＰＳＫ復調器を
提供することである。

【００２２】

【課題を解決するたの手段】本発明によるＰＳＫ復調器
は、ＰＳＫ被変調受信信号から搬送波を再生し、この再
生搬送波を用いて前記受信信号を同期検波して得られる
同相成分と直交成分とを生成し、これ等同相成分と直交
成分とを用いて前記受信信号の復調をなすようにしたＰ
ＳＫ復調器であって、前記搬送波を再生する手段は、前
記同相成分と直交成分との位相誤差を検出してこの位相
誤差に応じて前記再生搬送波の位相を制御するよう構成
されており、前記位相誤差を検出する手段として前記同
相成分と直交成分とをアドレス入力として対応アドレス
に予め位相誤差データが格納されたメモリを用いること
を特徴とする。

【００２３】本発明による他のＰＳＫ復調器は、ＰＳＫ
被変調受信信号から搬送波を再生し、この再生搬送波を
用いて前記受信信号を同期検波して得られる同相成分と
直交成分とを生成し、これ等同相成分と直交成分とを用
いて前記受信信号の復調を行うと共に、前記同相成分と
直交成分との互いのインフェーズデータから前記受信信
号の振幅と、更には前記受信信号の搬送波と前記再生搬
送波との位相差とを求めて、これ等振幅及び位相差が所
定範囲になったときに搬送波ロックの判定を行うよう構
成されたＰＳＫ復調器であって、前記搬送波のロック判
定を行う手段は、前記同相成分と直交成分との互いのイ
ンフェーズデータをアドレス入力とし対応アドレスに予
めロック判定結果が格納されたメモリを用いることを特
徴とする。

【００２４】本発明による更に他のＰＳＫ復調器は、Ｐ
ＳＫ被変調受信信号から搬送波を再生し、この再生搬送
波を用いて前記受信信号を同期検波して得られる同相成
分と直交成分とを生成し、これ等同相成分と直交成分と
を用いて前記受信信号の復調を行うと共に、同相成分と
直交成分の一方のインフェーズデータとミッドフェーズ
データとから前記受信信号に含まれるクロック成分のロ
ック判定を行うよう構成されたＰＳＫ復調器であって、
前記クロック成分のロック判定を行う手段は、前記イン
フェーズデータとミッドフェーズデータとをアドレス入
力とし対応アドレスに予めロック判定結果が格納された
メモリを用いることを特徴とする。

【００２５】

【実施例】以下、図面を用いて本発明の実施例について
説明する。図１は本発明の一実施例のブロック図であ
り、図５の搬送波再生部１７の構成である図７の一部
（点線で囲む演算回路部分）を、単一のメモリ３５にて
構成した例である。

【００２６】同相成分のＩチャンネルデータはラッチ回
路２７へラッチされ、直交成分のＱチャンネルデータは
ラッチ回路２８へラッチされる。各ラッチデータはメモ
リ３５のアドレス入力となっており、このメモリ内の各
アドレスには予め位相誤差データφが格納されているも
のとする。

【００２７】ここで、Ｉ，Ｑチャンネルデータが共に４
ビットであるとすると、メモリ３５の容量は１Ｋビット
（２５６ワード×４ビット）のものを用いることができ
る。Ｉ，Ｑチャンネルデータの各インフェーズデータは
メモリ３５の上位４ビット，下位４ビットに夫々入力さ
れる。

【００２８】このメモリ３５には、予め位相誤差φを抽
出するための演算結果が格納されており、データがアド
レス入力された場合、その入力データに基づく演算結果
である位相誤差φが直ちに４ビットで出力されることに
なる。

【００２９】従来の図７の方式では、高速データレート
の場合、サンプル数を間引くことにより高速データに対
応するようにしているが（データレートの整数倍でサン
プリングを行っているが）、サンプル数が少くなると、
ループの位相情報の誤差が大きくなり、精度が低下する
という欠点があった。

【００３０】本発明では、高速アクセスメモリである例
えばＥＣＬのＳＲＡＭを用いれば、リアルタイムで数値
処理が可能となるのである。

【００３１】図２は本発明の他の実施例のブロック図で
あり、図５の搬送波ロック判定部１９に本発明を適用し
た例である。この搬送ロック判定部１９では、前述した
如く、同相成分のＩチャンネルデータと直交成分のＱチ
ャンネルデータとから受信信号の振幅と、更には受信信
号の搬送波と再生搬送波との位相差とを算出し、これ等
振幅と位相差とが所定範囲になったとき搬送波のロック
判定を行うものである。

【００３２】具体的には、ＩチャンネルとＱチェンルネ
との両インフェーズデータから上述の振幅と位相差とを
求めるようになっており、よって、図２に示す如く、こ
れ等両インフェーズデータの各４ビットをメモリ３６の
上位４ビット，下位ビットアドレス入力とする。

【００３３】そして、このメモリ３６の各対応アドレス
には、ロック判定領域内であれば“１”が、それ以外で
あれば“０”が夫々予め格納されており、アドレス入力
に従って１ビットのデータが読出されることになる。

【００３４】この１ビット出力はアンドゲート３７の１
入力となっており、その他入力にはサンプリングクロッ
クが印加されている。カウンタ３８はこのアンドゲート
３７の出力をカウントするものであり、このカウント出
力は比較器４０にて所定値と比較される。その比較出力
はラッチ回路４１にてラッチされるようになっている。

【００３５】このラッチ回路４１のラッチタイミングは
カウンタ３９のキャリィ出力により行われると共にカウ
ンタ３８のクリアもこのキャリィ出力により行われるよ
うになっている。このカウンタ３９はサンプリングクロ
ックをカウントするものである。

【００３６】こうすることにより、カウンタ３８はデー
タがロックオン領域内に存在する数をカウントし、カウ
ンタ３９はサンプル数をカウントしている。比較器４０
では、予め定められた値（サンプル数）に対してデータ
がロックオン領域内に存在する数（確率）以上になれ
ば、“１”を出力し、以下であれば“０”を出力する。

【００３７】すなわち、あるサンプル数に対してデータ
がロックオン判定領域内に存在する確率によりロック判
定を行うようになっている。

【００３８】図３は図２のメモリ３６のアドレスと格納
データとの例を示すものであり、“１”はロックオン
を、“０”はロックオフを示す。

【００３９】図５におけるクロックロック判定部２０に
ついても、搬送波ロック判定部１９と同一の回路構成と
し得るものである。

【００４０】クロックロック判定部２０においては、Ｉ
チャンネルまたはＱチャンネルのインフェーズデータと
ミッドフェーズデータとを用いてクロックのロック判定
が行われるので、図２のメモリ３６の上位４ビットアド
レスにインフェーズデータを、下位４ビットアドレスに
ミッドフェーズデータを夫々入力する様に構成する。

【００４１】この場合のメモリ３６のアドレスと格納デ
ータとの一例を図４に示す。

【００４２】このメモリ３６としては、上述した如く、
高速のＥＣＬ型ＳＲＡＭを用いることができるが、ＳＲ
ＡＭを用いた場合、電源がオフされると、メモリ内容が
消去されるので、予めＲＯＭ等にデータを格納してバッ
クアップしておき、電源オン時にこれ等バックアップデ
ータをＳＲＡＭへ転送して、転送完了後にＰＳＫ被変調
受信データを取込む様にする。

【００４３】

【発明の効果】以上述べた如く、本発明によれば、ロジ
ックＩＣの代りにメモリ１個を用いるようにしたので、
回路の小型化，低消費電力化，高速化が図れるという効
果がある。また、メモリ内容を変更することにより、種
々の数値処理に対応でき、汎用性がある。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】本発明の他の実施例のブロック図である。

【図３】図２のメモリ３６の内容例を示す図である。

【図４】図２のメモリ３６の内容の他の例を示す図であ
る。

【図５】ＰＳＫ被変調信号の復調器のブロック図であ
る。

【図６】図５におけるモニタ端子８，９での波形とサン
プリングタイミングとの関係を示す図である。

【図７】図５における搬送波再生部１７の従来例を示す
ブロック図である。

【符号の説明】

２ ＡＧＣアンプ ３，１３ ディバイダ ４，５ 位相検波器 ６，７，１５，２２ ＬＰＦ １０，１１ Ａ／Ｄコンバータ １２ π／２位相器 １４ ＶＣＯ １６ Ｄ／Ａコンバータ １７ 搬送波再生部 １８ クロック再生部 １９ 搬送波ロック判定部 ２０ クロックロック判定部 ２１ データ抽出部 ２７，２８，４１ ラッチ回路 ２９ １／２分周器 ３５，３６ メモリ ３７ アンドゲート ３８，３９ カウンタ ４０ 比較器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＰＳＫ被変調受信信号から搬送波を再生
   し、この再生搬送波を用いて前記受信信号を同期検波し
   て得られる同相成分と直交成分とを生成し、これ等同相
   成分と直交成分とを用いて前記受信信号の復調をなすよ
   うにしたＰＳＫ復調器であって、前記搬送波を再生する
   手段は、前記同相成分と直交成分との位相誤差を検出し
   てこの位相誤差に応じて前記再生搬送波の位相を制御す
   るよう構成されており、前記位相誤差を検出する手段と
   して前記同相成分と直交成分とをアドレス入力として対
   応アドレスに予め位相誤差データが格納されたメモリを
   用いることを特徴とするＰＳＫ復調器。
2. 【請求項２】 ＰＳＫ被変調受信信号から搬送波を再生
   し、この再生搬送波を用いて前記受信信号を同期検波し
   て得られる同相成分と直交成分とを生成し、これ等同相
   成分と直交成分とを用いて前記受信信号の復調を行うと
   共に、前記同相成分と直交成分との互いのインフェーズ
   データから前記受信信号の振幅と、更には前記受信信号
   の搬送波と前記再生搬送波との位相差とを求めて、これ
   等振幅及び位相差が所定範囲になったときに搬送波ロッ
   クの判定を行うよう構成されたＰＳＫ復調器であって、
   前記搬送波のロック判定を行う手段は、前記同相成分と
   直交成分との互いのインフェーズデータをアドレス入力
   とし対応アドレスに予めロック判定結果が格納されたメ
   モリを用いることを特徴とするＰＳＫ復調器。
3. 【請求項３】 ＰＳＫ被変調受信信号から搬送波を再生
   し、この再生搬送波を用いて前記受信信号を同期検波し
   て得られる同相成分と直交成分とを生成し、これ等同相
   成分と直交成分とを用いて前記受信信号の復調を行うと
   共に、同相成分と直交成分の一方のインフェーズデータ
   とミッドフェーズデータとから前記受信信号に含まれる
   クロック成分のロック判定を行うよう構成されたＰＳＫ
   復調器であって、前記クロック成分のロック判定を行う
   手段は、前記インフェーズデータとミッドフェーズデー
   タとをアドレス入力とし対応アドレスに予めロック判定
   結果が格納されたメモリを用いることを特徴とするＰＳ
   Ｋ復調器。