JP3147529B2 - 搬送波再生デジタル回路をもつコヒーレントな復調装置 - Google Patents

搬送波再生デジタル回路をもつコヒーレントな復調装置

Info

Publication number
JP3147529B2
JP3147529B2 JP25580392A JP25580392A JP3147529B2 JP 3147529 B2 JP3147529 B2 JP 3147529B2 JP 25580392 A JP25580392 A JP 25580392A JP 25580392 A JP25580392 A JP 25580392A JP 3147529 B2 JP3147529 B2 JP 3147529B2
Authority
JP
Japan
Prior art keywords
phase
digital
signal
frequency
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25580392A
Other languages
English (en)
Other versions
JPH05211536A (ja
Inventor
ヴァンダム パトリック
ケルバレック ジョエル
ルクレー アレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Publication of JPH05211536A publication Critical patent/JPH05211536A/ja
Application granted granted Critical
Publication of JP3147529B2 publication Critical patent/JP3147529B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0075—Error weighting
    • H04L2027/0077—Error weighting stop and go

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コヒーレントな復調装
置、そして特に、復調装置が受信する変調された信号の
中で搬送波を再生するための機構に関わる。
【０００２】この復調装置は、例えば無線通信および／
または衛星通信の間のデジタル通信用のデジタル送信シ
ステムの受信器の中に組み込まれる。
【０００３】
【従来の技術】送信システムの送信器内で、データデジ
タル信号は高周波搬送波を変調する。用いる変調は、多
相変調でも多振幅変調でもよい。多相変調は、Ｎ個の状
態または記号を持つ位相変調であり、ここでＮは２の累
乗に等しい整数である；例えば、Ｎが４,８,または16に
等しい時、位相変調はMDP4,MDP8,またはMDP16と略して
表される。多振幅変調は“直交振幅変調”の頭文字をと
った略号MAQで知られており、例えば２,４,または８個
の振幅状態をもつ、それぞれ変調された２つの直交搬送
波を結合する;このようにして、多振幅変調は、例えば
４,16,または64個の状態または記号を与え、それらは頭
文字MAQ4,MAQ16,またはMAQ64に対応する。
【０００４】従って、用いられる変調がどれであろう
と、一つの搬送波から出る２つの位相直交波の被変調デ
ジタル信号から来た２つの成分信号による変調に訴える
のである。搬送周波数は、クロック周波数１／Ｔ(Ｔは
クロック周期とする)とも呼ばれる記号発信周波数より
高い。変調されたデジタル信号は、一般に、送信システ
ムの送信器内で送信周波数に移調される。受信器内で
は、周波数移調機構と前段増幅機構が、送信された信号
を受信し、中間周波数に変調された多値信号を復調装置
に印加する。
【０００５】送信器によって送信されるデジタル信号を
復原するために必要な２つの情報は、搬送波の位相と周
波数である。
【０００６】既知の搬送波再生回路は位相制御技術を用
いる。これらの回路は、位相コンパレータ、フィルタ
ー、および電圧制御オッシレータを含むフェーズ・ロッ
ク・アナログ・ループ（ＰＬＬ）の形で製作される。こ
のような製作例に伴う不都合な点は多数ある。性能面で
は、電圧制御オッシレータによって供給される復調搬送
波の周波数と送信器内の変調搬送波の周波数の間の周波
数の開きを補償すると、必ず、これらの搬送波間の周波
数の開きに比例し、ループの利得に逆比例する位相差が
出る。位相差は送信システムの性能に無視できない影響
を持つので、典型的には数十分の一度のごく小さな値に
抑えられなければならないが、そのためにはループの利
得を増やす必要がある。しかしながら、ループの安定性
のために、この利得を勝手に増やすことはできない。
【０００７】この位相差によって誘発される他の影響
は、周波数キャプチャ・レンジが、許容静止位相差に対
応する周波数の値に限定されることである。
【０００８】このような位相ループの利用面では、希望
の性能を得るためには手の離せない調節が必要である。
他方で、ループのパラメーターまたは送信システムのパ
ラメーターの一つ、例えば変調速度などを変更すると、
ループ全体の完全な定義のし直しが要求される。
【０００９】
【発明が解決しようとする課題】本発明は、全面的にデ
ジタル回路の形で設計される搬送波再生機構を供給する
ことによって、アナログ位相ループの不都合を修正する
ことを目的とする。このような条件下では、再生機構
は、一方では組み込み易くなり、他方では受信信号の変
調速度から独立の動作特性を示す。
【００１０】
【課題を解決するための手段】このために、２つの直交
変調搬送波の多値変調によって得られる変調された信号
を受信するコヒーレントな復調装置で、この装置は変調
された信号を２つの復調されたアナログ成分信号に復調
するため直交復調搬送波をもつ復調機構を含み、この直
交復調搬送波は変調搬送波の周波数ロッキング・レンジ
に属する自由な周波数をもつ、装置であって、かつ２つ
の復調されたアナログ信号を２つの入力デジタル信号に
変えるために、変調された信号の記号をクロック周波数
でサンプリングする機構、入力信号をデジタル復調位相
によって２つの出力デジタル信号に移相するための移相
デジタル機構、２つの出力デジタル信号を受信し、送信
するエラー信号のパルスを作るための、一般化された比
較デジタル機構、および変調搬送波と復調搬送波の間の
位相差および周波数差を入力信号の移相によって先験的
に補償するために、エラー信号のパルスに応じてデジタ
ル復調位相を計算するデジタル処理機構をもつことを特
徴とする。
【００１１】この復調装置は、アナログ回路としては、
２つの直交復調搬送波が受信する変調された信号を復調
する、ミキサーとオッシレータをもつ復調機構しか含ま
ない。復調機構内のオッシレータは、電圧制御オッシレ
ータではなく自由オッシレータである。これは、装置の
組込みを容易にし、より良い特性を得させてくれる。
【００１２】移相機構、一般化された比較機構、および
処理機構によって基本的に実現される位相ループは全部
デジタルである。この位相ループは変調周波数で動作
し、この変調周波数は、在来の技術で、数十メガヘルツ
のクロック周波数として使うことができる。
【００１３】本発明の特徴の一つとして、一般化された
デジタル比較機構は、その間に変調搬送波と復調搬送波
の間の位相の比較が行われる位相追跡（つまり“周波数
維持”）体制と、その間に搬送波間の周波数の比較が行
われる周波数キャプチャ体制を識別する。特に、一般化
された比較機構は、エラー信号の第一および第二のパル
スを、それぞれ、復調搬送波と変調搬送波の間の負の位
相差および正の位相差に応答してクロック信号で作る位
相比較デジタル機構、エラー信号の第三および第四のパ
ルスを、それぞれ、復調搬送波と変調搬送波の間の負の
周波数差および正の周波数差に応じてクロック信号で作
る周波数比較デジタル機構、および、それぞれの所定の
振幅間隔の中に含まれる出力デジタル信号の振幅をクロ
ック周波数で検出し、記号周期の倍数に相当する時間中
に所定間隔の中に含まれる出力デジタル信号の振幅の検
出の積算計数値が第一の所定閾値を上回る時、周波数比
較機構を始動させ、位相比較機構を停止し、また、上記
の振幅の検出の積算計数値が上記の第一の閾値を下回る
時、周波数比較機構を停止し、位相比較機構を始動させ
る制御信号を作る状態検出機構、を含む。
【００１４】２つの体制の識別に寄与する状態検出機構
は、できれば、それぞれの所定間隔の中でのクロック周
波数での出力信号の振幅の検出に応答して検出パルスを
作る回路、上記の倍数相当時間中、検出パルスを計数す
る積算器、積算器内に累加された検出パルスの計数値を
上記の第一の所定閾値と比較し、検出パルスの計数値が
上記の第一の所定閾値を上回る時と下回る時にそれぞれ
対応する２つの状態をもつ論理的制御信号を作るコンパ
レータ、および、制御信号の状態に応じて、位相比較機
構と周波数比較機構のエラー信号パルスの出力を、デジ
タル処理機構の入力に切り換える切換機構、を含むこと
が望ましい。
【００１５】本発明の他の特徴として、デジタル処理機
構は、上記の積算器内で倍数相当時間のあいだ累加され
た上記の検出パルス計数値が上記の第一の所定閾値を下
回る時は、一般化された比較機構から送信されるエラー
信号の第一のパルスによって増分され、第二のパルスに
よって減分され、また、上記の積算器内で上記の倍数相
当時間のあいだ累加された上記の検出パルス計数値が上
記の第一の所定閾値を上回る時は、一般化された比較機
構から送信されるエラー信号の第三のパルスによって増
分され、第四のパルスによって減分される積算−減算
器、第一または第三のパルスに応答して積算−減算器の
計数値を第一の所定パラメーターに加算し、第二または
第四のパルスに応答して積算−減算器の計数値を上記の
所定パラメーターから引算する加算−引算機構、加算−
引算機構によって行われた演算の結果に第二の所定パラ
メーターを掛算する機構、および、乗算機構によってク
ロック周波数で供給される積を累算し、復調位相を作る
機構、を含む。
【００１６】積算−減算器はエラー信号の第一の積分を
ループ・フィルターに類似の仕方で行い、累算機構はエ
ラー信号の第二の積分を電圧制御オッシレータに類似の
仕方で実現する。この二重の積分で、変調搬送波と復調
搬送波の間の補償するべき周波数の開きがどうであろう
とも、零位相の静止差を得ることができる。
【００１７】復調装置は、また、上記の積算器内で倍数
相当時間のあいだ累加された上記の検出パルス計数値が
上記の第一の所定閾値を下回る時、積算−減算器の内容
を定期的にセーブし、上記の積算器内で倍数相当時間の
あいだ累加された上記の検出パルス計数値が上記の第一
の所定閾値を上回る時、積算−減算器内にセーブした内
容を送信する機構を含むこともできる。
【００１８】
【実施例】図１Ａを参照すると、従来の技術によるデジ
タル送信システムの受信器内に含まれるコヒーレントな
復調装置は、復調回路ＣＤおよび搬送波再生回路ＣＲＰ
１を含む。このコヒーレントな復調装置は、デジタル送
信システムの送信器から送信される、変調搬送波にのっ
た変調された信号ＳＩを受信する。
【００１９】復調回路ＣＤは、復調器の役割をする２つ
のミキサー１１ａと１１ｂ、２つのローパス・フィルタ
ー１２ａと１２ｂ、および（π／２）移相器１３を含
む。搬送波再生回路ＣＲＰ１としては、位相コンパレー
タ１５、ループ・ローパス・フィルター１６、および電
圧制御オッシレータ（ＶＣＯ）１７を含み、かつ、専門
家には知られているある種の製作例においては、ループ
・フィルター１６の入力に接続される周波数キャプチャ
補助機構（ＭＡＡ）１８を含むこともできる。
【００２０】ミキサー１１ａと１１ｂのそれぞれの第一
の入力は、変調された信号ＳＩを受信する。再生された
搬送波信号ＳＰは、ミキサー１１ａと１１ｂの２つの第
二の入力に、それぞれ、直接および（π／２）移相器１
３を通して印加される。ミキサーの出力は、それぞれ、
フィルター１２ａと１２ｂを通して、コンパレータ１５
の入力に接続される。フィルター１２ａと１２ｂは、ミ
キサーから発信される復調された信号の中の、搬送波周
波数の２倍に近い周波数の高周波を捨てる。位相コンパ
レータ１５は、再生された変調搬送波信号ＳＰと、これ
から評価する変調搬送波との間の瞬間的な位相差を示す
エラー信号εを作る。オッシレータ１７は、位相コンパ
レータ１５の出力で作られ、ループ・フィルター１６を
通してオッシレータ１７の制御入力に印加されるエラー
信号εに応答して、変調搬送波の周波数と位相に従う再
生された搬送波信号ＳＰを作る。
【００２１】ループ・フィルター１６の役割は、オッシ
レータ１７を適当に制御するため、エラー信号εへの騒
音の影響を抑制することと、高周波成分を捨てることに
ある。フィルター１２ａと１２ｂからそれぞれ来るベー
スバンド信号ＸとＹは、送信器内の２つの直交搬送波を
変調する２つの成分信号に対応する。これら２つの信号
は、図には表されていないリジェネレータに印加され、
リジェネレータは、当初に発信されたデジタル情報を再
構成するために、一方で、復調された信号内で状態を識
別し、他方で、状態を閾値と比較して記号をデコードす
る。リジェネレータ内でのサンプリングの瞬間は、クロ
ック再生回路によって、例えばベースバンド信号ＸとＹ
から決められる。
【００２２】図１Ｂは、例として、４状態をもつ位相変
調（ＭＤＰ４）をフレネル・ダイアグラムの形で示す。
ダイアグラムに示した４つの十字記号は、変調された信
号に付随するベクトル
【数１】 の幾何学的な場所である。復調は変調された信号ＳＩを
２つの復調搬送波上へ“投影”することから成るので、
そのためには、一方の搬送波の位相を予め再生する必要
がある。これはコンパレータ１５によって実現され、コ
ンパレータ１５は、ミキサーの２つの第二の入力にそれ
ぞれ直接におよび移相器１３を通して印加される再生さ
れた搬送波信号ＳＰ＝ｃｏｓ(ω０ｔ＋φ０)の位相φ０
を、評価、再生するべき搬送波の位相、ここではｃｏｓ
ω０ｔに従わせるためのエラー信号εを作る。位相差φ
０を表すエラー信号εは、復調された信号のベースバン
ド成分（Ｘ，Ｙ）および復調された信号の成分から正確
に再構成される信号の成分
【数２】 から確立される。
【００２３】位相コンパレータ１５は、ある種の製作例
においては位相／周波数コンパレータによって置換され
るが、これは、特に搬送周波数が大きなレンジで変化す
る時に先ず搬送周波数を、そして次に搬送波の位相を正
確に得るためである。しかしながら、位相コンパレータ
１５だけが用いられる場合は、キャプチャ補助機構１８
が周波数キャプチャのために利用される。機構１８は、
受信信号の中で送られてきた直交搬送波の周波数ロッキ
ング・レンジの中で制御オッシレータ１７の定格周波数
を走査する信号ＳＡＡを作る。信号ＳＡＡは、周波数キ
ャプチャが起きると直ちに抑制される。装置１８は特
に、周波数キャプチャ・レンジを大幅に広げることがで
きる。
【００２４】従来の技術によるこのような回路の、以上
に述べられた不都合な点は、説明の前置で既に列挙され
た。我々は今度は、本発明に従う、デジタル的に変調さ
れた信号のための、搬送波再生デジタル回路を含む、コ
ヒーレントな復調装置を紹介する。
【００２５】図１Ａを参照すると、コンパレータ１５に
よって供給されるエラー信号εは、シリーズのフィルタ
ー１６と電圧制御オッシレータ１７を通して、復調入力
ｅｄに印加される。フィルター１６は、以下のラプラス
変換の形で書かれてモデル化されるインピーダンスを示
す： Ｆ(ｐ)＝(１＋τ２ｐ)/τ１ｐ τ１とτ２はフィルター１６の特性から導かれる定数で
ある。
【００２６】同様に、電圧制御オッシレータ１７は、以
下のラプラス変換の形で書かれてモデル化されるインピ
ーダンスを示す： Ｚ(ｐ)＝Ｋ０／ｐ、 ここでＫ０はオッシレータ１７の利得である。
【００２７】再生された搬送波ＳＰは、従って、以下の
ラプラス変換の形で書かれる、受信信号ＳＩを復調する
位相φを示す： φ(ｐ)＝(Ｋ０／ｐ)．[(１＋τ２ｐ）／(τ１ｐ)]．ε
(ｐ) 即ち、 φ(ｐ)＝[Ｋ０．τ２／(τ１．ｐ)＋Ｋ０／(τ１．ｐ２)]．ε(ｐ) (1)
【００２８】本発明の数学的原理は、上記の方程式(1)
を成分に分けて使用することにある。このようにして、
フィルターや電圧制御オッシレータのようなアナログ部
品でなくデジタル電子部品から設計された搬送波再生回
路のための、“デジタル”位相ループの実現が可能にな
る。
【００２９】方程式(1)から導かれる、成分に分けた方
程式は次のように表される: φｍ＋１＝φｍ＋Ｋ０Ｔ(Ｔ／τ１)((τ２／Ｔ)．εｍ＋Ｗｍ) (2a) Ｗｍ＝Ｗｍ−１＋εｍ−１とする。
【００３０】Ｔは復調された信号の記号周期に対応する
サンプリング周期またはクロック周期を表し、φｍはサ
ンプリング瞬間ｔ＝ｍＴの復調位相を表し、Ｗｍは中間
変数である。
【００３１】図３のパルス応答による図は、方程式(1)
の成分分けをより良く理解させてくれる。送信システム
Ｈ(ｐ)の入力のパルスε(ｎＴ)に、応答Ｓｎｔが組み合
わされる。従って、各瞬間ｔ＝ｎＴに、信号ε(ｔ)に応
答してシステムを出る信号Ｓｎｔ(ｔ)は、ｔ＝０とｔ＝
ｎＴの間に印加されるｎ個のパルスに関する部分的応答
の和で近似される、即ち:
【数３】 ここで、Ｈ(t)はディラク・パルスのシステムの応答で
ある。
【００３２】方程式(1)の成分分けは、例えば前述の結
果から導出される。
【００３３】方程式(2a)のＫ０Ｔ(Ｔ／τ１)および(τ
２／Ｔ)の項は次のように書ける:
【数４】
【００３４】
【数５】
【００３５】フェーズ・ロック・ループの特徴的なパラ
メーターを与える関係式を用いると: ωｎ＝(Ｋ０Ｋｄ／τ１)１／２ ξ＝(τ２／２)．ωｎ ＢＬ＝Ｗｎ(ξ＋１／４)／(２ξ)
【００３６】ここで、ωｎおよびＫ０はそれぞれオッシ
レータ１７の自然周波数および利得、Ｋｄはループのコ
ンパレータ１５の利得、ξはループの減衰係数、ＢＬは
その騒音帯を示す。これらの関係式は例えばGARDNER著
“フェーズロック技術”、John Wiley & Sons, Inc.,(1
966), New Yorkという題の本に公表されている。
【００３７】従って、方程式(2a)は以下の形で書ける:
【数６】
【００３８】
【数７】 および
【数８】 と置くと、方程式(2a)は以下のように書ける: φｍ＋１＝φｍ＋ＭＵＬ（ＡＤＤ.εｍ＋Ｗｍ) (2b)
【００３９】図２を参照すると、本発明のコヒーレント
な復調装置は復調回路ＣＤと搬送波再生回路ＣＲＰ２を
含む。
【００４０】復調回路ＣＤは、２つのミキサー１１ａと
１１ｂ、２つのフィルター１２ａと１２ｂ、および（π
／２)移相器１３を含み、それらは図１の場合と同じ配
置になっている。中間周波数にのった変調された信号Ｓ
Ｉは、２つのミキサーの２つの第一の入力のそれぞれに
印加される。受信信号が予め中間周波数に移調されない
場合には、送信周波数に等しい定格周波数を持つ、搬送
波にのった変調された信号も、ミキサーの第一の入力に
印加することができることが注目されるだろう。
【００４１】搬送波再生回路ＣＲＰ２は、受信ローカル
・オッシレータ２１、リズム再生回路２２、２つのアナ
ログ−デジタル・コンバータ２３ａと２３ｂ、デジタル
移相器２４、一般化された位相比較回路２５、および位
相ループ・デジタル処理回路２６を含む。ローカル・オ
ッシレータは図１のオッシレータ１７に代わるものなの
で、ミキサー１１ａと１１ｂの第二の入力に直接におよ
び移相器１３を通して接続される一つの出力を持つ。ロ
ーカル・オッシレータ２１は正弦曲線信号を作るが、そ
の周波数は直交送信搬送波の周波数ロッキング・レンジ
に属する。リズム再生回路２２は、変調された信号ＳＩ
を受信し、変調記号の送信周波数に等しい周波数１／Ｔ
をもつサンプリング信号を作る。サンプリング信号は、
アナログ−デジタル・コンバータ２３ａと２３ｂのサン
プリング・クロック入力に印加される。
【００４２】アナログ−デジタル・コンバータ２３ａと
２３ｂは、復調回路ＣＤのフィルター１２ａと１２ｂか
ら来た２つの中間信号Ｘ＊とＹ＊を、リズム再生回路２
２によって供給されるサンプリング周波数１／Ｔでデジ
タル化する。２つのアナログ−デジタル・コンバータ
は、デジタル移相器２４の平行なデータ入力ＥＤ１とＥ
Ｄ２に、デジタル化された信号を、２つの入力バスＢＥ
１とＢＥ２によって供給する。デジタル化された信号
は、アナログ中間信号Ｘ＊とＹ＊のｔ＝ｎＴの瞬間のサ
ンプリングから生じた、Ｘｎ ＥとＹｎ Ｅのような、入力
サンプル信号の対を送信する。
【００４３】デジタル移相器２４、一般化された比較回
路２５、および位相ループ・デジタル処理回路２６が、
“デジタル”位相ループを構成する。デジタル移相器２
４の平行なデータ出力ＳＤ１とＳＤ２は、２つのそれぞ
れの出力バスＢＳ１とＢＳ２によって、比較回路２５の
入力に接続される。比較回路２５の２つの出力端子ＢＵ
とＢＤは、デジタル処理回路２６の２つの入力に接続さ
れ、デジタル処理回路２６の出力は、デジタル移相器２
４の移相入力Ｅφに結線されるアドレス・バスＢＡφの
形をしている。
【００４４】搬送波再生回路ＣＲＰ２内に含まれる回路
の詳細な働きを明確に述べる前に、図２に示される本発
明の装置の一般的な働きを、ここで紹介する。
【００４５】受信ローカル・オッシレータ２１は、その
周波数精度はできれば水晶発振子で保証されることが望
ましいが、既に指摘したように、直交送信搬送波の周波
数ロッキング・レンジに属する周波数をもつ正弦曲線信
号を供給する。受信信号ＳＩは次の形で表される： ＳＩ＝ａｉ ｃｏｓ(ω０ｔ)−ｂｉ ｓｉｎ(ω０ｔ)
【００４６】ここで、(ａｉ，ｂｉ)は確保された多値変
調に依存する一連の記号を表し、(ｃｏｓ(ω０ｔ)，ｓ
ｉｎ(ω０ｔ))は直交搬送波の対を示す。
【００４７】フィルター１２ａと１２ｂの出力の中間信
号Ｘ＊とＹ＊は、位相差を除けば、次のように表され
る： Ｘ＊＝ａｉ．ｃｏｓ(２π．Δｆ．ｔ) Ｙ＊＝ｂｉ．ｓｉｎ(２π．Δｆ．ｔ)
【００４８】Δｆはローカル・オッシレータ２１によっ
て発生する周波数と変調搬送波の周波数の間の周波数の
開きである。
【００４９】中間信号Ｘ＊とＹ＊は、２つのコンバータ
２３ａと２３ｂの出力でそれぞれ信号Ｘｎ ＥとＹｎ Ｅを
確立するために、この場合、サンプリング記号の送信周
波数１／Ｔでサンプリングされる。
【００５０】コンバータの出力のデジタル信号Ｘｎ Ｅと
Ｙｎ Ｅは、デジタル移相器２４内で復調位相φｎで移相
されるが、復調位相φｎは一般化された比較回路２５の
出力端子ＢＵとＢＤによって印加される不連続な信号に
応じて、位相ループ・デジタル処理回路２６において確
立される。
【００５１】直観的に、図４を参照しながら、ミキサー
１１ａと１１ｂの２つの第二の入力に印加される２つの
復調信号を（ｃｏｓ(ω０＋２π．Δｆ)ｔ，ｓｉｎ(ω
０＋２π．Δｆ)ｔ）で表すと、２つの変調搬送波(ｃｏ
ｓω０ｔ，ｓｉｎω０ｔ)は、２つの第二の入力に印加
される２つの復調信号を、各サンプリング瞬間ｔ＝ｎＴ
に、φｎ＝２πΔｆ．ｎＴだけ回転されることによって
導出される。各サンプリング瞬間ｔ＝ｎＴに移相φｎを
確立することが、正に移相器２４、回路２５、および処
理回路２６の役割であり、それは、復調信号を変調搬送
波と帰納的に同位相に置き、デジタル移相器２４の出力
ＳＤ１とＳＤ２に送信される記号の値を復原するためで
ある。
【００５２】図５を参照すると、デジタル移相器２４
は、入力レジスタ２４１、乗算・加算回路２４２、メモ
リーＲＯＭ２４３、および信号レジスタ２４４を含む。
入力レジスタ２４１および信号レジスタ２４４は、それ
ぞれ、２つのアナログ−デジタル・コンバータ２３ａと
２３ｂで受信するデータおよび搬送波再生回路の出力で
比較回路２５の方へ送信されるデータを、サンプリング
周波数またはクロック周波数１／Ｔで一時的にストック
するためのバッファ・メモリーを構成する。従って、入
力レジスタ２４１は、復調された信号の、サンプリング
された入力信号の対Ｘｎ ＥとＹｎ Ｅを周波数１／Ｔで記
憶し、出力レジスタ２４４は、復調された信号の、サン
プリングされた出力信号の対Ｘｎ ＳとＹｎ Ｓを記憶す
る。
【００５３】移相器２４の役割は、入力信号Ｘｎ ＥとＹ
ｎ Ｅを角度φｎだけ移相して、復調された出力信号Ｘｎ
ＳとＹｎ Ｓを確立することにある。図４は移相器の動作
を図式で表す。各瞬間ｔ＝ｎＴに、回転の関係式は次の
ように表される：
【数９】
【００５４】複合回路２４２は入力レジスタ２４２から
対（Ｘｎ Ｅ，Ｙｎ Ｅ）を受信し、対（Ｘｎ ＳとＹｎ Ｓ）
を出力レジスタ２４４に、移相器２４の内部バスを経由
して送信する。対（Ｘｎ ＳとＹｎ Ｓ）を計算する回路２
４２は、従って、乗算器４つ、加算器１つ、および減算
器１つを含む。メモリーＲＯＭを出る２つのバスが、一
対の三角関数（ｃｏｓφｎ，ｓｉｎφｎ)を回路２４２
の入力に印加する。メモリーＲＯＭ２４３は、０≦φｎ
≦２πで、関数ｃｏｓφｎとｓｉｎφｎを成分に分けた
形で含む。メモリーのセルの中で（ｃｏｓφｎ，ｓｉｎ
φｎ)の対を読み取るために、位相ループ・デジタル処
理回路２６は、バスＢＡφを通して、読み取りアドレス
を供給し、２つのデータ・バスの中で入力信号Ｘｎ Ｅと
Ｙｎ Ｅの位相差角度φｎに対応する値を読み取る。
【００５５】レジスタ２４１と２４４、回路２４２、お
よびメモリー２４３の中での転送、計算、および読み取
りの操作は、リズム再生回路２２から発生するサンプリ
ング周波数１／Ｔのリズムで行われる。
【００５６】位相ループ・デジタル処理回路２６と調和
したメモリーＲＯＭ２４３のプログラミングは、基本的
に、採用された変調（MAQ4, MAQ16,....)および該変調
に正確に応じたループの必要な安定性に依存する。出力
レジスタ２４４を出る復調されたデジタル信号Ｘｎ Ｓと
Ｙｎ Ｓは、送信されたデジタル信号を再構成するため
に、図には表されていないデコーダ回路に印加され、ま
た、瞬間ｔ＝ｎＴの復調位相を確立するために比較回路
２５の入力にも印加される。
【００５７】図６に示されるような一般化された位相比
較回路２５は、位相コンパレータ２５１、周波数コンパ
レータ２５２、状態検出器２５３、および切換回路２５
４を含む。２つのコンパレータ２５１と２５２および状
態検出器２５３は、それぞれ、各自の入力で、復調され
た出力信号Ｘｎ ＳとＹｎ Ｓを各瞬間ｔ＝ｎＴに受信す
る。位相コンパレータ２５１の２つの出力Ｕ１とＤ１お
よび周波数コンパレータ２５２の２つの出力Ｕ２とＤ２
は、切換回路２５４内で、状態検出器２５３によって確
立される制御信号Ｃ１によって選択される。制御信号Ｃ
１は、位相コンパレータ２５１の出力Ｕ１とＤ１を比較
回路２５の出力端子ＢＵとＢＤに接続するためには論理
レベル“１”にあり、周波数コンパレータ２５２の出力
Ｕ２とＤ２を端子ＢＵとＢＤに接続するためには論理レ
ベル“０”にある。位相コンパレータ２５１は位相追跡
体制、即ち周波数維持体制において、復調位相φｎを搬
送波の変調位相の上に“立ち直らせる”ために選択され
る。周波数コンパレータ２５２は、周波数キャプチャ体
制において、復調周波数を変調搬送波周波数上に“立ち
直らせる”ため、即ち、受信ローカル・オッシレータ２
１の周波数と変調搬送波周波数の間に存在する周波数の
開きΔｆを抑制するために選択される。コンパレータ２
５１と２５２の出力信号Ｕ１とＤ１、Ｕ２とＤ２、およ
び切換制御信号Ｃ１はパルスの形をしている。
【００５８】今度は位相コンパレータ２５１、周波数コ
ンパレータ２５２、および状態検出器２５３の働きを、
図７，８，および９を参照しながら詳述する。
【００５９】図７に示されるように、位相コンパレータ
２５１は、位相差計算回路２５１ａと成形回路２５１ｂ
を含む。
【００６０】位相差計算回路２５１ａは、ヨーロッパ特
許出願７１，５１４（ＦＲ ８１１４３４３／２５１０
３３１を優先権主張）（米国特許第４，４８４，３３
７、日本特開昭５８−２５７４５）の図７に描かれたア
ナログ“信号処理機構”に類似のものであってよい。こ
の特許出願によると、信号処理機構は２つの復調路のた
めに、それぞれアナログの信号
【数１０】 と
【数１１】 を作るが、ここで、
【数１２】と
【数１３】はミキサーから発信される復調された信号を
表し、
【数１４】 は、変調の型のシンボルに依存する所定閾値との比較に
よる識別によって復調された信号ＸとＹから再構成され
た２つの信号を表す。処理機構は、従来の技術のオッシ
レータ１７のような電圧制御オッシレータを制御するた
めに、以下のような３進法のエラー信号ε(φ)を作る:
【００６１】
【数１５】
【００６２】本発明では、位相差計算回路２５１ａは各
瞬間ｔ＝ｎＴにエラー・サンプル信号εｎ ＣＰを作る
が、このεｎ ＣＰは信号ε(φ)に類似しており、これも
３進法（＋，−,０)である:
【００６３】
【数１６】
【００６４】回路２５１ａから出た信号εｎ ＣＰは成形
回路２５１ｂの入力に印加される。成形回路は、２つの
閾値コンパレータを含み、その出力Ｕ１とＤ１は、エラ
ー信号εｎ ＣＰの３進法の状態“＋”と“−”に応答し
て、それぞれ信号Ｕｎ ＣＰとＤｎ ＣＰを発信し、その一
つは或る瞬間ｔ＝ｎＴに、状態“１”の能動的な短いパ
ルスを示す。エラー信号εｎ ＣＰが零に等しい時は、信
号Ｕｎ ＣＰとＤｎ ＣＰのどちらも、能動的パルスを持た
ない。このエラー信号εｎ ＣＰの成形の役割は、後ほ
ど、位相ループ・デジタル処理回路２６の説明の時に明
らかにされるだろう。
【００６５】図８を参照すると、周波数コンパレータ２
５２は、位相差計算回路２５１ａ、領域検認回路２５２
ａ、遷移検認回路２５２ｂ、Ｄフリップフロップ２５２
ｃ、成形回路２５２ｄ、および３入力付きアンド・ゲー
ト２５２ｅを含む。図８に描かれているが、回路２５１
ａは実際には２つのコンパレータ２５１と２５２に共通
である。成形回路２５２ｄは、既に図７を参照しながら
紹介された回路２５１ｂに類似のものである。
【００６６】位相差計算回路２５１ａによって作られた
３進法エラー信号εｎ ＣＰは、フリップフロップ２５２
ｃの入力Ｄに印加され、ある種の条件が満たされた時だ
け出力Ｑで検認される。そのために、復調されたサンプ
ル信号Ｘｎ ＳとＹｎ ＳをバスＢＳ１とＢＳ２経由で受信
する領域検認回路２５２ａ、エラー信号εｎ ＣＰを受信
する遷移検認回路２５２ｂ、およびリズム再生回路２２
は、アンド・ゲート２５２ｅの入力にそれぞれ接続され
る出力を持ち、アンド・ゲート２５２ｅの出力はフリッ
プフロップ２５２ｃのクロック入力ＣＬに接続される。
【００６７】周波数コンパレータ２５２の動作の原理は
特許出願FR-A-2552959に記述されている復調された信号
の処理機構のそれに大体類似しており、リズム再生回路
２２から、ゲート２５２ｅ経由でフリップフロップ２５
２ｃに印加されるクロック・パルス１／Ｔを抑制するこ
と、つまり、フリップフロップの出力Ｑの、クロック・
パルスのすぐ前の状態を２つの条件下に維持することか
ら成る。これらの２つの条件は、領域検認回路２５２ａ
と遷移検認回路２５２ｂによって確立される。
【００６８】
【数１７】 、および
【数１８】 の時、領域検認回路２５２ａの出力は低い状態“０”に
あるので、位相差計算回路２５１ａの出力の状態は、Ｄ
フリップフロップ２５２ｃ内で検認されない：
【００６９】ここで、Ｒは所定の実数である。実際に
は、これらの関係式は、エラー信号の遷移が有意である
確率が非常に小さいこと、遷移が検認されてはならない
ことを証明させてくれる。
【００７０】遷移検認回路２５２ｂの出力が高い状態
“１”にあるのは、位相差計算回路２５１ａから来るエ
ラー信号εｎ ＣＰが低い状態“−”から高い状態“＋”
に遷移する、またはその逆の時だけである。ローカルな
搬送波の周波数と変調搬送波の周波数の差は、その場
合、零ではない。実際には、回路２５２ｂは、図４を参
照すると、復調搬送波周波数（ω０／２π＋Δｆ)と変
調搬送波周波数（ω０／２π)の差が正の時、フリップ
フロップ２５２ｃの出力を高い状態“＋”に保ち、復調
搬送波周波数と変調搬送波周波数の差が負の時、低い状
態“−”に保たせてくれる。
【００７１】FR-A-2552959では、使用される位相コンパ
レータは２進法エラー信号を発信するコンパレータであ
る。本発明の位相差計算回路２５１ａは３進法のエラー
信号εｎ ＣＰを供給する。第二の条件は補足的な条件
で、遷移検認回路２５２ｂの出力に“０”レベルを設
け、瞬間ｔ＝ｎＴと瞬間ｔ＝(ｎ＋１)Ｔの間のエラー信
号εｎ ＣＰからεｎ＋１ ＣＰを、それぞれ、“＋”また
は“−”レベルから“０”レベルに遷移させることから
成る。その場合、周波数キャプチャ・レンジがより広が
る。
【００７２】状態検出器２５３の役割は、切換回路２５
４を制御し、位相コンパレータ２５１の出力または周波
数コンパレータ２５２の出力のどちらかを選択的に検認
することであるが、今度は状態検出器２５３の原理を図
９を参照しながら記述する。状態検出器２５３は搬送波
再生デジタル・ループの２つの状態を検出する：“引込
み”状態と言われる第一の状態は位相追跡（または周波
数維持）体制に対応し、この間は位相コンパレータ２５
１が選択される；“外れ”状態と言われる第二の状態は
周波数キャプチャ体制に対応し、この間は周波数コンパ
レータ２５２が選択される。この検出は、バスＢＳ１と
ＢＳ２経由で状態検出器が受信する復調されたサンプル
信号の成分Ｘｎ ＳとＹｎ Ｓの位置を、フレネル・ダイア
グラムの中で分析しながら行われる。
【００７３】図１０には、MAQ16に関する、“星座”と
も呼ばれるフレネルの図が、例として示される。十字
“×”は、変調された信号ＳＩの記号に付随するベクト
ル
【数１９】 の様々な地理的な場所を示す。ここで図４を参照する
と、本発明の、中間信号（Ｘ＊，Ｙ＊)を作るための復
調の第一の段階は、受信した変調された信号を、変調搬
送波周波数（ω０／２π)に対して周波数がΔｆだけ異
なる信号ｃｏｓ[(ω０＋２πΔｆ)ｔ]およびｓｉｎ[(ω
０＋２πΔｆ)ｔ]の上に“投影する”ことから成ること
を見てきた。図１０に戻ると、周波数の開きΔｆについ
ては、信号[ｃｏｓ(ω０＋２πΔｆ)ｔ，ｓｉｎ(ω０＋
２πΔｆ)ｔ]に対応する軸は、変調信号[ｃｏｓω
０ｔ，ｓｉｎω０ｔ]に対応する軸に対して絶えず位相
がずれており、送信された記号を得るために行われる
“投影”はMAQ16変調に存在しない記号の対を生み出す
可能性がある。フレネル・ダイアグラムには、変調され
た信号の記号または状態を含まない“禁止領域”が適正
に定義されている。禁止領域の位置、形、および大きさ
は回路２５３ａ内でプログラミングされるが、それらは
変調特性に依存する。禁止領域の一例が、図１０のダイ
アグラムの軸上の網かけした領域によって示されてい
る。
【００７４】図９を参照すると、状態検出器は、禁止領
域検出回路２５３ａ、積算器２５３ｂ、閾値付きデジタ
ルコンパレータ２５３ｃ、および周波数ディバイダ２５
３ｄを含む。禁止領域検出回路２５３ａは、２つの入力
で、復調された信号の２つの成分Ｘｎ ＳとＹｎ Ｓを受信
し、出力で、増分パルスＩＮＣを作り、増分パルスＩＮ
Ｃは、復調された信号の上記の成分が禁止領域に属する
と、それに応答して積算器２５３ｂの増分入力ＵＰに印
加される。これは、復調された信号の成分（Ｘｎ Ｓ，Ｙ
ｎ Ｓ）の振幅が、それぞれ所定の振幅間隔の対に属して
いるということを意味する。周波数ディバイダ２５３ｄ
はリズム再生回路２２から来る周期Ｔのサンプリング信
号を受信し、周期信号ＭＴを作る。この周期信号ＭＴ
は、積算器２５３ｂの零復帰入力ＲＳおよびコンパレー
タ２５３ｃの始動入力ＥＡに印加される。各周期ＭＴの
終わりに、積算器２５３ｂは増分パルスの計数値をコン
パレータ２５３ｃの入力の一つに印加し、次いで零復帰
する。コンパレータ２５３ｃは、各周期ＭＴが終わるた
びに、増分パルス計数値を第一の所定閾値と比較する。
コンパレータ２５３ｃの出力は、制御信号Ｃｌを切換装
置回路２５４に供給する。
【００７５】禁止領域検出回路２５３ａが復調された信
号（Ｘｎ Ｓ，Ｙｎ Ｓ）の中に禁止領域に属する記号を検
出すると、高いレベル“１”への遷移を表す増分パルス
ＩＮＣが積算器２５３ｂの計数値を１つ増やす。周波数
ディバイダ２５３ｄにより定義される周波数１／(ＭＴ)
とサイクリックに、積算器２５３ｂの計数値がコンパレ
ータ２５３ｃ内に記憶された第一のデジタル閾値と比較
される。もし積算器２５３ｂの計数値がこの第一のデジ
タル閾値を上回ると、制御信号Ｃｌが論理的状態“１”
になり、周波数コンパレータ２５２の出力Ｕ２とＤ２が
切換回路２５４を通して端子ＢＵとＢＤに接続される。
もし積算器２５３ｂの計数値がこの第一のデジタル閾値
を下回ると、制御信号Ｃｌが論理状態“０”になり、位
相コンパレータ２５１の出力Ｕ１とＤ１が切換回路２５
４を通して端子ＢＵとＢＤに接続される。図４を参照す
ると、積算器２５３ｃの計数値が第一の所定のデジタル
閾値を上回るということは、周波数の開きΔｆが大きす
ぎるのでキャプチャ段階が初期化されねばならないこ
と、つまり、周波数コンパレータ２５２の出力が検認さ
れねばならないことを意味している。
【００７６】デジタル処理回路２６の役割は、成分に分
けた動作方程式を既に方程式(2b)として指摘した位相ル
ープを“シミュレーション”することである。言い換え
れば、回路２６は、復調位相φｎを作るために、一般化
された位相比較回路２５の端子ＢＵとＢＤにあるエラー
信号の特性を濾過し、このようにして、従来の技術のル
ープ１５およびオッシレータＶＣＯ１７に類似の役割を
演じる。
【００７７】図１１に示される実施例によると、デジタ
ル処理回路２６は、積算−減算器２６１、極性選択回路
２６２、デジタル加算器２６３、増分レジスタ２６４、
バス・シフト回路２６７、および累算器２６６を含む。
切換回路２５４の出力端子ＢＵとＢＤは、各瞬間ｔ＝ｎ
Ｔに、位相コンパレータ２５１から来る信号Ｕｎ ＣＰと
Ｄｎ ＣＰ、または周波数コンパレータ２５２から来る信
号Ｕｎ ＣＦとＤｎ ＣＦのどちらかを、それぞれ、積算−
減算器２６１の積算制御入力ＵＰと減算制御入力ＤＯＷ
Ｎに印加する。積算−減算器２６１のデータ出力と加算
器２６３の第一の入力は、双方向バスＢ１によって接続
されている。加算器２６３の第二のデータ入力は、増分
レジスタ２６４の出力にバスＢ２によって接続されてい
る。加算器２６３は、加算または引算の結果を、出力バ
スＢＳ経由でバス・シフト回路２６５に印加する。バス
・シフト回路の出力は累算器２６６の第一の入力に接続
され、累算器２６６の出力は、データ移相器２４内でメ
モリーＲＯＭ２４３のアドレスを指定するためのアドレ
ス・バスＢＡφとなり、また、累算器の第二の入力に再
び戻ってくる。
【００７８】方程式(2b)から、瞬間ｔ＝ｍＴの復調位相
φｍに、以下の等式によって与えられる位相増分値を加
算することによって、瞬間ｔ＝(ｍ＋１)Ｔの復調位相φ
ｍ＋１が導出される。
【００７９】ＶＩＰ＝ＭＵＬ(ＡＤＤ．εｍ＋Ｗｍ) ここで、εｍは瞬間ｔ＝ｍＴのエラー信号であり、Ｗｍ
＝Ｗｍ−１＋εｍ−１は中間変数である。
【００８０】従って、或る与えられた中間変数値Ｗｍに
ついて、瞬間ｔ＝ｍＴの位相増分値ＶＩＰは、エラー信
号εｍは“１”、“−１”、または“０”に等しいので
この値ＷｍにＡＤＤ，−ＡＤＤの値、または“０”を加
え、次に前記の演算の結果にＭＵＬを掛けることによっ
て導かれる。
【００８１】一般化された位相比較回路２５から来て、
積算−減算器２６１の積算入力ＵＰと減算入力ＤＯＷＮ
にそれぞれ印加された信号は、積算−減算器２６１の計
数値を増やしたり減らしたりして、積算−減算器２６１
の計数値が、εｍ−１が｛−１，０，１｝の組に属する
ような可能な値を持つエラー信号である上記の方程式に
適合しながら、各サンプリング瞬間に中間変数Ｗｍに等
しくなるようにさせる。積算−減算器２６１はこのよう
にして、中間信号の、ループ・フィルター１６のそれに
類似の第一の積分を行う。３進法の不連続な信号εｍは
＋１または−１，或いは０の値をとるのだから、この中
間値への値ＡＤＤ．εｍの加算または引算は、値ＡＤＤ
を足すことまたは引くこと、或いは何も演算を行わない
ことにある。加算または引算は増分レジスタ２６４、加
算器２６３、および極性選択回路２６２によって行われ
る。このために、レジスタ２６４は、以下によって与え
られる、ＡＤＤに大体等しい２進法の値ＶＡＤＤを記憶
する：
【００８２】
【数２０】
【００８３】極性選択回路２６２は、一般化された位相
比較回路の出力端子ＢＵとＢＤに接続される２つの入力
と、加算器２６３の決定入力ＥＤに接続される一つの出
力を持つ。回路２６２は、決定入力ＥＤに、加算器２６
３で行うべき演算、つまり加算または引算に対応する信
号を印加する。演算は、比較回路２５の端子ＢＵから送
信される信号Ｕｎ ＣＰまたはＵｎ ＣＦに応答した加算
と、位相比較回路２５の端子ＢＤから送信される信号Ｄ
ｎ ＣＰまたはＤｎ ＣＦに応答した引算から構成される。
パルス信号Ｕｎ ＣＰ、Ｄｎ ＣＰ、Ｕｎ ＣＦ、およびＤｎ
ＣＦが不在の時、即ち、不連続のエラー信号が０に等し
い時には加算も引算も行われない。このようにして、回
路２６２によって選択される極性に応じて値（ＶＡＤ
Ｄ）が積算−減算器２６１の内容に加えられるか、また
は引かれる。
【００８４】位相増分値ＶＩＰを得るための乗数係数Ｍ
ＵＬによる掛算は、バス・シフト回路２６５によって確
立される。アドレス・バスＢＡφの大きさ、即ち、デジ
タル移相器２４のメモリーＲＯＭ２４３のアドレスを指
定する読み取りのアドレス語のビット数をＤＩＭとす
る。バスＢＡφは間隔［０，２π]に含まれる復調位相
に対応する２進法の語を運ぶが、これは、可能な位相増
分の全体を覆って、各瞬間ｔ＝ｍＴの復調位相を確立す
るためである。バスＢＡφ内の各アドレス語は、間隔
［０，２π]に属する不連続なφｍの値に対して、メモ
リー２４３内に記憶された不連続な三角法関係の値[ｃ
ｏｓφｍ，ｓｉｎφｍ]のアドレスを指定する。このよ
うにして、ＤＩＭビットのアドレス語は、２進法の下の
桁の要素が基本位相増分
【数２１】 に対応するようになっている。
【００８５】乗数係数ＭＵＬに対する位相増分を“標準
化する”ために、これはＶＩＰをＭＵＬで割ること、つ
まり、語ＶＩＰの上の桁のビットを、ＶＩＰの標識に応
じて右または左の方へシフトさせることに等しいのだ
が、その場合、語ＶＩＰは、ＡＤＤの関数であるばかり
でなく、２ＤＩＭの関数でもあるシフト、即ち、以下の
比に最も近い整数値であるバス・シフトを受けなければ
ならない： ２π／(２ＤＩＭ−１．ＭＵＬ）
【００８６】従って、バス・シフトＤＥＢは次の等式に
よって定義されると結論される： ＤＥＢ＝ＩＮＴ[ｌｏｇ２(π／(２ＤＩＭ−１．ＭＵ
Ｌ）)]
【００８７】ここにおいて、ＩＮＴは“整数部分”関数
を表す。バス・シフト回路２６５の出力の位相増分値Ｖ
ＩＰが、このようにして、各サンプリング瞬間ｔ＝ｎＴ
に得られる。
【００８８】瞬間ｔ＝(ｍ＋１)Ｔの復調位相φ
ｍ＋１は、累算器２６６内で、位相増分値ＶＩＰをｔ＝
ｍＴの復調位相φｍに加算することによって得られる。
累算器２６６は、第一の入力で標準化された位相増分値
ＶＩＰを受信し、不連続三角関数値の対のアドレス(ｃ
ｏｓφｍ，ｓｉｎφｍ)を発信する。このアドレスを担
ったバスＢＡφは累算器２６６の第二の入力に戻って来
る。アドレスが一定数のビットを持つように、得られた
和の中の下の桁のビットは削除される。累算器は、この
ようにして、アナログ・オッシレータＶＣＯ１７内で行
われたものに類似の、エラー信号の第二の積分を行う。
【００８９】位相ループの成分に分けた動作方程式を考
慮しながら、つまり、デジタル回路の形で実現すること
を考慮しながら、位相ループがどのようにして“デジタ
ル的に導入される”かが示された。このようなデジタル
回路と古典的なアナログ位相ループの類似点が以下に提
示される。既に述べたように、積算−減算器２６１によ
って行われるエラー・サンプル信号のデジタル加算は、
図１の位相ループ・フィルター１６によって行われるア
ナログ積分(１／τ１ｐ)のイメージである；同様に、累
算器２６６によって行われる増分は、電圧制御オッシレ
ータ１７によって行われるアナログ積分(Ｋ０／ｐ)のイ
メージである。
【００９０】図６および１１を参照すると、点線で示し
た回路と接続については、あえて、これまで記述しなか
った。これらの回路と接続は、周波数キャプチャ手順の
管理機構を構成している。
【００９１】図１１を参照すると、キャプチャ手順管理
機構は、セーブ・レジスタ２６７、状態遷移検出回路２
６８、および論理回路２６９を含む。セーブ・レジスタ
の入力／出力ゲートはバスＢ１に接続される。論理回路
２６９の入力はバス・シフト回路２６７の出力バスに接
続される。論理回路２６９の出力の一つと状態検出器２
５３の制御信号Ｃｌの出力が、状態遷移検出回路２６８
の入力に接続される。回路２６８の出力は、積算−減算
器２６１の負荷入力ＬＯＡＤと、セーブ・レジスタ２６
７の読み取り／書き込み入力Ｒ／Ｗに通じている。
【００９２】図１２を参照すると、デジタル処理回路２
６により瞬間ｔ＝(ｎ＋１)Ｔの復調位相φｎ＋１が確立
されることは、瞬間ｔ＝ｎＴの復調位相φｎに、瞬間ｔ
＝(ｎ＋１)Ｔの位相増分値ＶＩＰを加算することによっ
て導かれる。従って、ローカル・オッシレータ２１の周
波数と直交搬送波の周波数の間に与えられる周波数の一
定の開きΔｆについて、積算−減算器２６１の内容は、
ループが引込まれた状態にある時、上記の周波数の開き
Δｆに対応する。実際には、積算−減算器は、位相増分
値を、先に見たように、和と積のパラメーターＡＤＤと
ＭＵＬを除いて記憶する。大部分の応用において、この
周波数の開きΔｆは、時間的に非常にゆっくり変化する
ので、外れの後のループの再同期化に必要な平均時間の
あいだは一定していると考えることができる。
【００９３】セーブ・レジスタ２６７は、正に周波数キ
ャプチャ位相の開始時に積算−減算器の内容を再初期化
するために利用される。そのために、レジスタ２６７
は、ループが引き込まれた状態にある時は積算−減算器
２６１の内容を定期的にセーブする。状態検出器２５３
が外れを検出すると、検出器２５３は、周波数コンパレ
ータ２５２の出力を検証するために論理レベル“１”の
状態遷移制御信号Ｃｌを印加する。信号Ｃｌは状態遷移
検出回路２６８の入力にも印加され、その出力は低い状
態“０”から高い状態“１”に遷移し、このようにし
て、積算−減算器２６１の内容をセーブ・レジスタ２６
７の内容で再初期化する。このようにして、キャプチャ
位相は探されている周波数の開きΔｆの近傍で始まるの
で、キャプチャ時間は大幅に減じられることになる。
【００９４】ループの好ましくない外れにつながった、
周波数の傾斜や騒音などの擾乱原因が、この好ましくな
い外れに続いてくるキャプチャ位相の時に計算に入れら
れてはならない。論理回路２６９は正に、ローカル・オ
ッシレータ２１によって発生した信号の周波数の周りに
許される周波数の開きΔｆを限定することを目的とす
る。そのために、論理回路２６９は、バス・シフト回路
２６５の出力バスを通して、標準化された位相増分値を
受信し、この標準化された値が第二の所定閾値を上回る
時、その出力を高い状態“１”に置く。対応する超過信
号ＳＤが、論理回路２６９の出力から状態遷移回路２６
８の入力に印加され、すると、状態遷移回路２６８は、
周波数キャプチャ手順を再初期化するために、積算−減
算器２６１の内容の零復帰を命令する。
【図面の簡単な説明】
【図１Ａ】従来の技術によるコヒーレントな復調装置の
ブロック・ダイアグラムである。
【図１Ｂ】コヒーレントな復調の原理を説明するための
フレネル・ダイアグラムである。
【図２】本発明のコヒーレントな復調デジタル装置のブ
ロック・ダイアグラムである。
【図３】位相ループの動作の方程式を成分に分けるため
に、パルス応答によって表したものである。
【図４】本発明のデジタル復調の原理を説明するための
フレネル・ダイアグラムである。
【図５】本発明のコヒーレントな復調装置に含まれるデ
ジタル移相器のブロック・ダイアグラムである。
【図６】本発明のコヒーレントな復調装置に含まれる一
般化された位相比較回路のブロック・ダイアグラムであ
る。
【図７】一般化された位相比較回路に含まれる位相コン
パレータのブロック・ダイアグラムである。
【図８】位相比較回路に含まれる周波数コンパレータの
ブロック図である。
【図９】位相比較回路に含まれる状態検出器のブロック
図である。
【図１０】状態検出器の動作の原理を説明するための、
ＭＡＱ１６変調の星座を表すフレネル・ダイアグラムで
ある。
【図１１】本発明のコヒーレントな復調装置に含まれる
位相ループ・デジタル処理回路のブロック・ダイアグラ
ムである。
【図１２】位相ループ・デジタル処理回路の動作の原理
を説明するためのフレネル・ダイアグラムである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレン ルクレー フランス国， 22300 プルウレッチ, ケルレオ（ 番地なし) (56)参考文献 特開 昭58−187046（ＪＰ，Ａ) 特開 平３−157034（ＪＰ，Ａ) 特開 平２−202748（ＪＰ，Ａ) 特開 平２−143643（ＪＰ，Ａ) 特開 昭58−143643（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/38 H03D 3/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 ２つの直交変調搬送波の多値変調によっ
    て得られる変調された信号（ＳＩ）を受信するコヒーレ
    ントな復調装置で、この装置は変調された信号（ＳＩ）
    を２つの復調されたアナログ成分信号（Ｘ＊，Ｙ＊）に
    復調するため直交復調搬送波をもつ復調機構（ＣＤ）を
    含み、直交復調搬送波は変調搬送波の周波数ロッキング
    ・レンジに属する自由な周波数をもつ、 復調装置であり、 ２つの復調されたアナログ信号（Ｘ＊，Ｙ＊）を２つの
    入力デジタル信号（Ｘｎ Ｅ，Ｙｎ Ｅ）に変えるために、
    変調された信号のシンボルのクロック周波数（１／Ｔ）
    でサンプリングする機構（２３ａ，２３ｂ）、 入力信号をデジタル復調位相（φｎ）によって２つの出
    力デジタル信号（Ｘｎ Ｓ，Ｙｎ Ｓ）に移相する移相デジ
    タル機構（２４）、 ２つの出力デジタル信号（Ｘｎ Ｓ，Ｙｎ Ｓ）を受信し、
    送信されるエラー信号のパルスを作る比較デジタル機構
    （２５）を有する復調装置において、 前記比較デジタル機構（２５）が、前記２つの出力デジ
    タル信号を受信し、エラー信号の第一および第二のパル
    ス（Ｕｎ ＣＰ，Ｄｎ ＣＰ）を、それぞれ、復調搬送波と
    変調搬送波の間の負の位相差および正の位相差に応答し
    て前記シンボルクロック周波数で作る位相比較デジタル
    機構（２５１）、 前記２つの出力デジタル信号を受信し、エラー信号の第
    三および第四のパルス（Ｕｎ ＣＦ，Ｄｎ ＣＦ）を、それ
    ぞれ、復調搬送波と変調搬送波の間の負の周波数差およ
    び正の周波数差に応じて前記シンボルクロック周波数で
    作る周波数比較デジタル機構（２５２）、 前記シンボルクロック周波数の間に所定の振幅間隔の中
    に含まれる前記出力デジタル信号（Ｘｎ Ｓ，Ｙｎ Ｓ）の
    振幅に対応する検出パルスを供給して論理制御信号を提
    供する状態検出機構（２５３）、 前記論理制御信号に応答して、前記シンボルクロック周
    期の倍数の期間中の前記検出パルスの積算数が第一の所
    定閾値を上回る時、前記周波数比較デジタル機構を活性
    化させて前記位相比較デジタル機構を非活性化させ、前
    記検出パルスの前記倍数の期間中の前記積算数が前記第
    一の所定閾値より小さいとき、前記周波数比較デジタル
    機構を非活性化させ前記位相比較デジタル機構を活性化
    させる切替機構（２５４）とを有し、 前記デジタル復調位相を活性化されている前記周波数比
    較デジタル機構又は前記位相比較デジタル機構により生
    成される前記エラー信号のパルスの関数として計算し
    て、 前記変調搬送波と前記復調搬送波の間の位相差および周
    波数差を入力信号（Ｘｎ Ｅ，Ｙｎ Ｅ）の移相によって補
    償するデジタル処理機構（２６）を具備することを特徴
    とする復調装置。
  2. 【請求項２】 前記移相デジタル機構（２４）が、 復調位相（φｎ）の複数の不連続な値について２つの直
    交正弦曲線関数のデジタル値（ｃｏｓφｎ，ｓｉｎ
    φｎ)を記憶するメモリー（２４３）、および、 上記のクロック周波数（１／Ｔ）に同期化された乗算・
    加算デジタル機構で、入力信号の一対のサンプル（Ｘｎ
    Ｅ，Ｙｎ Ｅ）に、デジタル処理機構（２６）で計算され
    る復調位相値（φｎ）に対応する読み取りアドレスに応
    じてパラメーターが上記メモリー（２４３）内で読み取
    られる回転マトリクスを掛け、出力信号の一対のサンプ
    ル（Ｘｎ Ｓ，Ｙｎ Ｓ）を作る機構、 を含むことを特徴とする請求項１記載の復調装置。
  3. 【請求項３】 前記状態検出機構（２５３）が、 それぞれの所定間隔の中でのクロック周波数での出力信
    号（Ｘｎ Ｓ，Ｙｎ Ｓ）の振幅の検出に応答して検出パル
    スを作る回路（２５３ａ）、 上記の倍数相当時間（ＭＴ）中、検出パルスを計数する
    積算器（２５３ｂ）、 積算器内に累加された検出パルスの計数値を上記の第一
    の所定閾値と比較し、検出パルスの計数値が上記の第一
    の所定閾値を上回る時と下回る時にそれぞれ対応する２
    つの状態をもつ論理制御信号（Ｃｌ)を作り、制御信号
    （Ｃｌ)の状態に応じて、位相比較機構（２５１）と周
    波数比較機構（２５２）のエラー信号パルスの出力（Ｕ
    １，Ｄ１；Ｕ２，Ｄ２）を、デジタル処理機構（２６）
    の入力に切り換える切換機構を作動させるコンパレータ
    （２５３ｃ）を含むことを特徴とする請求項１に記載の
    装置。
  4. 【請求項４】 前記デジタル処理機構（２６）が、 上記の積算器内で倍数相当時間（ＭＴ）のあいだ累加さ
    れた上記の検出パルス計数値が上記の第一の所定閾値を
    下回る時は、前記比較機構（２５）から送信されるエラ
    ー信号の第一のパルス（Ｕｎ ＣＰ）によって増分され、
    第二のパルス（Ｄｎ ＣＰ）によって減分され、また、上
    記の積算器内で上記の倍数相当時間（ＭＴ）のあいだ累
    加された上記の検出パルス計数値が上記の第一の所定閾
    値を上回る時は、比較機構（２５）から送信されるエラ
    ー信号の第三のパルス（Ｕｎ ＣＦ）によって増分され、
    第四のパルス（Ｄｎ ＣＰ）によって減分される内容を持
    つ積算−減算器（２６１）、 第一または第三のパルスに応答して積算−減算器の計数
    値を第一の所定パラメーター（ＶＩＮＣ）に加算し、第
    二または第四のパルスに応答して積算−減算器の計数値
    を上記の所定パラメーター（ＶＩＮＣ）から引算する加
    算−引算機構（２６２，２６３，２６４）、 加算−引算機構によって行われた演算の結果に第二の所
    定パラメーター（ＭＵＬ）を掛算する機構、および乗算
    機構によってクロック周波数（１／Ｔ）で供給される積
    を累算し、復調位相（φｎ）を作る機構、 を含むことを特徴とする請求項３に記載の復調装置。
  5. 【請求項５】 上記の積算器（２５３ｂ）内で倍数相当
    時間（ＭＴ）のあいだ累加された上記の検出パルス計数
    値が上記の第一の所定閾値を下回る時、積算−減算器
    （２６１）の内容を定期的にセーブし、 上記の積算器（２５３ｂ）内で倍数相当期間（ＭＴ）の
    あいだ累加された上記の検出パルス計数値が上記の第一
    の所定閾値を上回る時、積算−減算器（２６１）内にセ
    ーブした内容を送信する機構（２６７，２６８）を含む
    ことを特徴とする請求項４に記載の復調装置。
  6. 【請求項６】 乗算機構（２６５）によって供給される
    積が第二の所定閾値を超えた時に積算−減算器（２６
    １）の内容が零に再初期化されることを特徴とする請求
    項５に記載の復調装置。
JP25580392A 1991-08-30 1992-08-31 搬送波再生デジタル回路をもつコヒーレントな復調装置 Expired - Lifetime JP3147529B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9110760A FR2680923B1 (fr) 1991-08-30 1991-08-30 Dispositif de demodulation coherente a circuit numerique de recuperation d'onde porteuse.
FR9110760 1991-08-30

Publications (2)

Publication Number Publication Date
JPH05211536A JPH05211536A (ja) 1993-08-20
JP3147529B2 true JP3147529B2 (ja) 2001-03-19

Family

ID=9416494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25580392A Expired - Lifetime JP3147529B2 (ja) 1991-08-30 1992-08-31 搬送波再生デジタル回路をもつコヒーレントな復調装置

Country Status (5)

Country Link
US (1) US5301210A (ja)
EP (1) EP0530107B1 (ja)
JP (1) JP3147529B2 (ja)
DE (1) DE69215298T2 (ja)
FR (1) FR2680923B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677737A (ja) * 1992-07-08 1994-03-18 Toshiba Corp 位相検波器及びこれに用いる位相検波方式
JPH0730601A (ja) * 1993-06-24 1995-01-31 Canon Inc データ受信装置
GB2280324B (en) * 1993-07-16 1998-07-22 Plessey Semiconductors Ltd Detectors
JPH0787145A (ja) * 1993-09-16 1995-03-31 Toshiba Corp Ａｆｃ回路
JP3337795B2 (ja) * 1993-12-10 2002-10-21 富士通株式会社 中継装置
US5805460A (en) * 1994-10-21 1998-09-08 Alliedsignal Inc. Method for measuring RF pulse rise time, fall time and pulse width
US5519399A (en) * 1994-12-05 1996-05-21 Alliedsignal Inc. Method for measuring the frequency of continuous wave and wide pulse RF signals
US5692014A (en) * 1995-02-03 1997-11-25 Trw Inc. Subsampled carrier recovery for high data rate demodulators
US5528195A (en) * 1995-05-09 1996-06-18 Panasonic Technologies, Inc. Selective type quadrature demodulator
EP0748093A1 (fr) * 1995-06-08 1996-12-11 Laboratoires D'electronique Philips S.A.S. Système de transmission numérique muni de moyens décisionnels de changement de mode de synchronisation
US5705949A (en) * 1996-09-13 1998-01-06 U.S. Robotics Access Corp. Compensation method for I/Q channel imbalance errors
FR2796221B1 (fr) * 1999-07-07 2002-04-12 Sagem Demodulateur de phase analogique-numerique
DE10136071A1 (de) † 2001-07-25 2003-02-13 Infineon Technologies Ag Verfahren und Vorrichtung zur Kompensation eines Phasenfehlers eines Empfangs- und/oder Sendesystems mit I/Q-Schnittstelle
US6931089B2 (en) * 2001-08-21 2005-08-16 Intersil Corporation Phase-locked loop with analog phase rotator
US7485847B2 (en) * 2004-12-08 2009-02-03 Georgia Tech Research Corporation Displacement sensor employing discrete light pulse detection
US7760833B1 (en) * 2005-02-17 2010-07-20 Analog Devices, Inc. Quadrature demodulation with phase shift
DE102009010115B3 (de) 2009-02-24 2010-08-26 Atmel Automotive Gmbh Schaltung, Verwendung und Verfahren zur Steuerung einer Empfängerschaltung
US9065594B1 (en) 2009-09-23 2015-06-23 Qualcomm Incorporated Profile-based packet rate adaptation for wireless systems
RU2451408C2 (ru) * 2010-01-22 2012-05-20 Федеральное государственное образовательное учреждение высшего профессионального образования Военная академия Ракетных войск стратегического назначения имени Петра Великого МО РФ Устройство синхронизации несущей и опорной частот в канале связи со значительными частотными нестабильностями и ограничениями на энергетику
US8401121B1 (en) 2010-05-13 2013-03-19 Qualcomm Incorporated Symbol error detection for bluetooth basic data rate packets
US8401120B1 (en) 2010-05-13 2013-03-19 Qualcomm Incorporated Symbol error detection for bluetooth enhanced data rate packets
FR3085568B1 (fr) * 2018-08-31 2020-08-07 Zodiac Data Systems Procede de datation de signaux de telemesure
RU2745852C1 (ru) * 2020-10-23 2021-04-02 Федеральное государственное автономное образовательное учреждение высшего образования "Российский университет транспорта" (ФГАОУ ВО РУТ (МИИТ), РУТ (МИИТ) ДЕТЕКТОР СИГНАЛОВ С АБСОЛЮТНОЙ ФАЗОВОЙ МАНИПУЛЯЦИЕЙ НА 180о
CN112565134B (zh) * 2020-11-27 2022-03-15 北京北广科技股份有限公司 一种接收端射频信号的载波相位固定补偿方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3727134A (en) * 1971-03-29 1973-04-10 Collins Radio Co Auto equalizer apparatus
FR2510331A1 (fr) * 1981-07-23 1983-01-28 Leclert Alain Circuit de regeneration d'une onde porteuse
FR2552959B1 (fr) * 1983-10-04 1985-10-25 Vandamme Patrick Circuit de recuperation d'une onde porteuse muni d'un moyen d'aide a l'acquisition automatique et rapide
JPS6210950A (ja) * 1985-07-08 1987-01-19 Nec Corp デイジタル無線通信方式
US4859956A (en) * 1987-10-30 1989-08-22 Nec Corporation Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator
FR2639497B1 (fr) * 1988-11-21 1991-02-15 France Etat Demodulateur pour transmission numerique comportant un dispositif de correction automatique des defauts
CA2003774C (en) * 1988-11-25 1993-01-26 Atsushi Yoshida Carrier phase synchronizing circuit capable of recovering carrier phase synchronization at a short time
US5001727A (en) * 1989-02-15 1991-03-19 Terra Marine Engineering, Inc. Carrier and data recovery and demodulation system
CA2018855C (en) * 1989-06-14 1993-09-21 Shousei Yoshida Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols
US5025455A (en) * 1989-11-30 1991-06-18 The United States Of America As Represented By The Administer, National Aeronautics And Space Administration Phase ambiguity resolution for offset QPSK modulation systems

Also Published As

Publication number Publication date
FR2680923A1 (fr) 1993-03-05
DE69215298T2 (de) 1997-05-07
JPH05211536A (ja) 1993-08-20
EP0530107A1 (fr) 1993-03-03
DE69215298D1 (de) 1997-01-02
FR2680923B1 (fr) 1996-11-22
US5301210A (en) 1994-04-05
EP0530107B1 (fr) 1996-11-20

Similar Documents

Publication Publication Date Title
JP3147529B2 (ja) 搬送波再生デジタル回路をもつコヒーレントな復調装置
US5440268A (en) AFC circuit for QPSK demodulator
US4484337A (en) Carrier wave regenerating circuit
JP2557426B2 (ja) 同期復調装置における搬送波の同期を得るための方法及び装置
US5982821A (en) Frequency discriminator and method and receiver incorporating same
US4528512A (en) Timing synchronizing circuit for demodulators
JP3361995B2 (ja) 搬送波再生回路並びに搬送波再生方法
US5914985A (en) Digital demodulator
US4334312A (en) Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system
JP3902661B2 (ja) 受信機、復調器および復調方法
US5170131A (en) Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor
US5347228A (en) BPSK demodulator using compound phase-locked loop
JPS58114654A (ja) 基準搬送波再生回路
US4498050A (en) Demodulation device for composite PSK-PSK modulated waves
JP2931454B2 (ja) ディジタル位相変調信号復調回路
US5982200A (en) Costas loop carrier recovery circuit using square-law circuits
JPH0897874A (ja) オフセットｑｐｓｋ復調器
JPH0479183B2 (ja)
EP0534180B1 (en) MSK signal demodulating circuit
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置
JP3265052B2 (ja) デジタル変調波の復調装置
JP2748727B2 (ja) 搬送波同期回路
JP2958612B2 (ja) 多値ｑａｍ復調装置
JP3262069B2 (ja) 周波数誤差検出回路
JPH03205940A (ja) ディジタル復調器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001212

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12