JP3902661B2 - 受信機、復調器および復調方法 - Google Patents

受信機、復調器および復調方法 Download PDF

Info

Publication number
JP3902661B2
JP3902661B2 JP53968197A JP53968197A JP3902661B2 JP 3902661 B2 JP3902661 B2 JP 3902661B2 JP 53968197 A JP53968197 A JP 53968197A JP 53968197 A JP53968197 A JP 53968197A JP 3902661 B2 JP3902661 B2 JP 3902661B2
Authority
JP
Japan
Prior art keywords
signal
generating
pulse
pulses
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP53968197A
Other languages
English (en)
Other versions
JPH11509708A (ja
Inventor
ゲラルドゥス マリア バルトゥス,ペトルス
ヨセフス エリザベト マリア ヤンセン,オウグストゥス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH11509708A publication Critical patent/JPH11509708A/ja
Application granted granted Critical
Publication of JP3902661B2 publication Critical patent/JP3902661B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、受信機で生成された量子化中間周波数位相信号からパルスを生成する手段と、そのパルスから再構成ベースバンド信号を生成するベースバンド信号生成手段とよりなり、位相および/または周波数変調信号を復調する復調器を備えた復調器を備えるクアドラチュア受信機に関する。
本発明は、更に、復調器および復調方法に関する。このような受信機は、携帯電話機、コードレス電話機、または、ポケットベル等である。
この種のクアドラチュア受信機は、英国特許出願No.2 286 950により知られている。ここでは、中間位相信号を、中間周波数クアドラチュア信号をハードリミッティングすることにより量子化するクアドラチュア受信機が説明されている。このような受信機は、受信したデータ信号を適切に復調するために、量子化位相信号の受信データビット毎のベクトル回転に鑑みて十分な位相分解を有する必要がある。この英国出願において、適正な位相分解は、同位相および直角位相の信号軸に対し中間の付加的軸を発生させることにより、例えば、比率計的結合機により達成される。量子化位相信号は、量子化位相信号から一連の正および負のパルスを形成し、その一連パルスをローパスフィルタに供給し、また、フィルタされた一連パルスをハードリミッティングすることにより復調される。公知の受信機では位相信号における量子化ステップが減少するという事実に関わらず、このような受信機においては、未だ、不正確なデータ検出を生じさせるかなりのデータジッタが存在し得る。
本発明の目的は、安価で、かつ、消費電力の低減された非常に正確なクアドラチュア受信機を提供することである。
このため、本発明のクアドラチュア受信機は、2つの続くパルスが異なる極性を有するかを判別し、もしそうであれば、2つの連続するパルスの間の所定の再構成時点で、再構成ベースバンド信号変遷を生じさせるベースバンド信号発生手段が配設されていることを特徴とする。本発明は、量子化された位相信号は、ベースバンド信号遷移近辺で決定的な特性を有すること、および、量子化レベルが互いに適当に離れている場合は、ベースバンド信号遷移は量子化された位相信号の最も近い2つの遷移の間に位置することに基づいている。
本発明のクアドラチュア受信機の実施例において、再構成時点は、その時点が用いられている変調方法に理想的に適合するように、信号の変調に用いられている変調方法に依存して決定される。このようにして、データジッタは見かけ上除去され得る。変調方法としてFSK(周波数偏移変調)が適用される場合は、最も適合な距離の選択は、2つの続くパルスの中間である。オフセットFSKが適用される場合は、パルスまでの距離はオフセットの機能として選択される。そして、GMSK(ガウス最小偏移変調)が適用される場合は、その距離は、GMSK変調の、いわゆるBT−積(Bは変調フィルタのバンド幅、Tはビット期間)に応じて選択される。マルチレベル偏移変調のために、その距離は送信パラメータおよび再構成データの関数として選択されることができ、また、復調器は、その距離が1ビット内に適合するように適合化され得る。
本発明のクアドラチュア受信機の実施例において、中間周波数位相信号からパルスを生成する手段は、入力がクアドラチュアブランチに結合され、出力がパルスを供給する合成器に結合される対の交差結合微分(cross-coupled differntiating)手段よりなる。ここで、パルスを生成するための簡単な手段が設けられている。前記英国出願No.2286 950に説明されている如き公知の受信機において、正および負パルスは状態比較手段により生成される。このような解決は、本発明のような再構成方法との組み合わせにおいては適正に機能しない。それは、非同調論理モードで具体化されると、本発明の再構成方法の性能を悪化させる欠陥が生成され、それが同期またはクロックモードで具体化されると、クロックモードで使用されるクロックがデータ信号と同期せず、また、ジッタと相関しないという事実により最早や除去することのできないデータの乱れを引き起こすからである。従って、複数状態を用いない本発明のパルス発生手段は、非常に有利に本発明の再構成方法と協働する。
本発明のクアドラチュア受信機の実施例において、受信機は、クアドラチュア受信I信号およびQ信号から補間信号を形成する補間ネットワークを備えている。
好ましい実施例において、中間周波数はいわゆるゼロIF周波数である。より一般的には、中間周波数は、正および負パルスが形成されるように低いIFであるべきである。
以下、添付図面を参照して、例を用いて、本発明を説明する。
図1は本発明のクアドラチュア受信機のブロック図を示す。
図2は本発明の受信機の第1周波数遍降変換器を示す。
図3は本発明の受信機の第2周波数遍降変換器を示す。
図4は本発明のベースバンド信号再構成のタイミング図を示す。
図5Aは本発明の復調器内部でパルスを発生させるためのパルス計数装置を示す。
図5Bは本発明の信号再構成の第1実施例を示す。
図6は第1実施例の動作を示すタイミング図を示す。
図7は本発明の信号再構成の第2実施例のフローチャートを示す。
これらの図において、同一部分には同一の符号が用いられる。
図1は、RF信号受信用のアンテナ2に結合された本発明のクアドラチュア受信機1のブロック図を示す。クアドラチュア受信機1は、制限中間周波数LIF1,LIF2,LIF3およびLIF4で表される量子化中間周波数位相信号を形成するために、リミッタ5、6、7および8により量子化される、中間周波数位相信号を形成する中間周波数信号IF1,IF2,IF3およびIF4にRF信号を、遍降変換する遍降変換器4に結合される低ノイズRF増幅器3を備えている。量子化中間周波数位相信号は、前記英国特許出願No.2 286 950の図4に示される直角状態図で表すことができる。周波数遍降変換器4は、所望数の中間状態、位相分解を決定する位相状態の数を形成するように配設され得る。受信機1は、更に、周波数遍降変換器4に結合された局部発振器9と、再構成ベースバンド信号DTAおよびベースバンドデータ信号を提供する位相感応復調器10とを備えている。
図2は、本発明の受信機1内の周波数遍降変換器4の第1実施例を示す。遍降変換器4は、局所発振器9によって生成される、例えば0、45、90および135度の適正な位相φ1, φ2, φ3およびφ4を伴う発振信号を用いて、RF信号RFを混合して遍降するミキサ20,21,22および23よりなる。周波数遍降変換器4は、更に、フィルタ24,25,26および27を備えている。位相分解能はミキサを追加することにより向上させ得る。このような周波数遍降変換器4は、カトリーケユニバーシティルーベン(Katholieke Universiteit Leuven)、1993年、4月6〜8日、アナログ回路設計に関するアンバンス研究集会の会報、M.D.Parden“A Fully integrated 1V/100 μA high bitrate C-FSK receiver”15頁に、より詳細に説明されている。
図3は、直角信号IおよびQを供給する本発明の受信機1の周波数遍降変換器4の第2の好適な実施例を示す。周波数遍降変換器4は、信号IF2およびIF4を信号IおよびQの補間信号として形成する補間ネットワークを備えている。補間ネットワークは、IブランチとQブランチとの間に結合され、そのタップに信号IF2が供給される抵抗30および31の直列接続、および、IブランチとQブランチとの間に結合され、そのタップに信号IF4が供給される抵抗32および33の直列接続を備えている。抵抗33は、インバータ34を介してIブランチに結合される。
図4は、時間tの関数として本発明のベースバンド信号再構成のタイミング図を示す。クアドラチュア受信機1に送信されるべき、および、受信されるべきベースバンドデータ信号TDTAが示される。信号TDTAは、符号期間Tを有する第1論理レベル“1”と第2論理レベル“0”のデータを表している。本発明によれば、受信機1は、信号LIF1,LIF2,LIF3およびLIF4により形成される複合限界中間周波数の位相信号φからの周波数下降変換後に、受信信号RFから再構成データ信号DTAを決定する。与えられた例において、位相信号φは、4つの信号IF1〜IF4の位相情報を表す。5つの位相量子化レベルLE1,LE2,LE3,LE4およびLE5が区別される。一般に、量子化レベルの数は、検出されるべきデータに依存する。復調器10において、それぞれの正および負のパルスPP1,PP2,PP3,PP4,PP5およびPP6、および、NP1,NP2,NP3,NP4,NP5およびNP6は、図示のように、与えられた例においては、PP1,NP1,PP2,PP3,NP2,NP3,PP4,NP4,NP5,PP5,NP6およびPP6の順で位相信号Φから発生される。正の傾斜を有する位相信号φが量子化レベルを通過する各時間には、正パルスが生成され、また、負の傾斜を有する位相信号φが量子化レベルを通過する各時間には、負パルスが生成される。見かけ上完全な再構成のため、本発明は、送信ベースバンド信号TDTAの遷移の近辺に、位相関数の決定的特性を用いている。再構成の時点が、極性が反対の2つの続くパルスの間の所定の時点ttに選択されると、データ信号TDTAの非常に良好な再構成が達成され得る。所定の時点は、変調方法に応じて選択される。より一般的には、所定の時点は、送信機パラメータと再構成データの関数である。FSK変調の場合、所定の時点は実質的に2つのパルスの中間であり、オフセットFSK変調の場合、所定の時点はFSKオフセットで重み付けされ、また、GMSK変調の場合は、所定の時点から続く対向パルスまでの距離はGMSK変調信号のBT積の関数である。オフセットFSK変調の場合において、所定時点ttを重み付けするための重み付け要素εは次のように決定される。ε=[2T−(tc−ta)]/(tc−ta)、ここで、ta, tb, tcは、続く正パルス、負パルスおよび正パルスの各時点である。このため、所定時点tt=[(ta+tb)/2]+0.5ε(ta−tb)となる。更に、オフセットFSKでは、“0”および“1”データの周波数オフセットにおける周波数差がε/2πとなる。与えられた例では、効果的な量子化レベルを仮定して、再構成の時点が2つの続く逆パルス、すなわち、パルスPP1とNP1、NP1とPP2、PP3とNP2、NP3とPP4、NP1、NP5とPP5、NP6とRP6の中間となるように、FSK変調が適用される。再構成に必要な量子化レベルの数は、符号期間T内における最小位相偏差の関数である。再構成データ信号DTAとは別に、パルスが発生する時点でパルス内に含まれる情報を用いる不完全再構成方法の結果である不完全再構成データ信号IMPが示される。信号DTAがベースバンド信号TDTAの正確な複製であるのに対して、信号IMPはその正確な複製ではない。
図5Aは、本発明の復調器10内でパルスを発生するためのパルス計数装置50を示す。パルス計数装置50は、電圧微分器51、52、53および54、乗算器55、56、57および58、インバータ59、および、加算器60を備えている。制限中間周波数信号LIF1,LIF2,LIF3およびLIF4は、それぞれの出力側が乗算器55、56、57および58の第1入力61、62、63および64のそれぞれに結合された電圧微分器51、52、53および54に、それぞれ供給される。電圧微分器51、52、53および54の入力65,66,67および68は、入力65が入力70に、入力66が入力71に、入力67が入力72に、入力68がインバータ59を介して入力69に結合されるように、乗算器55、56、57、58のそれぞれの第2入力69、70、71および72に結合される。出力73、74、75および76の出力信号は、加算器60の入力に供給される。このようにして、内部でパルスPP1,NP1,..を生成する位相感応復調器が達成される。復調器10は、更に、正方向および負方向のパルスの流れPP1,NP1,...を、正および負のパルスの流れPP1,PP2,...およびNP1,NP2,...の別の流れに分離するパルス分離器61を備えている。図示されたパルス計数復調器50に代えて、上述した正および負のパルスを提供する他の適当な復調器を用いることができる。
図5Bは、復調器10の中に、パルスPP1,NP1,...から再構成ベースバンド信号DTAを生成するベースバンド信号生成手段80を備える本発明の信号再構成の第1実施例を示す。本実施例において、次の条件が満たされる場合は、大きなメモリを必要とすることなく、完全な再構成を達成することができる:すなわち、X/2<π/n<X、ここで、Xは符号期間T内の最小位相偏差であり、nは位相量子化レベルの数である。このようにして、再構成の遅延は小さく維持され、大きなメモリは必要とされない。そうでない場合、正または負のパルスが非常に、例えば、2つの符号期間を容易に超える距離離れている場合に、正または負のパルスのパルス回数を記憶するために大きなメモリが必要とされる。ベースバンド信号発生手段80において、各電圧V1およびV2は、正および負のパルスから生成され、ここから、FSK変調の場合において2つの続く逆のパルス間の時間の半分である所望の可変遅延時間に比例する電圧V3およびV4が生成される。このため、正および負のパルスは、コンデンサ83および84と並列なスイッチ81および82のそれぞれを制御する。スイッチ81および82が開いている場合は、電流源85および86により生成された電流がコンデンサ83および84を通って流れる。電圧V3およびV4は、コンデンサ83および84で電圧V1およびV2を検出する増幅器89および90のそれぞれを介して、また、正および負のパルスにより制御されるスイッチ91および92を介して、コンデンサ83および84に結合されたコンデンサ87および88に亘って形成される。スイッチ91および92を制御するため、正のパルスPP1,...はSRフリップフロップ94のセット入力93に供給され、負のパルスNP1,...はSRフリップフロップ94のリセット入力95に供給される。SRフリップフロップ94の出力96は、電圧微分器97を介してスイッチ92を制御するための制御信号CT1を提供する。また、SRフリップフロップ94の反転出力98は電圧微分器99を介してスイッチ91を制御する制御信号CT2を供給する。事実、不完全再構成信号IMPはSRフリップフロップ94の出力96において得られ、その信号IMPおよびその反転信号は、IMP信号のデータ遷移において開始し、また、時間と共に増加する電圧V5およびV6を生成するために用いられる。これは、セット入力102および103のそれぞれに制御信号CT1およびCT2が供給され、また、出力104および105のそれぞれが、コンデンサ108および109に併設されるスイッチ106および107を制御するSRフリップフロップ100および101で形成され、電圧V1およびV2の生成用のものに似た切り換えられる電流源に、電圧微分ん97,99を結合することで達成される。スイッチ106および107が開くと、コンデンサ108および109が負荷モードに切り換わり、負荷電流のそれぞれが電流源110および111により供給される。電圧V7およびV8を、それぞれ、電圧V3およびV5および負の基準電圧Vrefから、および、電圧V4およびV6および負の基準電圧Vrefから形成するために、リミッタ114および115に結合される加算器112および113が設けられている。電圧V7およびV8のゼロ交差時点は、完全再構成を得るために再構成ベースバンド信号DTAが信号送信を行わなければならない時点を決定する。電圧V7およびV8から信号DTAを得るために、これらの電圧は、リセット入力117がリミッタ114に接続され、セット入力118がリミッタ114に接続されるSRフリップフロップ116に供給される。フリップフロップ116の送信は、更に、フリップフロップ100および101をリセットするのに用いられる。フリップフロップ116の出力119はフリップフロップ100のリセットに用いられる。その出力119は、フリップフロップ100のリセット入力120に結合される。また、フリップフロップ116の出力121はフリップフロップ101のリセットに用いられる。その出力121は、フリップフロップ101のリセット入力122に結合される。
図6は、第1実施例の動作を更に説明するためのタイミング図を示す。上述の如く、フリップフロップ94の出力96では、不完全再構成信号IMPが得られる。信号IMPは、そのデータ値は正しいが、そのデータ送信のタイミングが未だ誤っている伝送されたデータの粗い近似である。スイッチ81は正パルスにより閉じられ、スイッチ82は負パルスにより閉じられる。時刻t0で正パルスによりスイッチ81が閉じられると、コンデンサ83はほとんど即座に0vまで放電される。その後スイッチ81が開くと、電圧V1は次の正方向パルスが到着するまで時間と共に増加する。同様に、電圧V2は、時刻t1から開始して、切り換え動作の時点の間に発生する。コンデンサ83および84の端子間電圧は、電圧V1およびV2に関して反対の符号を有するIMP信号のデータ遷移が生じた際に、コンデンサ87および88により検出される。パルスそれ自身に代えて信号IMPの信号遷移を用いることにより、多数の正または負パルスが順次に発生する際に、信号V3およびV4の信号値が変化することが防止される。これは、反対の符号を有する2つの続くパルスの間の時間だけが問題であるという事実による。電圧V3およびV4は反対の符号の2つの続くパルスの時間間隔に比例するため、これらの電圧は、完全な再構成の時点を定めるための所望の遅延時間用の手段である。信号IMPの“0”から“1”への遷移の際にフリップフロップ100はセットされ、また、“1”から“0”への遷移の際にフリップフロップ101がセットされる。このようにして、フリップフロップ100および101は、所定の遅延時間の後に、再構成されるべき信号の関連する方向への遷移が生ずることを示す。このため、フリップフロップ100および101がセットされると、それぞれ時刻t2およびt3で開始され、コンデンサ108および109が電流源110および111により充電される。電圧V7およびV8は上述の如く形成され、電圧V7およびV8の零交差は、再構成信号DTAの遷移の時点を決定する。電圧圧V7およびV8を決定する負の基準電圧Vrefは、元のデータ信号および再構成データ信号における遷移間の総遅延を決定する。与えられた実施例において、この遅延は符号期間の1および2期間の間とすべきであり、1符号期間より短いと干渉問題の原因となり、2符号期間より長いと遷移の非検出につながる。
図7は、本発明の信号再構成の第2実施例のフローチャートを示す。この実施例において、上述したハードウェアの実施例の主要部分は、プログラムされたDSP(ディジタル信号プロセッサ)等に置き換えることができる。例えば、パルスPP1,NP2,...はDPSの入力ポートに供給され、再構成データはDSPの出力ポートに出力で得られる。DSP(図示せず)は、図示されたフローチャートに応じてプログラムされる。フローチャートの“復調パルス再生”ブロックに示されるように、DSPの内部クロック(詳細には図示せず)では、パルスの符号が、それらの発生回数と共にDSPメモリ(詳細には図示せず)内に記憶される。それから、“順次逆パルスのサーチ”ブロックに示されるように、プログラムは順次の逆パルス対をサーチする。その後、“パルス対の所定時点決定”ブロックに示されるように、プログラムはそのようなパルス対間の所定時点を決定する。次に、“更新時間表生成”ブロックに示されるように、決定された出力データ遷移の時点を示すように更新時間表が決定される。最後に、再構成データDTAが、DSPの出力ポート(詳細は図示せず)に、更新時間表により決定された時点で生成され、正パルスの後に“0”から“1”への遷移が発生し、負パルスの後に“1”から“0”への遷移が発生する。そのため、どの時点でまたどの方向にデータが変化したかが検出される。データDTAの出力は“DTA出力”のブロックに示されている。

Claims (10)

  1. RF信号を複数の中間周波数位相信号へ周波数遍降変換する手段と、前記中間周波数位相信号から量子化中間周波数位相信号を生成する手段と、前記量子化中間周波数位相信号からパルスを生成する手段及び前記パルスから再構成ベースバンド信号を生成するベースバンド信号生成手段を有し、位相および/または周波数変調信号を復調する復調器とを有するクアドラチュア受信機であって、
    前記ベースバンド信号生成手段は、2つの連続するパルスが異なる極性を有するかを判別し、もしそうであれば、前記2つの連続するパルス間の所定の再構成時点で再構成ベースバンド信号遷移を生成するために設けられていることを特徴とするクアドラチュア受信機。
  2. 前記再構成時点は、時点が、用いられている変調方法に理想的に適合するように、信号を変調するのに用いられている変調方法に依存して決定されることを特徴とする請求項1記載のクアドラチュア受信機。
  3. 前記変調信号は、周波数偏移変調信号であり、その距離は実質的に前記2つの連続するパルスの中央であることを特徴とする請求項2記載のクアドラチュア受信機。
  4. 前記変調信号は、オフセット周波数偏移変調信号であり、その距離は周波数オフセットの関数であることを特徴とする請求項2記載のクアドラチュア受信機。
  5. 前記変調信号は、ガウス最小偏移変調信号であり、その距離は、ガウス変調信号のいわゆるBT−積の関数であることを特徴とする請求項2記載のクアドラチュア受信機。
  6. 前記変調信号は、マルチレベル周波数偏移変調信号であり、その距離は、送信パラメータと再構成データの関数であり、更に、前記復調器は、前記送信パラメータと前記再構成データとに依存して、その距離を1ビット期間内に適合させる手段を備えることを特徴とする請求項2記載のクアドラチュア受信機。
  7. 前記中間周波数位相信号からパルスを生成する手段は、入力がクアドラチュアブランチに結合され、出力がパルスを供給する結合器に結合された一対の交差結合微分手段を備えることを特徴とする請求項1乃至6のうち何れか1項記載のクアドラチュア受信機。
  8. 方形受信I信号およびQ信号から補間された信号を形成する補間ネットワークを備えることを特徴とする請求項7記載のクアドラチュア受信機。
  9. RF信号を遍降変換することによって生成された中間周波数位相信号を量子化することによって生成された量子化中間周波数位相信号からパルスを生成する手段と、前記パルスから再構成ベースバンド信号を生成するベースバンド信号生成手段とを有し、位相および/または周波数変調信号を復調する復調器であって、
    前記ベースバンド信号生成手段は、2つの連続するパルスが異なる極性を有するかを判別し、もしそうであれば、前記2つの連続するパルス間の所定の再構成時点で再構成ベースバンド信号遷移を生成するために設けられていることを特徴とする復調器。
  10. パルスが、RF信号を遍降変換することによって生成された中間周波数位相信号を量子化することによって生成された量子化中間周波数位相信号から生成され、再構成ベースバンド信号が前記パルスから生成される位相および/または周波数変調信号を復調する復調方法であって、
    2つの連続するパルスが異なる極性を有するかが判別され、もしそうであれば、前記2つの連続するパルス間の所定の再構成時点で再構成ベースバンド信号遷移が生成されることを特徴とする復調方法。
JP53968197A 1996-05-09 1997-04-30 受信機、復調器および復調方法 Expired - Lifetime JP3902661B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL96201255.5 1996-05-09
EP96201255 1996-05-09
PCT/IB1997/000456 WO1997042741A2 (en) 1996-05-09 1997-04-30 A receiver, a demodulator, and a demodulation method

Publications (2)

Publication Number Publication Date
JPH11509708A JPH11509708A (ja) 1999-08-24
JP3902661B2 true JP3902661B2 (ja) 2007-04-11

Family

ID=8223957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53968197A Expired - Lifetime JP3902661B2 (ja) 1996-05-09 1997-04-30 受信機、復調器および復調方法

Country Status (7)

Country Link
US (1) US5808509A (ja)
EP (1) EP0843932B1 (ja)
JP (1) JP3902661B2 (ja)
KR (1) KR100460358B1 (ja)
CN (1) CN1201538C (ja)
DE (1) DE69731354T2 (ja)
WO (1) WO1997042741A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8014724B2 (en) * 1999-10-21 2011-09-06 Broadcom Corporation System and method for signal limiting
US7299006B1 (en) * 1999-10-21 2007-11-20 Broadcom Corporation Adaptive radio transceiver
US7113744B1 (en) 1999-10-21 2006-09-26 Broadcom Corporation Adaptive radio transceiver with a power amplifier
US7082293B1 (en) 1999-10-21 2006-07-25 Broadcom Corporation Adaptive radio transceiver with CMOS offset PLL
US6961546B1 (en) * 1999-10-21 2005-11-01 Broadcom Corporation Adaptive radio transceiver with offset PLL with subsampling mixers
US7558556B1 (en) 1999-10-21 2009-07-07 Broadcom Corporation Adaptive radio transceiver with subsampling mixers
US6917789B1 (en) * 1999-10-21 2005-07-12 Broadcom Corporation Adaptive radio transceiver with an antenna matching circuit
US7555263B1 (en) * 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
DE10103479A1 (de) * 2001-01-26 2002-08-08 Infineon Technologies Ag Signalempfangs- und -verarbeitungsverfahren für schnurlose Kommunikationssysteme
US7149261B2 (en) * 2001-12-15 2006-12-12 Matsushita Electric Industrial Co., Ltd. Image reject circuit using sigma-delta conversion
US7231004B2 (en) * 2003-04-18 2007-06-12 Harris Corporation System and method of low power demodulation of continuous phase modulated waveforms
KR100858350B1 (ko) * 2007-06-04 2008-09-17 주식회사 파이칩스 무선신호 수신장치
US8428204B2 (en) * 2010-08-20 2013-04-23 Raytheon Company Recovering distorted digital data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2057820B (en) * 1979-09-04 1984-07-04 Standard Telephones Cables Ltd Radio receiver for fsk signals
GB2143386B (en) * 1983-07-14 1987-01-14 Standard Telephones Cables Ltd Radio receiver
DE3854309T2 (de) * 1987-04-30 1996-04-04 Matsushita Electric Ind Co Ltd Frequenz-Demodulationsschaltung.
US4897620A (en) * 1989-03-06 1990-01-30 Plessey Electronic Systems Corp. Continuous phase shift modulation system with improved spectrum control
US4942591A (en) * 1989-03-07 1990-07-17 Agilis Corporation Multiple phase PSK demodulator
GB2286950B (en) * 1994-02-22 1998-06-17 Roke Manor Research A direct conversion receiver

Also Published As

Publication number Publication date
KR19990028800A (ko) 1999-04-15
CN1193437A (zh) 1998-09-16
WO1997042741A2 (en) 1997-11-13
US5808509A (en) 1998-09-15
CN1201538C (zh) 2005-05-11
DE69731354D1 (de) 2004-12-02
EP0843932B1 (en) 2004-10-27
EP0843932A2 (en) 1998-05-27
WO1997042741A3 (en) 1997-12-31
JPH11509708A (ja) 1999-08-24
KR100460358B1 (ko) 2005-02-03
DE69731354T2 (de) 2005-10-27

Similar Documents

Publication Publication Date Title
JP3902661B2 (ja) 受信機、復調器および復調方法
JP3188356B2 (ja) 時分割多重通信チャネル用ディジタル復調方法及び回路
JP3147529B2 (ja) 搬送波再生デジタル回路をもつコヒーレントな復調装置
CA1232035A (en) Frequency demodulator for recovering digital signals
JP4165413B2 (ja) 無線データ通信復調装置及び復調方法
US5640427A (en) Demodulator
US4516079A (en) Coherent phase shift keyed demodulator for power line communication systems
US5517689A (en) Phase detecting method and phase detector and FM receiver using phase detecting method
US5347228A (en) BPSK demodulator using compound phase-locked loop
EP0484914B1 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
JPH0136745B2 (ja)
JPH0723072A (ja) 検波方式
JPH0897874A (ja) オフセットqpsk復調器
US5982200A (en) Costas loop carrier recovery circuit using square-law circuits
JP3413902B2 (ja) 周波数シフトキーイング・データ復調器
JPH09130440A (ja) 検波回路装置
RU2175463C2 (ru) Радиоприемник прямого преобразования
JP3394276B2 (ja) Afc回路
JPS5928750A (ja) 復調器の切換装置
JPH08107428A (ja) 自動周波数制御装置
JPH06291791A (ja) 位相変調波信号の復調装置
JP3183456B2 (ja) クロック再生回路及びこれを用いた受信装置
JP2808861B2 (ja) 復調装置
JPH02206263A (ja) 遅延検波回路
JPH10327203A (ja) Fsk検波回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term