KR100460358B1 - 수신기,복조기,및복조방법 - Google Patents

수신기,복조기,및복조방법 Download PDF

Info

Publication number
KR100460358B1
KR100460358B1 KR10-1998-0700100A KR19980700100A KR100460358B1 KR 100460358 B1 KR100460358 B1 KR 100460358B1 KR 19980700100 A KR19980700100 A KR 19980700100A KR 100460358 B1 KR100460358 B1 KR 100460358B1
Authority
KR
South Korea
Prior art keywords
pulses
signals
receiver
phase
baseband signal
Prior art date
Application number
KR10-1998-0700100A
Other languages
English (en)
Other versions
KR19990028800A (ko
Inventor
페트루스 게라르두스 마리아 발투스
아우구스투스 요세푸스 엘리자베스 마리아 얀센
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR19990028800A publication Critical patent/KR19990028800A/ko
Application granted granted Critical
Publication of KR100460358B1 publication Critical patent/KR100460358B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

주어진 위상 분해를 갖는 양자화된 위상 신호들이 위상 레벨 전달에서 발생된 펄스들로부터 데이터를 재구성하는 위상-감지 복조기에 공급되는, 다중-브랜치 및 보간 직각 수신기들이 공지되어 있다. 수용할 수 없는 데이터 지터를 방지하기 위하여 위상 분해가 고려되어야 한다. 그에 의해, 공지된 수신기는 복잡하게 되고, 전력 소비에 대하여 불만족스럽게 된다. 매우 정확하고 전력 소비가 감소된 직각 수신기가 제안된다. 이러한 목적을 위하여, 직각 수신기에 있어서 데이터 신호 재구성 순간들은 반대 극성의 연속하는 복조 펄스들 사이의 미리 결정된 순간들에서 결정되고, 데이터는 이들 순간들에 출력된다. 미리 결정된 순간들은 사용된 변조 방법 및/또는 전송 파라미터에 따라 선택된다.

Description

수신기, 복조기, 및 복조 방법
상술한 종류의 직각 수신기는 영국 특허 출원 번호 2 286 950 에 공지되어 있다. 여기에서, 직각 수신기는 중간 위상 신호가 하드-제한 중간 주파수 직각 신호(hard-limiting intermediate frequency quadrature signals)에 의해 양자화되는 것으로 기술된다. 그러한 수신기는 수신된 데이터 신호를 적절히 디코딩하기 위하여 양자화된 위상 신호의 수신된 데이터 비트에 대한 벡터 회전을 고려하여 충분한 위상 분해(phase resolution)를 가져야한다. 이러한 영국 출원에 있어서, 실례로 비율측정 결합기(ratiometric combiner)에 의해, 동상(in-phase) 및 직각 위상 (quadrature phase) 신호 축들에 중간인 부가적인 축들을 발생함으로써 적절한 위상 분해가 달성될 수 있다. 양자화된 위상 신호로부터 일련의 포지티브 및 네가티브 펄스들을 형성하여, 상기 일련의 펄스들을 저역 필터로 공급하고, 이러한 필터된 일련의 펄스들을 강경하게 제한함으로써, 양자화된 위상 신호가 복조된다. 공지된 수신기에 있어서 위상 신호의 양자화 단계가 감소된다는 사실에도 불구하고, 그러한 수신기에 있어서는 여전히 부정확한 데이터 검출을 야기할 수 있는 상당한 데이터 지터가 있을 수 있다.
본 발명은 위상 및/또는 주파수 변조된 신호들을 복조하는 복조기를 구비한 직각 수신기(quadrature receiver)에 관한 것이며, 상기 복조기는 상기 수신기에서 발생된 양자화된 중간 주파수 위상 신호로부터 펄스들을 발생하는 수단과 그 펄스들로부터 재구성된 기저대 신호를 발생하는 기저대 신호 발생 수단을 구비한다.
본 발명은 또한 복조기 및 복조 방법에 관련한다. 상기의 수신기는 셀룰러 또는 무선 전화 수신기, 페이저, 또는 그와 유사한 것이 될 수 있다.
도 1은 본 발명에 따른 직각 수신기의 블록도.
도 2는 본 발명에 따른 수신기의 제 1 주파수 다운-변환기를 도시하는 도면.
도 3은 본 발명에 따른 수신기의 제 2 주파수 다운-변환기를 도시하는 도면.
도 4는 본 발명에 따른 기저대 신호 재구성의 타이밍도.
도 5A는 본 발명에 따른 복조기에서 펄스들을 발생하는 펄스 카운트 장치를 도시하는 도면.
도 5B는 본 발명에 따른 신호 재구성의 제 1 실시예를 도시하는 도면.
도 6은 제 1 실시예의 동작을 설명하는 타이밍도.
도 7은 본 발명에 따른 신호 재구성의 제 2 실시예를 도시하는 흐름도.
본 발명의 목적은 저렴하고 전력 소비를 감소하는 매우 정확한 직각 수신기(quadrature receiver)를 제공하는 것이다.
이러한 목적을 위하여, 본 발명에 따른 직각 수신기는, 두 개의 연속하는 펄스들이 다른 극성을 갖는지를 결정하고, 만일 그렇다면, 두 개의 연속하는 펄스들 사이의 미리 결정된 재구성 순간(predetermined reconstruction instant)에 재구성된 기저대 신호 전이를 발생하기 위한 기저대 신호 발생 수단이 배치되는 것을 특징으로 한다. 본 발명은, 양자화된 위상 신호가 기저대 신호 전이들 주변에 결정적 특성을 가지며, 기저대 신호 전이들이 양자화 레벨들이 서로간에 적절한 간격에 있을 때 양자화된 위상 신호의 두 개의 가장 근접한 전이들 사이에 위치되는 것을 인식하는데 기초한다.
본 발명에 따른 직각 수신기의 실시예에 있어서, 재구성 순간은 그 순간이 이용된 변조 방법에 최적으로 적응되도록 신호들을 변조하는데 이용된 변조 방법에 따라 결정된다. 그에 따라, 데이터 지터(data jitter)가 실질적으로 제거될 수 있다. 변조 방법으로서 FSK(주파수 시프트 키잉(Frequency Shift Keying))를 적용할때 가장 적합한 간격의 선택은 두 개의 연속하는 펄스들 사이의 중간에 있게 되며, 오프셋-FSK를 적용할 때는 펄스들에 대한 간격들은 오프셋의 함수로서 선택되고, GMSK(가우스 최소 시프트 키잉(Gaussian Minimum Shift Keying))를 적용할 때 간격들은 GMSK-변조의 소위 BT-곱(B는 변조 필터의 대역폭, T는 비트 주기)에 따라 선택된다. 다중-레벨 시프트 키잉된 신호에 대하여, 간격들은 송신기 파라미터들 및 재구성된 데이터의 함수가 되도록 선택될 수 있으며, 복조기는 한 비트 주기내에 간격들을 적합하도록 적응하게 될 수 있다.
본 발명에 따른 직각 수신기의 실시예에 있어서, 중간 주파수 위상 신호로부터 위상들을 발생하는 수단은, 입력들이 직각 브랜치들(quadrature branches)에 연결되고 출력들이 펄스들을 제공하기 위해 결합기에 연결되는, 크로스-결합 미분 수단 쌍을 구비한다. 그와 함께, 펄스를 제공하기 위한 간단한 수단이 제공된다. 상기 영국 출원 번호 2 286 950에 기술된 공지된 수신기에 있어서, 포지티브 및 네가티브 펄스들은 상태 비교 수단에 의해 발생된다. 그러한 해법은 본 발명에 관한 재구성 방법과 협력하여 적합하게 작용하지 않는데, 이는 상기의 방법이 비동기 논리 모드에서 구현될 때 본 발명에 따른 재구성 방법의 실행을 열악하게 하는 펄스 주기의 급격한 변화(glitches)가 발생되며, 상기 해법이 동기 또는 클럭 모드에서 구현될 때 클럭 모드에 이용된 클럭이 데이터 신호와 동기화되지 않게 되고 지터와 상관되지 않게 된다는 사실에 기인하여 더 이상 제거될 수 없는 데이터 지터를 야기하기 때문이다. 따라서, 상태들을 이용하지 않는 본 발명에 따른 펄스들을 발생하는 수단이 매우 유익하게 본 발명에 따른 재구성 방법과 협력하게 된다.
본 발명에 따른 직각 수신기의 실시예에 있어서, 수신기는 직각 수신된 I-신호들 및 Q-신호들로부터 보간된 신호들을 형성하는 보간 네트워크를 구비한다. 그로써, 정확한 부가적인 축들이 수신기의 전체적인 실행을 개선하는 양자화된 위상 신호에서 이루어질 수 있게 된다.
적절한 실시예에 있어서, 중간 주파수는 소위 제로-IF 주파수가 된다. 일반적으로는, 중간 주파수는 포지티브 및 네가티브 펄스들 모두가 형성될 수 있도록 저(low)-IF 가 된다.
본 발명은 이후 첨부된 도면을 참조하여 실례로서 기술된다.
도면 전체에 있어서, 동일 참조 번호는 동일한 특성에 이용된다.
도 1은 RF-신호를 수신하는 안테나(2)가 연결된 본 발명에 따른 직각 수신기 (1)의 블록도를 도시한다. 수신기(1)는, 제한된 중간 주파수 신호들 LIF1, LIF2, LIF3 및 LIF4 에 의해 표시된 양자화된 중간 주파수 위상 신호를 형성하도록, 제한기들(5, 6, 7 및 8)에 의해 양자화된 중간 주파수 위상 신호를 형성하는 중간 주파수 신호들 IF1, IF2, IF3 및 IF4 로 RF-신호를 다운-변환하는 주파수 다운-변환기(4)에 연결된 저-잡음 RF-증폭기(3)를 구비한다. 양자화된 중간 주파수 위상 신호는 상기 영국 특허 출원 번호 2 286 950 의 도 4에 도시된 직각 상태도로 표시될 수 있다. 주파수 다운-변환기(4)는 어떤 원하는 수의 중간 상태들을 형성하도록 배열될 수 있으며, 위상 상태들의 수는 위상 분해를 결정한다. 수신기(1)는 또한 주파수 다운-변환기(4)에 연결된 국부 발진기(9)와 재구성된 기저대 신호 DAT, 기저대 데이터 신호를 제공하는 위상 감지 복조기(10)를 구비한다.
도 2는 본 발명에 따른 수신기(1)의 주파수 다운-변환기(4)의 제 1 실시예를 도시하며, 상기 변환기는 국부 발진기(9)에 의해 발생된 발진기 신호를 사용하는 RF-신호 RF를, 적합한 위상 φ1, φ2, φ3및 φ4즉, 0, 45, 90 및 135도와 혼합하는 혼합기들(20, 21, 22 및 23)을 구비한다. 주파수 다운-변환기(4)는 또한 필터들 (24, 25, 26 및 27)을 더 구비한다. 위상 분해는 혼합기들을 부가함으로써 증가될 수 있다. 그러한 주파수 다운-변환기(4)는 1993년 4월 6-8, 아날로그 회로 디자인의 워크샵 앤번스의 회보(Proceedings of the Workshop Anvances in Analogue Circuit Design), Katholieke Universiteit Leuven, 15 페이지, M. D. Pardoen 의논문 "A Fully integrated IV/100㎂ high bitrate C_-FSK receiver" 에 더욱 상세히 설명되어 있다.
도 3은 직각 신호들 I 및 Q를 제공하는 본 발명에 따른 수신기(1)내의 주파수 다운 변환기(4)의 적절한 제 2 실시예를 도시한다. 주파수 다운-변환기(4)는 신호들 I 및 Q의 보간 신호들로서 신호들 IF2 및 IF4를 형성하는 보간 네트워크를 구비하며, 상기 네트워크는, 그 탭에서 신호 IF2가 제공되는 I- 및 Q-브랜치 사이에 연결된 저항기들(30 및 31)의 직렬 장치와, 그 탭에서 신호 IF4가 제공되는 I- 및 Q-브랜치 사이에 연결된 저항기들(32 및 33)의 직렬 장치를 구비하며, 저항기(33)는 인버터(34)를 통하여 I-브랜치에 연결된다.
도 4는 시간 t 의 함수로서 본 발명에 따른 기저대 신호 재구성의 타이밍도를 도시한다. 직각 수신기(1)로 송신되고 상기 수신기에 의해 수신될 기저대 데이터 신호 TDTA 가 도시되며, 신호 TDTA 는 제 1 논리 레벨 "1" 및 제 2 논리 레벨 "0"을 나타내며, 데이터는 심볼 주기 T를 갖는다. 본 발명에 따라, 수신기(1)는, 신호 LIF1, LIF2, LIF3 및 LIF4 에 의해 형성된 복합 제한된 중간 주파수 신호의 위상 신호 Φ로부터 주파수-다운-변환후에, 수신된 신호 RF 로부터 재구성된 데이터 신호 DTA를 결정한다. 주어진 예에 있어서, 위상 신호 Φ는 네 개의 신호들 IF1 내지 IF4로 구성된 위상 정보를 나타낸다. 다섯 개의 양자화 레벨들 LE1, LE2, LE3, LE4 및 LE5 는 구별된다. 일반적으로, 양자화 레벨들의 수는 검출될 데이터에 의존한다. 복조기(10)에 있어서, 각각의 포지티브 및 네가티브 펄스들 PP1, PP2, PP3, PP4, PP5 및 PP6, 및 NP1, NP2, NP3, NP4, NP5 및 NP6 은 표시된 바와 같이,시퀀스 PP1, NP1, PP2, PP3, NP2, NP3, PP4, NP4, NP5, PP5, NP6 및 PP6 로 주어진 예에서 위상 신호 Φ로부터 발생된다. 위상 신호 Φ가 포지티브 경사를 갖는 동안 양자화 레벨을 통과하는 매 순간 포지티브 펄스가 발생되고, 위상 신호 Φ가 네가티브 경사를 갖는 동안 양자화 레벨을 통과하는 매 순간 네가티브 펄스가 발생된다. 실질적으로 완전한 재구성을 위해, 본 발명은 송신된 기저대 신호 TDTA 의 전이 주변에서 위상 함수의 결정적인 특성을 이용한다. 재구성 순간이 반대 극성의 두 연속하는 펄스들 사이의 미리 결정된 순간 t1이 되도록 선택될 때, 데이터 신호 TDTA의 매우 양호한 재구성이 달성될 수 있다. 미리 결정된 순간은 변조 방법에 따라 선택된다. 일반적으로, 미리 결정된 순간은 재구성된 데이터 및 송신된 파라미터의 함수이다. FSK-변조의 경우에 있어서, 미리 결정된 순간은 실질적으로 두 펄스들의 중간에 있고, 오프셋-FSK-변조의 경우에는, 미리 결정된 순간은 FSK-오프셋으로 가중되며, GMSK-변조의 경우에는, 미리 결정된 순간으로부터 연속하는 반대 펄스들로의 간격은 GMSK-변조 신호의 BT-곱의 함수가 된다. 오프셋-FSK-변조의 경우에 있어서, 미리 결정된 순간 tt 를 가중하기 위한 가중 인자 ε은 다음과 같이 결정된다.
ε = [2T-(tc-ta)]/(tc-ta), 여기서, ta, tb및 tc는 연속하는 포지티브 펄스, 네가티브 펄스 및 포지티브 펄의 순간들이다. 그때, 미리 결정된 순간 t1= [(ta+tb)/2] + 0.5ε(ta-tb) 이 된다. 또한, 오프셋-FSK에 대하여 "0" 및 "1" 데이터의 주파수 오프셋의 주파수 차는 ε/2π를 유지한다. 주어진 예에 있어서, 재구성순간들은 두 개의 연속하는 반대 펄스들의 중간 즉, 충분한 양자화 레벨을 가정하여, 펄스 PP1 및 NP1, NP1 및 PP2, PP3 및 NP2, NP3 및 PP4, NP5 및 PP5, 및 NP6 및 PP6 의 중간에 있게 되도록, FSK-변조가 적용된다. 재구성에 요구되는 양자화 레벨들의 수는 심볼 주기 T 내의 최소 위상 진폭의 함수가 된다. 재구성된 데이터 신호 DTA와는 별개로, 불완전하게 재구성된 데이터 신호 IMP 는 단지 펄스가 발생하게 되는 순간에 펄스들에 구비되는 정보만을 사용하는 불완전한 재구성 방법의 결과로 나타난다. 신호 IMP는 기저대 신호 TDTA 의 정확한 복사(replica)가 아니며, 신호 DTA 가 정확한 복사가 된다.
도 5A는 본 발명에 따른 복조기(10)에서 펄스를 발생하는 펄스 카운트 장치(50)이다. 펄스 카운트 장치(50)는 전압 미분기들(51, 52, 53 및 54), 승산기들(55, 56, 57 및 58), 인버터(59), 및 가산기(60)를 구비한다. 제한된 중간 주파수 신호들 IF1, IF2, IF3 및 IF4 는 전압 미분기들(51, 52, 53 및 54)로 각각 공급되고, 이들은 그 각각의 출력측에서 승산기들(55, 56, 57 및 58)의 각 제 1 입력(61, 62, 63 및 64)과 연결된다. 전압 미분기들(51, 52, 53 및 54)의 입력들(65, 66, 67 및 68)은 각각의 승산기(55, 56, 57 및 58)와 제 2 입력들(70, 71, 72 및 73)에 연결되어, 입력(65)은 입력(70)에 연결되고, 입력(66)은 입력(71)에 연결되며, 입력(67)은 입력(72)에 연결되고, 입력(68)은 인버터(59)를 통하여 입력(69)에 연결된다. 출력들(73, 74, 75 및 76)에서의 출력 신호들은 가산기(60)의 입력들에 공급된다. 이로써, 펄스들 PP1, NP1, . . . . 이 발생되는 위상 감지 복조기가 달성된다. 복조기(10)는 또한 포지티브 및 네가티브 펄스들 PP1, NP1, .. . 의 스트립을 포지티브 및 네가티브 펄스들의 개별 스트림 PP1, PP2, . . . . . , NP1, NP2, . . .로 분할하는 펄스 스플리터(61)를 구비한다. 도시된 펄스 카운트 복조기(50) 대신에, 어떤 적합한 복조기가 기술된 바와 같이 포지티브 및 네가티브 펄스를 제공하는데 이용될 수 있다.
도 5B는 펄스들 PP1, NP1,....로 부터 재구성된 기저대 신호 DTA를 발생하는 기저대 신호 발생 수단(80)을 구비하는 복조기(10)에서의 본 발명에 따른 신호 재구성의 제 1 실시예를 도시한다. 상기 예에 있어서, 다음의 조건 : X/2〈π/n〈X (여기서, X는 심볼 주기 T 내의 최소 위상 진폭이며, n의 위상 양자화 레벨들의 수)이 이행된다면, 확장 메모리의 필요없이 완전한 재구성이 달성될 수 있다. 그에 의해, 재구성 지연이 적게 되고, 큰 메모리들이 요구되지 않게 되며, 그렇지 않은 경우에는, 펄스들이 두 심볼 주기들을 충분히 초과할 수 있을 간격으로 너무 멀리 떨어져 있게 될 때 포지티브 또는 네가티브 펄스들의 펄스 횟수를 기억하기 위해 큰 메모리가 필요하게 된다. 기저대 신호 발생 수단(80)에 있어서, 각각의 전압들 V1, 및 V2는 포지티브 및 네가티브 펄스들로부터 발생되고, 그로부터 FSK-변조의 경우에 두 연속하는 반대 펄스들간의 시간의 절반인 원하는 가변 시간 지연에 비례하는 전압 V3 및 V4가 발생한다. 이를 위하여, 포지티브 및 네가티브 펄스들은 커패시터들(83 및 84)과 병렬이 각각의 스위치(81 및 82)를 제어하고, 이를 통해 스위치들 (81 및 82)이 개방될 때 전류원들(85 및 84)에 의해 발생된 부하 전류가 흐르게 된다. 전압들(V3 및 V4)은 커패시터들(83 및 84)에서의 전압 V1 및 V2를 감지하는 각각의 증폭기(89 및 90)와 포지티브 및 네가티브 펄스들에 의해 제어된 스위치들(91 및 92)을 경유하여 커패시터들(83 및 84)에 연결된 커패시터(87 및 88) 양단에 형성된다. 스위치들(91 및 92)을 제어하기 위하여, 포지티브 펄스들 PP1,...이 SR-플립플롭(94)의 셋-입력(93)에 공급되며, 네가티브 펄스들 NP1,...이 SR-플립플롭 (94)의 리셋-입력(95)의 공급되며, SR-플립플롭의 출력(96)은 스위치(92)를 제어하기 위해 전압 미분기(97)를 통해 제어 신호 CT1 을 제공하고, SR-플립플롭(94)의 반전 출력(98)을 전압 미분기(99)를 통해 스위치(91)를 제어하기 위해 제어 신호 CT2 를 제공한다. 실제로, 불완전한 재구성 신호 IMP 는 SR-플립플롭(94)의 출력 (96)에서 이용가능하고, 신호 IMP 및 그 반전 신호는 신호 IMP의 데이터 전이에 따라 개시되어 증가하는 전압 V5 및 V6 를 발생하는데 이용된다. 이러한 것은, 각각의 셋-입력(102 및 103)에 제어 신호 CT1 및 CT2 가 공급되고 각각의 반전 출력(104 및 105)이 커패시터들(108 및 109) 맞은편의 스위치(106 및 107)를 제어하는 SR-플립플롭들(100 및 101)에 의해 형성된 V1 및 V2 의 생성에 관련하여 유사한 스위치된 전류원에 전압 미분기(97 및 99)를 연결함으로써 달성된다. 스위치들 (106 및 107)이 개방될 때, 커패시터들(108 및 109)은 부하-모드로 스위치되고, 각각의 부하 전류는 전류원(110 및 111)에 의해 제공된다. 전압 V3 및 V5와 네가티브 기준 전압 Vref로 부터, 그리고 전압 V4 및 V6와 네가티브 기준 전압 Vref로부터 전압들 V7 및 V8을 형성하기 위하여, 리미터들(114 및 115)에 연결되는 가산기들(112 및 113)이 제공된다. 전압들 V7 및 V8의 제로-크로싱 순간들은 재구성된 기저대 신호 DTA가 완전하 재구성을 얻도록 신호 전이를 이루어야할 시점을 결정한다. 전압들 V7 및 V8 로부터 신호 DTA를 얻기 위하여, 이들 전압들은 리셋-입력(117)이 리미터(114)에 연결되고 셋-입력(118)이 리미터(115)에 연결되는 RS-플립플롭(116)에 공급된다. 플립플롭(116)의 전이는 또한 플립플롭들(100 및 101)을 리세하는데 이용된다. 플립플롭(116)의 출력(119)은 플립플롭(100)을 리셋하는데 이용되고, 출력(119)은 플립플롭(100)의 리셋-입력(120)에 연결되며, 플립플롭(116)의 출력 (121)은 플립플롭(101)을 리셋하는데 이용되고, 출력(121)은 플립플롭(101)의 리셋-입력(122)에 연결된다.
도 6은 제 1 실시예의 동작을 설명하기 위한 타이밍도를 도시한다. 플립플롭 (94)의 출력(96)에서, 불완전하게 재구성된 신호 IMP가 도시된 바와 같이 이용가능하다. 신호 IMP는 그 데이터 값은 정확하지만 그 데이터 전이 타이밍은 여전히 잘못된 전송 데이터의 조악한 근사치(coarse approximation)가 된다. 스위치(81)는 포지티브 펄스들에 의해 패쇄되고, 스위치(82)는 네가티브 펄스들에 의해 패쇄된다. 스위치(81)가 시간 t0에서 포지티브 펄스에 의해 패쇄되면, 커패시터(83)는 거의 즉시 OV 로 방전된다. 이후 스위치(81)가 개방되면, 전압 V1은 다음 포지티브 펄스가 도달하는 시간까지 증가한다. 유사하게, 전압 V2는 시간 t1으로부터 시작하는 스위칭 순간들 사이에서 발생된다. 커패시터들(83 및 84) 양단의 전압들은, 전압들 V1 및 V2 과 관련하여 반대 부호를 갖는 신호 IMP에서 데이터 전이가 일어나는 순간들에서 커패시터들(87 및 88)에 의해 각각 감지된다. 펄스들 그 자체를 대신하여 신호 IMP의 신호 전이들을 사용함에 의해, 다수의 포지티브 또는 네가티브 펄스들이 연속하여 발생할 때 신호들 V3및 V4의 신호값이 변경되는 것이 방지된다. 이러한 것은 반대 부호를 갖는 두 연속하는 펄스들 사이의 시간만이 유용된다는 사실에 기인한다. 전압들 V3및 V4이 반대 부호의 두 연속하는 펄스들의 시간 간격에 비례하기 때문에, 이들 전압은 완전한 재구성 순간을 결정하기 위한 소정의 시간 지연에 대한 척도가 된다. 신호 IMP의 "0"에서 "1"로의 전이에서, 플립플롭 (100)이 셋팅되고, "1"에서 "0"으로의 전이에서는 플립플롭(101)이 셋팅된다. 그에 의해, 플립플롭들(100 및 101)은 주어진 시간 지연 후 재구성될 신호의 관련 방향의 전이가 일어나게 되는 것을 나타낸다. 그래서, 플립플롭들(100 및 101)이 셋팅된다면, 커패시터들(108 및 109)은 순간들 t2및 t3에서 각각 시작하도록 전류원들(110 및 111)에 의해 충전된다. 전압들 V7및 V8은 이전에 기술된 바와 같이 형성되고, 전압들 V7및 V8의 제로-크로싱들(zero-crossings)은 재구성된 신호 DTA의 전이 순간들을 결정한다. 또한 V7및 V8을 결정하는 네가티브 기준 전압 Vref는 원래 데이터 신호와 재구성 데이터 신호의 전이 사이의 전체 지연을 결정한다. 주어진 실시예에 있어서, 이러한 지연은 한 심볼 주기와 두 심볼 주기들 사이에 있어야 하며, 한 심볼 주기 보다 적은 심볼 주기는 인과성 문제들을 야기하며, 두 심볼 주기 보다 많은 심볼 주기들은 검출되지 못하는 전이들을 야기한다.
도 7은 본 발명에 따른 신호 재구성의 제 2 실시예의 흐름도를 도시한다. 이실시예에 있어서, 기술된 바와 같은 하드웨어 실시예의 주요 부분은 프로그램된 DSP(디지탈 신호 프로세서) 또는 그와 유사한 것으로 대체될 수 있다. 즉, 펄스들 PP1, NP1, . . .은 DSP의 입력 포트로 공급되며, 재구성된 데이터는 DSP의 출력 포트에서 이용 가능하게 된다. DSP(도시되지 않음)은 도시된 흐름도에 따라 프로그램된다. DSP의 내부 클럭(도시되지 않음)에서 그 발생 횟수와 함께 펄스들의 부호들이 흐름도의 "복조기 펄스 검색" 블록에 표시된 바와 같이 DSP 메모리(도시되지 않음)에 기억된다. 다음, 프로그램은 "연속하는 반대 펄스 검색" 블록에서 표시된 바와 같이 연속하는 반대 펄스 쌍들을 검색한다. 이후, 프로그램은 "펄스 쌍의 사전 결정된 순간 결정" 블록에 표시된, 그러한 펄스 쌍들 사이의 미리 결정된 순간을 결정한다. 다음에, "갱신된 시간 테이블 발생" 블록에 표시된, 결정된 출력 데이터 전이들의 순간들을 나타내는, 갱신된 시간 테이블이 결정된다. 최종적으로, 재구성된 데이터 DTA가 갱신된 시간 테이블에 의해 결정된 순간들에 DSP의 출력 포트(도시되지 않음)에서 발생되며, "0"에서 "1"로의 전이는 포지티브 펄스후에 발생되고, "1"에서 "0"으로의 전이는 네가티브 펄스후에 발생된다. 따라서, 어느 시점에서 어느 방향으로 데이터가 변경되는지 결정된다. 데이터 DTA의 출력은 블록 "DTA 출력"으로 표시된다.

Claims (10)

  1. 위상 및/또는 주파수 변조 신호들을 복조하는 복조기를 구비하는 직각 수신기(quadrature receiver)로서, 상기 복조기는 상기 수신기에서 발생된 양자화된 중간 주파수 위상 신호로부터 펄스들을 발생하는 수단과 상기 펄스들로부터 재구성된 기저대 신호를 발생하는 기저대 신호 발생 수단을 구비하는, 상기 직각 수신기에 있어서,
    상기 기저대 신호 발생 수단은 두 개의 연속하는 펄스들이 다른 극성을 갖는지를 결정하고, 만일 다른 극성을 갖는다면, 두 개의 연속하는 펄스들 사이의 미리 결정된 재구성 순간에 재구성된 기저대 신호 전이를 발생하도록 배치되는 것을 특징으로 하는 직각 수신기.
  2. 제 1 항에 있어서,
    상기 재구성 순간은 상기 순간이 이용된 변조 방법에 최적으로 적응되도록 신호들을 변조하는데 이용된 변조 방법에 따라 결정되는 것을 특징으로 하는 직각 수신기.
  3. 제 2 항에 있어서,
    상기 변조된 신호들은 주파수 시프트 키잉된 신호들(frequency shift keyed signals)이며, 간격은 실질적으로 두 개의 연속 펄스들의 중간에 있는 것을 특징으로 하는 직각 수신기.
  4. 제 2 항에 있어서,
    상기 변조된 신호들은 오프셋 주파수 시프트 키잉된 신호들이며, 간격은 주파수 오프셋의 함수인 것을 특징으로 하는 직각 수신기.
  5. 제 2 항에 있어서,
    상기 변조된 신호들은 가우스 최소 시프트 키잉된 신호이며, 간격은 소위 가우스 변조된 신호들의 BT-곱의 함수인 것을 특징으로 하는 직각 수신기.
  6. 제 2 항에 있어서,
    상기 변조된 신호들은 다중-레벨 주파수 시프트 키잉된 신호들이며, 간격은 송신기 파라미터 및 재구성된 데이터의 함수이고, 상기 복조기는 상기 송신기 파라미터 및 상기 재구성된 데이터에 따라 한 비트 주기내의 간격을 적응시키는 수단을 구비하는 것을 특징으로 하는 직각 수신기.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 중간 주파수 위상 신호로부터 펄스들을 발생하는 수단은, 그 입력들이 직각 브랜치들(quadrature branches)에 연결되고 그 출력들이 펄스들을 제공하기 위해 결합기에 연결된, 크로스-결합 미분 수단 쌍들을 구비하는 것을 특징으로 하는 직각 수신기.
  8. 제 7 항에 있어서,
    직각 수신된 I-신호들 및 Q-신호들로부터 보간 신호들을 형성하는 보간 네트워크를 구비하는 것을 특징으로 하는 직각 수신기.
  9. 위상 및/또는 주파수 변조 신호들을 복조하는 복조기로서, 수신기에서 발생된, 양자화된 중간 주파수 위상 신호로부터 펄스들을 발생하는 수단과 상기 펄스들로부터 재구성된 기저대 신호를 발생하는 기저대 신호 발생 수단을 구비하는, 상기 복조기에 있어서,
    상기 기저대 신호 발생 수단은 두 개의 연속하는 펄스들이 다른 극성을 갖는지를 결정하고, 만일 다른 극성을 갖는다면, 두 개의 연속하는 펄스들 사이의 미리 결정된 재구성 순간에 재구성된 기저대 신호 전이를 발생하도록 배치되는 것을 특징으로 하는 복조기.
  10. 위상 및/또는 주파수 변조 신호들을 복조하는 복조 방법으로서, 펄스들이 양자화된 중간 주파수 위상 신호들로부터 발생되며, 재구성된 기저대 신호가 상기 펄스들로부터 발생되는, 상기 복조 방법에 있어서,
    두 개의 연속하는 펄스들이 다른 극성을 갖는지 결정되고, 만일 다른 극성을 갖는다면, 재구성된 기저대 신호 전이가 두 개의 연속하는 펄스들 사이의 미리 결정된 재구성 순간에 발생하게 되는 것을 특징으로 하는 복조 방법.
KR10-1998-0700100A 1996-05-09 1997-04-30 수신기,복조기,및복조방법 KR100460358B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96201255 1996-05-09
EP96201255.5 1996-05-09

Publications (2)

Publication Number Publication Date
KR19990028800A KR19990028800A (ko) 1999-04-15
KR100460358B1 true KR100460358B1 (ko) 2005-02-03

Family

ID=8223957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0700100A KR100460358B1 (ko) 1996-05-09 1997-04-30 수신기,복조기,및복조방법

Country Status (7)

Country Link
US (1) US5808509A (ko)
EP (1) EP0843932B1 (ko)
JP (1) JP3902661B2 (ko)
KR (1) KR100460358B1 (ko)
CN (1) CN1201538C (ko)
DE (1) DE69731354T2 (ko)
WO (1) WO1997042741A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7558556B1 (en) 1999-10-21 2009-07-07 Broadcom Corporation Adaptive radio transceiver with subsampling mixers
US7299006B1 (en) 1999-10-21 2007-11-20 Broadcom Corporation Adaptive radio transceiver
US7113744B1 (en) 1999-10-21 2006-09-26 Broadcom Corporation Adaptive radio transceiver with a power amplifier
US7555263B1 (en) * 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
US6961546B1 (en) * 1999-10-21 2005-11-01 Broadcom Corporation Adaptive radio transceiver with offset PLL with subsampling mixers
US7548726B1 (en) 1999-10-21 2009-06-16 Broadcom Corporation Adaptive radio transceiver with a bandpass filter
US8014724B2 (en) * 1999-10-21 2011-09-06 Broadcom Corporation System and method for signal limiting
US6917789B1 (en) * 1999-10-21 2005-07-12 Broadcom Corporation Adaptive radio transceiver with an antenna matching circuit
DE10103479A1 (de) * 2001-01-26 2002-08-08 Infineon Technologies Ag Signalempfangs- und -verarbeitungsverfahren für schnurlose Kommunikationssysteme
US7149261B2 (en) * 2001-12-15 2006-12-12 Matsushita Electric Industrial Co., Ltd. Image reject circuit using sigma-delta conversion
US7231004B2 (en) * 2003-04-18 2007-06-12 Harris Corporation System and method of low power demodulation of continuous phase modulated waveforms
KR100858350B1 (ko) * 2007-06-04 2008-09-17 주식회사 파이칩스 무선신호 수신장치
US8428204B2 (en) * 2010-08-20 2013-04-23 Raytheon Company Recovering distorted digital data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2057820B (en) * 1979-09-04 1984-07-04 Standard Telephones Cables Ltd Radio receiver for fsk signals
GB2143386B (en) * 1983-07-14 1987-01-14 Standard Telephones Cables Ltd Radio receiver
EP0289346B1 (en) * 1987-04-30 1995-08-16 Matsushita Electric Industrial Co., Ltd. Frequency demodulation circuit
US4897620A (en) * 1989-03-06 1990-01-30 Plessey Electronic Systems Corp. Continuous phase shift modulation system with improved spectrum control
US4942591A (en) * 1989-03-07 1990-07-17 Agilis Corporation Multiple phase PSK demodulator
GB2286950B (en) * 1994-02-22 1998-06-17 Roke Manor Research A direct conversion receiver

Also Published As

Publication number Publication date
EP0843932B1 (en) 2004-10-27
WO1997042741A3 (en) 1997-12-31
CN1193437A (zh) 1998-09-16
JPH11509708A (ja) 1999-08-24
EP0843932A2 (en) 1998-05-27
CN1201538C (zh) 2005-05-11
WO1997042741A2 (en) 1997-11-13
JP3902661B2 (ja) 2007-04-11
DE69731354D1 (de) 2004-12-02
US5808509A (en) 1998-09-15
DE69731354T2 (de) 2005-10-27
KR19990028800A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR100460358B1 (ko) 수신기,복조기,및복조방법
US5285479A (en) Quadrature modulation circuit
JP3188356B2 (ja) 時分割多重通信チャネル用ディジタル復調方法及び回路
EP0232626A2 (en) Method of digital signal transmission having a low error rate in the presence of multipath transmission
EP0141422B1 (en) Frequency detector
JPH021675A (ja) オフセットｑｐｓｋ方式用の搬送波再生回路
US5640427A (en) Demodulator
US4516079A (en) Coherent phase shift keyed demodulator for power line communication systems
JPH0136745B2 (ko)
US5703913A (en) Timing signal generator
CN1071966C (zh) 使用独特码检测器的qpsk信号的相位差错消除器
US5546428A (en) Differentially encoding quadrature phase shift keying modulation method and apparatus thereof
JP3270333B2 (ja) Ｍｐｓｋ復調レシーバ、ディジタルフィルタおよびｍｐｓｋ復調方法
JPH09247226A (ja) 直交変調波復調装置
US5982200A (en) Costas loop carrier recovery circuit using square-law circuits
KR0144828B1 (ko) Qpsk복조기
JPH0897874A (ja) オフセットｑｐｓｋ復調器
CN1152976A (zh) 直接变频接收机
JPH09130440A (ja) 検波回路装置
JP2871172B2 (ja) 復調装置
JP3413902B2 (ja) 周波数シフトキーイング・データ復調器
RU2175463C2 (ru) Радиоприемник прямого преобразования
GB2193065A (en) Phase lock loop
JP3394276B2 (ja) Ａｆｃ回路
JPS5928750A (ja) 復調器の切換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 10