JPH05211536A - 搬送波再生デジタル回路をもつコヒーレントな復調装置 - Google Patents

Abstract

(57)【要約】 【目的】 ディジタル形式で動作するキャリア再生回路
を用いたコヒーレント復調回路を提供することを目的と
する。 【構成】 コヒーレント復調装置は復調回路とディジタ
ル形のキャリア再生回路を有する。ローカル発振器で発
生する２つの直交復調キャリア波はシンボルで変調され
た変調キャリア信号と混合されて、アナログ信号を発生
する。このアナログ信号はシンボル受信周波数でサンプ
ルされて入力ディジタル信号となる。ディジタル移相器
が、該移相器からの出力ディジタル信号を受信する比較
回路により供給される誤差信号パルスに従って、位相ル
ープディジタル処理回路からの復調位相だけ、入力信号
を移相する。復調キャリアと変調キャリアの位相差と周
波数差の補償は入力信号の移相によりディジタル的に後
向きに行なわれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コヒーレントな復調装
置、そして特に、復調装置が受信する変調された信号の
中で搬送波を再生するための機構に関わる。

【０００２】この復調装置は、例えば無線通信および／
または衛星通信の間のデジタル通信用のデジタル送信シ
ステムの受信器の中に組み込まれる。

【０００３】

【従来の技術】送信システムの送信器内で、データデジ
タル信号は高周波搬送波を変調する。用いる変調は、多
相変調でも多振幅変調でもよい。多相変調は、Ｎ個の状
態または記号を持つ位相変調であり、ここでＮは２の累
乗に等しい整数である；例えば、Ｎが 4, 8,または16に
等しい時、位相変調は MDP4, MDP8,または MDP16と略し
て表される。多振幅変調は“直交振幅変調”の頭文字を
とった略号 MAQで知られており、例えば 2, 4,または 8
個の振幅状態をもつ、それぞれ変調された２つ直交搬送
波を結合する; このようにして、多振幅変調は、例えば
4, 16, または64個の状態または記号を与え、それらは
頭文字 MAQ4, MAQ16, または MAQ64に対応する。

【０００４】従って、用いられる変調がどれであろう
と、一つの搬送波から出る２つの位相直交波の被変調デ
ジタル信号から来た２つの成分信号による変調に訴える
のである。搬送周波数は、クロック周波数 1/ Ｔ (T は
クロック周期とする) とも呼ばれる記号発信周波数より
高い。変調されたデジタル信号は、一般に、送信システ
ムの送信器内で送信周波数に移調される。受信器内で
は、周波数移調機構と前段増幅機構が、送信された信号
を受信し、中間周波数に変調された多値信号を復調装置
に印加する。

【０００５】送信器によって送信されるデジタル信号を
復原するために必要な２つの情報は、搬送波の位相と周
波数である。

【０００６】既知の搬送波再生回路は位相制御技術を用
いる。これらの回路は、位相コンパレータ、フィルタ
ー、および電圧制御オッシレータを含むフェーズ・ロッ
ク・アナログ・ループ（ＰＬＬ）の形で製作される。こ
のような製作例に伴う不都合な点は多数ある。性能面で
は、電圧制御オッシレータによって供給される復調搬送
波の周波数と送信器内の変調搬送波の周波数の間の周波
数の開きを補償すると、必ず、これらの搬送波間の周波
数の開きに比例し、ループの利得に逆比例する位相差が
出る。位相差は送信システムの性能に無視できない影響
を持つので、典型的には数十分の一度のごく小さな値に
抑えられなければならないが、そのためにはループの利
得を増やす必要がある。しかしながら、ループの安定性
のために、この利得を勝手に増やすことはできない。

【０００７】この位相差によって誘発される他の影響
は、周波数キャプチャ・レンジが、許容静止位相差に対
応する周波数の値に限定されることである。

【０００８】このような位相ループの利用面では、希望
の性能を得るためには手の離せない調節が必要である。
他方で、ループのパラメーターまたは送信システムのパ
ラメーターの一つ、例えば変調速度などを変更すると、
ループ全体の完全な定義のし直しが要求される。

【０００９】

【発明が解決しようとする課題】本発明は、全面的にデ
ジタル回路の形で設計される搬送波再生機構を供給する
ことによって、アナログ位相ループの不都合を修正する
ことを目的とする。このような条件下では、再生機構
は、一方では組み込み易くなり、他方では受信信号の変
調速度から独立の動作特性を示す。

【００１０】

【課題を解決するための手段】このために、２つの直交
変調搬送波の多値変調によって得られる変調された信号
を受信するコヒーレントな復調装置で、この装置は変調
された信号を２つの復調されたアナログ成分信号に復調
するため直交復調搬送波をもつ復調機構を含み、この直
交復調搬送波は変調搬送波の周波数ロッキング・レンジ
に属する自由な周波数をもつ、装置であって、かつ２つ
の復調されたアナログ信号を２つの入力デジタル信号に
変えるために、変調された信号の記号をクロック周波数
でサンプリングする機構、入力信号をデジタル復調位相
によって２つの出力デジタル信号に移相するための移相
デジタル機構、２つの出力デジタル信号を受信し、送信
するエラー信号のパルスを作るための、一般化された比
較デジタル機構、および変調搬送波と復調搬送波の間の
位相差および周波数差を入力信号の移相によって先験的
に補償するために、エラー信号のパルスに応じてデジタ
ル復調位相を計算するデジタル処理機構をもつことを特
徴とする。

【００１１】この復調装置は、アナログ回路としては、
２つの直交復調搬送波が受信する変調された信号を復調
する、ミキサーとオッシレータをもつ復調機構しか含ま
ない。復調機構内のオッシレータは、電圧制御オッシレ
ータではなく自由オッシレータである。これは、装置の
組込みを容易にし、より良い特性を得させてくれる。

【００１２】移相機構、一般化された比較機構、および
処理機構によって基本的に実現される位相ループは全部
デジタルである。この位相ループは変調周波数で動作
し、この変調周波数は、在来の技術で、数十メガヘルツ
のクロック周波数として使うことができる。

【００１３】本発明の特徴の一つとして、一般化された
デジタル比較機構は、その間に変調搬送波と復調搬送波
の間の位相の比較が行われる位相追跡（つまり“周波数
維持”）体制と、その間に搬送波間の周波数の比較が行
われる周波数キャプチャ体制を識別する。特に、一般化
された比較機構は、エラー信号の第一および第二のパル
スを、それぞれ、復調搬送波と変調搬送波の間の負の位
相差および正の位相差に応答してクロック信号で作る位
相比較デジタル機構、エラー信号の第三および第四のパ
ルスを、それぞれ、復調搬送波と変調搬送波の間の負の
周波数差および正の周波数差に応じてクロック信号で作
る周波数比較デジタル機構、および、それぞれの所定の
振幅間隔の中に含まれる出力デジタル信号の振幅をクロ
ック周波数で検出し、記号周期の倍数に相当する時間中
に所定間隔の中に含まれる出力デジタル信号の振幅の検
出の積算計数値が第一の所定閾値を上回る時、周波数比
較機構を始動させ、位相比較機構を停止し、また、上記
の振幅の検出の積算計数値が上記の第一の閾値を下回る
時、周波数比較機構を停止し、位相比較機構を始動させ
る制御信号を作る状態検出機構、を含む。

【００１４】２つの体制の識別に寄与する状態検出機構
は、できれば、それぞれの所定間隔の中でのクロック周
波数での出力信号の振幅の検出に応答して検出パルスを
作る回路、上記の倍数相当時間中、検出パルスを計数す
る積算器、積算器内に累加された検出パルスの計数値を
上記の第一の所定閾値と比較し、検出パルスの計数値が
上記の第一の所定閾値を上回る時と下回る時にそれぞれ
対応する２つの状態をもつ論理的制御信号を作るコンパ
レータ、および、制御信号の状態に応じて、位相比較機
構と周波数比較機構のエラー信号パルスの出力を、デジ
タル処理機構の入力に切り換える切換機構、を含むこと
が望ましい。

【００１５】本発明の他の特徴として、デジタル処理機
構は、上記の積算器内で倍数相当時間のあいだ累加され
た上記の検出パルス計数値が上記の第一の所定閾値を下
回る時は、一般化された比較機構から送信されるエラー
信号の第一のパルスによって増分され、第二のパルスに
よって減分され、また、上記の積算器内で上記の倍数相
当時間のあいだ累加された上記の検出パルス計数値が上
記の第一の所定閾値を上回る時は、一般化された比較機
構から送信されるエラー信号の第三のパルスによって増
分され、第四のパルスによって減分される積算−減算
器、第一または第三のパルスに応答して積算−減算器の
計数値を第一の所定パラメーターに加算し、第二または
第四のパルスに応答して積算−減算器の計数値を上記の
所定パラメーターから引算する加算−引算機構、加算−
引算機構によって行われた演算の結果に第二の所定パラ
メーターを掛算する機構、および、乗算機構によってク
ロック周波数で供給される積を累算し、復調位相を作る
機構、を含む。

【００１６】積算−減算器はエラー信号の第一の積分を
ループ・フィルターに類似の仕方で行い、累算機構はエ
ラー信号の第二の積分を電圧制御オッシレータに類似の
仕方で実現する。この二重の積分で、変調搬送波と復調
搬送波の間の補償するべき周波数の開きがどうであろう
とも、零位相の静止差を得ることができる。

【００１７】復調装置は、また、上記の積算器内で倍数
相当時間のあいだ累加された上記の検出パルス計数値が
上記の第一の所定閾値を下回る時、積算−減算器の内容
を定期的にセーブし、上記の積算器内で倍数相当時間の
あいだ累加された上記の検出パルス計数値が上記の第一
の所定閾値を上回る時、積算−減算器内にセーブした内
容を送信する機構を含むこともできる。

【００１８】

【実施例】図１Ａを参照すると、従来の技術によるデジ
タル送信システムの受信器内に含まれるコヒーレントな
復調装置は、復調回路ＣＤおよび搬送波再生回路ＣＲＰ
１を含む。このコヒーレントな復調装置は、デジタル送
信システムの送信器から送信される、変調搬送波にのっ
た変調された信号ＳＩを受信する。

【００１９】復調回路ＣＤは、復調器の役割をする２つ
のミキサー１１ａと１１ｂ、２つのローパス・フィルタ
ー１２ａと１２ｂ、および（π/2）移相器１３を含む。
搬送波再生回路ＣＲＰ１としては、位相コンパレータ１
５、ループ・ローパス・フィルター１６、および電圧制
御オッシレータ（ＶＣＯ）１７を含み、かつ、専門家に
は知られているある種の製作例においては、ループ・フ
ィルター１６の入力に接続される周波数キャプチャ補助
機構（ＭＡＡ）１８を含むこともできる。

【００２０】ミキサー１１ａと１１ｂのそれぞれの第一
の入力は、変調された信号ＳＩを受信する。再生された
搬送波信号ＳＰは、ミキサー１１ａと１１ｂの２つの第
二の入力に、それぞれ、直接および（π/2）移相器１３
を通して印加される。ミキサーの出力は、それぞれ、フ
ィルター１２ａと１２ｂを通して、コンパレータ１５の
入力に接続される。フィルター１２ａと１２ｂは、ミキ
サーから発信される復調された信号の中の、搬送波周波
数の２倍に近い周波数の高周波を捨てる。位相コンパレ
ータ１５は、再生された変調搬送波信号ＳＰと、これか
ら評価する変調搬送波との間の瞬間的な位相差を示すエ
ラー信号ε作る。オッシレータ１７は、位相コンパレー
タ１５の出力で作られ、ループ・フィルター１６を通し
てオッシレータ１７の制御入力に印加されるエラー信号
εに応答して、変調搬送波の周波数と位相に従う再生さ
れた搬送波信号ＳＰを作る。

【００２１】ループ・フィルター１６の役割は、オッシ
レータ１７を適当に制御するため、エラー信号εへの騒
音の影響を抑制することと、高周波成分を捨てることに
ある。フィルター１２ａと１２ｂからそれぞれ来るベー
スバンド信号ＸとＹは、送信器内の２つの直交搬送波を
変調する２つの成分信号に対応する。これら２つの信号
は、図には表されていないリジェネレータに印加され、
リジェネレータは、当初に発信されたデジタル情報を再
構成するために、一方で、復調された信号内で状態を識
別し、他方で、状態を閾値と比較して記号をデコードす
る。リジェネレータ内でのサンプリングの瞬間は、クロ
ック再生回路によって、例えばベースバンド信号ＸとＹ
から決められる。

【００２２】図１Ｂは、例として、４状態をもつ位相変
調（ＭＤＰ４）をフレネル・ダイアグラムの形で示す。
ダイアグラムに示した４つの十字記号は、変調された信
号に付随するベクトル

【数１】 の幾何学的な場所である。復調は変調された信号ＳＩを
２つの復調搬送波上へ“投影”することから成るので、
そのためには、一方の搬送波の位相を予め再生する必要
がある。これはコンパレータ１５によって実現され、コ
ンパレータ１５は、ミキサーの２つの第二の入力にそれ
ぞれ直接におよび移相器１３を通して印加される再生さ
れた搬送波信号ＳＰ＝cos(ω₀t＋φ) の位相φ₀ を、評
価、再生するべき搬送波の位相、ここではcos ω₀tに従
わせるためのエラー信号εを作る。位相差φ₀ を表すエ
ラー信号εは、復調された信号のベースバンド成分
（Ｘ，Ｙ）および復調された信号の成分から正確に再建
される信号の成分

【数２】 から確立される。

【００２３】位相コンパレータ１５は、ある種の製作例
においては位相／周波数コンパレータによって置換され
るが、これは、特に搬送周波数が大きなレンジで変化す
る時に先ず搬送周波数を、そして次に搬送波の位相を正
確に得るためである。しかしながら、位相コンパレータ
１５だけが用いられる場合は、キャプチャ補助機構１８
が周波数キャプチャのために利用される。機構１８は、
受信信号の中で送られてきた直交搬送波の周波数ロッキ
ング・レンジの中で制御オッシレータ１７の定格周波数
を走査する信号ＳＡＡを作る。信号ＳＡＡは、周波数キ
ャプチャが起きると直ちに抑制される。装置１８は特
に、周波数キャプチャ・レンジを大幅に広げることがで
きる。

【００２４】従来の技術によるこのような回路の、以上
に述べられた不都合な点は、説明の前置で既に列挙され
た。我々は今度は、本発明に従う、デジタル的に変調さ
れた信号のための、搬送波再生デジタル回路を含む、コ
ヒーレントな復調装置を紹介する。

【００２５】図１Ａを参照すると、コンパレータ１５に
よって供給されるエラー信号εは、シリーズのフィルタ
ー１６と電圧制御オッシレータ１７を通して、復調入力
ｅｄに印加される。フィルター１６は、以下のラプラス
変換の形で書かれてモデル化されるインピーダンスを示
す： F(p)＝ (1 ＋τ₂p)/τ₁p τ₁ とτ₂ はフィルター１６の特性から導かれる定数で
ある。

【００２６】同様に、電圧制御オッシレータ１７は、以
下のラプラス変換の形で書かれてモデル化されるインピ
ーダンスを示す： Z(p)＝ K₀ / p 、ここで K₀ はオッシレータ１７の利得
である。

【００２７】再生された搬送波ＳＰは、従って、以下の
ラプラス変換の形で書かれる、受信信号ＳＩを復調する
位相φを示す： φ(p) ＝(K₀ /p) ・[(1 ＋τ₂p）/(τ₁p)]・ε(p) 即ち、 φ(p) ＝[K₀ . τ₂ /(τ₁.p)＋ K₀ /(τ₁.p²)]・ε(p) (1)

【００２８】本発明の数学的原理は、上記の方程式 (1)
を成分に分けて使用することにある。このようにして、
フィルターや電圧制御オッシレータのようなアナログ部
品でなくデジタル電子部品から設計された搬送波再生回
路のための、“デジタル”位相ループの実現が可能にな
る。

【００２９】方程式 (1)から導かれる、成分に分けた方
程式は次のように表される: φ_m+1 ＝φ_m ＋ K₀ T (T/ τ₁)((τ₂/T). ε_m ＋ W_m ) (2a) W _m ＝W _m-1 ＋ε_m-1 とする。

【００３０】Ｔは復調された信号の記号周期に対応する
サンプリング周期またはクロック周期を表し、φ_m はサ
ンプリング瞬間 t＝mTの復調位相を表し、 W_m は中間変
数である。

【００３１】図３のパルス応答による図は、方程式 (1)
の成分分けをより良く理解させてくれる。送信システム
Ｈ(p) の入力のパルスε(nT)に、応答Ｓ_ntが組み合わさ
れる。従って、各瞬間t ＝nTに、信号ε(t) に応答して
システムを出る信号Ｓ_nt(t)は、t ＝0 と t＝nTの間に
印加されるｎ個のパルスに関する部分的応答の和で近似
される、即ち:

【数３】 ここで、Ｈ(t) はディラク・パルスのシステムの応答で
ある。

【００３２】方程式 (1)の成分分けは、例えば前述の結
果から導出される。

【００３３】方程式 2(a) の K₀ T(T/τ₁)および (τ₂/
T)の項は次のように書ける:

【数４】

【００３４】

【数５】

【００３５】フェーズ・ロック・ループの特徴的なパラ
メーターを与える関係式を用いると: ω_n ＝ (K₀ K_d / τ₁)^1/2 ξ ＝ (τ₂/2). ω_n B_L ＝ W_n ( ξ＋ 1/4)/(2ξ)

【００３６】ここで、ω_n およびK₀はそれぞれオッシレ
ータ１７の自然周波数および利得、K_d はループのコン
パレータ１５の利得、ξはループの減衰係数、 B_L はそ
の騒音帯を示す。これらの関係式は例えば GARDNER著
“フェーズロック技術”、JohnWiley & Sons, Inc.,(19
66), New Yorkという題の本に公表されている。

【００３７】従って、方程式 (2a) は以下の形で書け
る:

【数６】

【００３８】ＡＤＤ＝

【数７】 およびＭＵＬ＝

【数８】 と置くと、方程式 (2a) は以下のように書ける: φ_m+1 ＝φ_m ＋ＭＵＬ（ＡＤＤ. ε_m ＋ W_m ) (2b)

【００３９】図２を参照すると、本発明のコヒーレント
な復調装置は復調回路ＣＤと搬送波再生回路ＣＲＰ２を
含む。

【００４０】復調回路ＣＤは、２つのミキサー１１ａと
１１ｂ、２つのフィルター１２ａと１２ｂ、および（π
/2) 移相器１３を含み、それらは図１の場合と同じ配置
になっている。中間周波数にのった変調された信号ＳＩ
は、２つのミキサーの２つの第一の入力のそれぞれに印
加される。受信信号が予め中間周波数に移調されない場
合には、送信周波数に等しい定格周波数を持つ、搬送波
にのった変調された信号も、ミキサーの第一の入力に印
加することができることが注目されるだろう。

【００４１】搬送波再生回路ＣＰＲ２は、受信ローカル
・オッシレータ２１、リズム再生回路２２、２つのアナ
ログーデジタル・コンバータ２３ａと２３ｂ、デジタル
移相器２４、一般化された位相比較回路２５、および位
相ループ・デジタル処理回路２６を含む。ローカル・オ
ッシレータは図１のオッシレータ１７に代わるものなの
で、ミキサー１１ａと１１ｂの第二の入力に直接におよ
び移相器１３を通して接続される一つの出力を持つ。ロ
ーカル・オッシレータ２１は正弦曲線信号を作るが、そ
の周波数は直交送信搬送波の周波数ロッキング・レンジ
に属する。リズム再生回路２２は、変調された信号ＳＩ
を受信し、変調記号の送信周波数に等しい周波数1/Ｔを
もつサンプリング信号を作る。サンプリング信号は、ア
ナログーデジタル・コンバータ２３ａと２３ｂのサンプ
リング・クロック入力に印加される。

【００４２】アナログーデジタル・コンバータ２３ａと
２３ｂは、復調回路ＣＤのフィルター１２ａと１２ｂか
ら来た２つの中間信号Ｘ^* とＹ^* を、リズム再生回路２
２によって供給されるサンプリング周波数 1/ Ｔでデジ
タル化する。２つのアナログーデジタル・コンバータ
は、デジタル移相器２４の平行なデータ入力ＥＤ１とＥ
Ｄ２に、デジタル化された信号を、２つの入力バスＢＥ
１とＢＥ２によって供給する。デジタル化された信号
は、アナログ中間信号Ｘ^* とＹ^* のt ＝nTの瞬間のサン
プリングから生じた、Ｘ_n ^EとＹ_n ^Eのような、入力サンプ
ル信号の対を送信する。

【００４３】デジタル移相器２４、一般化された比較回
路２５、および位相ループ・デジタル処理回路２６が、
“デジタル”位相ループを構成する。デジタル移相器２
４の平行なデータ出力ＳＤ１とＳＤ２は、２つのそれぞ
れの出力バスＢＳ１とＢＳ２によって、比較回路２５の
入力に接続される。比較回路２５の２つの出力端子ＢＵ
とＢＤは、デジタル処理回路２６の２つの入力に接続さ
れ、デジタル処理回路２６の出力は、デジタル移相器２
４の移相入力 Eφに結線されるアドレス・バスBAφの形
をしている。

【００４４】搬送波再生回路ＣＲＰ２内に含まれる回路
の詳細な働きを明確に述べる前に、図２に示される本発
明の装置の一般的な働きを、ここで紹介する。

【００４５】受信ローカル・オッシレータ２１は、その
周波数精度はできれば水晶発振子で保証されることが望
ましいが、既に指摘したように、直交送信搬送波の周波
数ロッキング・レンジに属する周波数をもつ正弦曲線信
号を供給する。受信信号ＳＩは次の形で表される： ＳＩ＝ ai cos(ω₀t) − bi sin(ω₀t)

【００４６】ここで、(ai, bi)は確保された多値変調に
依存する一連の記号を表し、( cos(ω₀t),sin(ω₀t))は
直交搬送波の対を示す。

【００４７】フィルター１２ａと１２ｂの出力の中間信
号Ｘ^* とＹ^* は、位相差を除けば、次のように表され
る： Ｘ^* ＝ ai.cos (2π. Δf.t)_t Ｙ^* ＝ bi.sin (2π. Δf.t)_t

【００４８】Δf はローカル・オッシレータ２１によっ
て発生する周波数と変調搬送波の周波数の間の周波数の
開きである。

【００４９】中間信号Ｘ^* とＹ^* は、２つのコンバータ
２３ａと２３ｂの出力でそれぞれ信号Ｘ_n ^EとＹ_n ^Eを確立
するために、この場合、サンプリング記号の送信周波数
1/Ｔでサンプリングされる。

【００５０】コンバータの出力のデジタル信号Ｘ_n ^EとＹ
_n ^Eは、デジタル移相器２４内で復調位相φ_n で移相され
るが、復調位相φ_n は一般化された比較回路２５の出力
端子ＢＵとＢＤによって印加される不連続な信号に応じ
て、位相ループ・デジタル処理回路２６において確立さ
れる。

【００５１】直観的に、図４を参照しながら、ミキサー
１１ａと１１ｂの２つの第二の入力に印加される２つの
復調信号を（cos(ω₀ ＋ 2π. Δf)t, sin (ω₀ ＋ 2
π. Δf)t で表すと、２つの変調搬送波 (cos ω₀t, si
n ω₀t) は、２つの第二の入力に印加される２つの復調
信号を、各サンプリング瞬間 t＝nTに、φ_n ＝ 2πΔf.
nTだけ回転されることによって導出される。各サンプリ
ング瞬間 t＝nTに移相φ_n を確立することが、正に移相
器２４、回路２５、および処理回路２６の役割であり、
それは、復調信号を変調搬送波と帰納的に同位相に置
き、デジタル移相器２４の出力ＳＤ１とＳＤ２に送信さ
れる記号の値を復原するためである。

【００５２】図５を参照すると、デジタル移相器２４
は、入力レジスタ２４１、乗算・加算回路２４２、メモ
リーＲＯＭ２４３、および信号レジスタ２４４を含む。
入力レジスタ２４１および信号レジスタ２４４は、それ
ぞれ、２つのアナログーデジタル・コンバータ２３ａと
２３ｂで受信するデータおよび搬送波再生回路の出力で
比較回路２５の方へ送信されるデータを、サンプリング
周波数またはクロック周波数 1/ Ｔで一時的にストック
するためのバッファ・メモリーを構成する。従って、入
力レジスタ２４１は、復調された信号の、サンプリング
された入力信号の対Ｘ_n ^EとＹ_n ^Eを周波数 1/ Ｔで記憶
し、出力レジスタ２４４は、復調された信号の、サンプ
リングされた出力信号の対Ｘ_n ^sとＹ_n ^sを記憶する。

【００５３】移相器２４の役割は、入力信号Ｘ_n ^EとＹ_n ^E
を角度φ_n だけ移相して、復調された出力信号Ｘ_n ^EとＹ
_n ^Eを確立することにある。図４は移相器の動作を図式で
表す。各瞬間 t＝nTに、回転の関係式は次のように表さ
れる：

【数９】

【００５４】複合回路２４２は入力レジスタ２４２から
対（Ｘ_n ^E，Ｙ_n ^E）を受信し、対（Ｘ_n ^SとＹ_n ^S）を出力レ
ジスタ２４４に、移相器２４の内部バスを経由して送信
する。対（Ｘ_n ^SとＹ_n ^S）を計算する回路２４２は、従っ
て、乗算器４つ、加算器１つ、および減算器１つを含
む。メモリーＲＯＭを出る２つのバスが、一対の三角関
数（cos φ_n ，sin φ_n ) を回路２４２の入力に印加す
る。メモリーＲＯＭ２４３は、0 ≦φ_n ≦2 πで、関数
cosφ_n とsin φ_n を成分に分けた形で含む。メモリー
のセルの中で（cos φ_n ，sin φ_n ) の対を読み取るた
めに、位相ループ・デジタル処理回路２６は、バスBAφ
を通して、読み取りアドレスを供給し、２つのデータ・
バスの中で入力信号Ｘ_n ^EとＹ_n ^Eの位相差角度φ_n に対応
する値を読み取る。

【００５５】レジスタ２４１と２４４、回路２４２、お
よびメモリー２４３の中での転送、計算、および読み取
りの操作は、リズム再生回路２２から発生するサンプリ
ング周波数 1/ Ｔのリズムで行われる。

【００５６】位相ループ・デジタル処理回路２６と調和
したメモリーＲＯＭ２４３のプログラミングは、基本的
に、確保される変調（MAQ4, MAQ16,....) および正に確
保される変調に応じたループの希望安定性に依存するこ
とにが注目されるであろう。出力レジスタ２４４を出る
復調されたデジタル信号Ｘ_n ^SとＹ_n ^Sは、送信されたデジ
タル信号を再構成するために、図には表されていないデ
コーダ回路に印加され、また、瞬間 t＝nTの復調位相を
確立するために比較回路２５の入力にも印加される。

【００５７】図６に示されるような一般化された位相比
較回路２５は、位相コンパレータ２５１、周波数コンパ
レータ２５２、状態検出器２５３、および切換回路２５
４を含む。２つのコンパレータ２５１と２５２および状
態検出器２５３は、それぞれ、各自の入力で、復調され
た出力信号Ｘ_n ^SとＹ_n ^Sを各瞬間 t＝nTに受信する。位相
コンパレータ２５１の２つの出力Ｕ₁ とＤ₁ および周波
数コンパレータ２５２の２つの出力Ｕ₂ とＤ₂ は、切換
回路２５４内で、状態検出器２５３によって確立される
制御信号Ｃｌによって選択される。制御信号Ｃｌは、位
相コンパレータ２５１の出力Ｕ₁ とＤ₁ を比較回路２５
の出力端子ＢＵとＢＤに接続するためには論理レベル
“１”にあり、周波数コンパレータ２５２の出力Ｕ₂ と
Ｄ₂ を端子ＢＵとＢＤに接続するためには論理レベル
“０”にある。位相コンパレータ２５１は位相追跡体
制、即ち周波数維持体制において、復調位相φ_n を搬送
波の変調位相の上に“立ち直らせる”ために選択され
る。周波数コンパレータ２５２は、周波数キャプチャ体
制において、復調周波数を変調搬送波周波数上に“立ち
直らせる”ため、即ち、受信ローカル・オッシレータ２
１の周波数と変調搬送波周波数の間に存在する周波数の
開きΔf を抑制するために選択される。コンパレータ２
５１と２５２の出力信号Ｕ₁ とＤ₁ 、Ｕ₂ とＤ₂ 、およ
び切換制御信号Ｃｌはパルスの形をしている。

【００５８】今度は位相コンパレータ２５１、周波数コ
ンパレータ２５２、および状態検出器２５３の働きを、
図７，８，および９を参照しながら詳述する。

【００５９】図７に示されるように、位相コンパレータ
２５１は、位相差計算回路２５１ａと成形回路２５１ｂ
を含む。

【００６０】位相差計算回路２５１ａは、特許申請 FR-
A-2 510331の図７に描かれたアナログ“信号処理機構”
に類似のものであってよい。この特許申請によると、信
号処理機構は２つの復調路のために、それぞれアナログ
の信号

【数１０】 と

【数１１】 を作るが、ここで、

【数１２】 と

【数１３】 はミキサーから発信される復調された信号を表し、Ｘと
Ｙは、変調の型の記号に依存する所定閾値との比較によ
る識別によって特に復調された信号の、復調された信号
ＸとＹから正確に再構成された２つの信号を表す。処理
機構は、従来の技術のオッシレータ１７のような電圧制
御オッシレータを制御するために、以下のような３進法
のエラー信号ε( φ) を作る:

【数１４】

【００６１】本発明では、位相差計算回路２５１ａは各
瞬間 t＝nTにエラー・サンプル信号ε_n ^CP を作るが、こ
のε_n ^CP は信号ε( φ) に類似しており、これも３進法
（＋，−, 0)である:

【数１５】

【００６２】回路２５１ａから出た信号ε_n ^CP は成形回
路２５１ｂの入力に印加される。成形回路は、２つの閾
値コンパレータを含み、その出力Ｕ1 とＤ2 は、エラー
信号ε_n ^CP の３進法の状態“＋”と“−”に応答して、
それぞれ信号Ｕ_n ^CP とＤ_n ^CPを発信し、その一つは或る
瞬間 t＝nTに、状態“１”の能動的な短いパルスを示
す。エラー信号ε_n ^CP が零に等しい時は、信号Ｕ_n ^CP と
Ｄ_n ^CP のどちらも、能動的パルスを持たない。このエラ
ー信号ε_n ^CP の成形の役割は、後ほど、位相ループ・デ
ジタル処理回路２６の説明の時に明らかにされるだろ
う。

【００６３】図８を参照すると、周波数コンパレータ２
５２は、位相差計算回路２５１ａ、領域検認回路２５２
ａ、遷移検認回路２５２ｂ、Ｄフリップフロップ２５２
ｃ、成形回路２５２ｄ、および３入力付きアンド・ゲー
ト２５２ｅを含む。図８に描かれているが、回路２５１
ａは実際には２つのコンパレータ２５１と２５２に共通
である。成形回路２５２ｄは、既に図７を参照しながら
紹介された回路２５１ｂに類似のものである。

【００６４】位相差計算回路２５１ａによって作られた
３進法エラー信号ε_n ^CP は、フリップフロップ２５２ｃ
の入力Ｄに印加され、ある種の条件が満たされた時だけ
出力Ｑで検認される。そのために、復調されたサンプル
信号Ｘ_n ^SとＹ_n ^SをバスＢＳ₁とＢＳ₂ 経由で受信する領
域検認回路２５２ａ、エラー信号ε_n ^CP を受信する遷移
検認回路２５２ｂ、およびリズム再生回路２２は、アン
ド・ゲート２５２ｅの入力にそれぞれ接続される出力を
持ち、アンド・ゲート２５２ｅの出力はフリップフロッ
プ２５２ｃのクロック入力ＣＬに接続される。

【００６５】周波数コンパレータ２５２の動作の原理は
特許申請 FR-A-2552959 に記述されている復調された信
号の処理機構のそれに大体類似しており、リズム再生回
路２２から、ゲート２５２ｅ経由でフリップフロップ２
５２ｃに印加されるクロック・パルス 1/ Ｔを抑制する
こと、つまり、フリップフロップの出力Ｑの、クロック
・パルスのすぐ前の状態を２つの条件下に維持すること
から成る。これらの２つの条件は、領域検認回路２５２
ａと遷移検認回路２５２ｂによって確立される。

【００６６】

【数１６】 、および

【数１７】 の時、領域検認回路２５２ａの出力は低い状態“０”に
あるので、位相差計算回路２５１ａの出力の状態は、Ｄ
フリップフロップ２５２ｃ内で検認されない：

【００６７】ここで、Ｒは所定の実数である。実際に
は、これらの関係式は、エラー信号の遷移が有意である
確率が非常に小さいこと、遷移が検認されてはならない
ことを証明させてくれる。

【００６８】遷移検認回路２５２ｂの出力が高い状態
“１”にあるのは、位相差計算回路２５１ａから来るエ
ラー信号ε_n ^CP が低い状態“−”から高い状態“＋”に
遷移する、またはその逆の時だけである。ローカルな搬
送波の周波数と変調搬送波の周波数の差は、その場合、
零ではない。実際には、回路２５２ｂは、図４を参照す
ると、復調搬送波周波数（ω₀/ 2π＋Δf)と変調搬送波
周波数（ω₀/ 2π) の差が正の時、フリップフロップ２
５２ｃの出力を高い状態“＋”に保ち、復調搬送波周波
数と変調搬送波周波数の差が負の時、低い状態“−”に
保たせてくれる。

【００６９】FR-A-2552959では、使用される位相コンパ
レータは２進法エラー信号を発信するコンパレータであ
る。本発明の位相差計算回路２５１ａは３進法のエラー
信号ε_n ^CP を供給する。第二の条件は補足的な条件で、
遷移検認回路２５２ｂの出力に“０”レベルを設け、瞬
間 t＝nTと瞬間 t＝ (n ＋1)T の間のエラー信号ε_n ^{C P}
からε_n+1 ^CP を、それぞれ、“＋”または“−”レベル
から“０”レベルに遷移させることから成る。その場
合、周波数キャプチャ・レンジがより広がる。

【００７０】状態検出器２５３の役割は、切換回路２５
１を制御し、位相コンパレータ２５１の出力または周波
数コンパレータ２５２の出力のどちらかを選択的に検認
することであるが、今度は状態検出器２５３の原理を図
９を参照しながら記述する。状態検出器２５３は搬送波
再生デジタル・ループの２つの状態を検出する：“引込
み”状態と言われる第一の状態は位相追跡（または周波
数維持）体制に対応し、この間は位相コンパレータ２５
１が選択される；“外れ”状態と言われる第二の状態は
周波数キャプチャ体制に対応し、この間は周波数コンパ
レータ２５２が選択される。この検出は、バスＢＳ₁ と
ＢＳ₂ 経由で状態検出器が受信する復調されたサンプル
信号の成分Ｘ_n ^SとＹ_n ^Sの位置を、フレネル・ダイアグラ
ムの中で分析しながら行われる。

【００７１】図１０には、MAQ16 に関する、“星座”と
も呼ばれるフレネルの図が、例として示される。十字
“×”は、変調された信号ＳＩの記号に付随するベクト
ル

【数１８】 の様々な地理的な場所を示す。ここで図４を参照する
と、本発明の、中間信号（Ｘ^* ，Ｙ^* ) を作るための復
調の第一の段階は、受信した変調された信号を、変調搬
送波周波数（W₀/2π) に対して周波数がΔf だけ異なる
信号 cos[(ω₀ ＋ 2πΔf)t]およびsin[( ω₀ ＋ 2πΔ
f)t]の上に“投影する”ことから成ることを見てきた。
図１０に戻ると、周波数の開きΔf については、信号
[cos ( ω₀ ＋2πΔf)t, sin (ω₀ ＋ 2πΔf)t]に対応
する軸は、変調信号 [cos ω₀t , sinω₀t] に対応する
軸に対して絶えず位相がずれており、送信された記号を
得るために行われる“投影”はMAQ16 変調に存在しない
記号の対を生み出す可能性がある。フレネル・ダイアグ
ラムには、変調された信号の記号または状態を含まない
“禁止領域”が適正に定義されている。禁止領域の位
置、形、および大きさは回路２５３ａ内でプログラミン
グされるが、それらは変調特性に依存する。禁止領域の
一例が、図１０のダイアグラムの軸上の網かけした領域
によって示されている。

【００７２】図９を参照すると、状態検出器は、禁止領
域検出回路２５３ａ、積算器２５３ｂ、閾値付きデジタ
ルコンパレータ２５３ｃ、および周波数ディバイダ２５
３ｄを含む。禁止領域検出回路２５３ａは、２つの入力
で、復調された信号の２つの成分Ｘ_n ^SとＹ_n ^Sを受信し、
出力で、増分パルスＩＮＣを作り、増分パルスＩＮＣ
は、復調された信号の上記の成分が禁止領域に属する
と、それに応答して積算器２５３ｂの増分入力ＵＰに印
加される。これは、復調された信号の成分（Ｘ_n ^S，
Ｙ_n ^S）の振幅が、それぞれ所定の振幅間隔の対に属して
いるということを意味する。周波数ディバイダ２５３ｄ
はリズム再生回路２２から来る周期Ｔのサンプリング信
号を受信し、周期信号ＭＴを作る。この周期信号ＭＴ
は、積算器２５３ｂの零復帰入力ＲＳおよびコンパレー
タ２５３ｃの始動入力ＥＡに印加される。各周期ＭＴの
終わりに、積算器２５３ｂは増分パルスの計数値をコン
パレータ２５３ｃの入力の一つに印加し、次いで零復帰
する。コンパレータ２５３ｃは、各周期ＭＴが終わるた
びに、増分パルス計数値を第一の所定閾値と比較する。
コンパレータ２５３ｃの出力は、制御信号Ｃｌを切換装
置回路２５４に供給する。

【００７３】禁止領域検出回路２５３ａが復調された信
号（Ｘ_n ^S，Ｙ_n ^S）の中に禁止領域に属する記号を検出す
ると、高いレベル“１”への遷移を表す増分パルスＩＮ
Ｃが積算器２５３ｂの計数値を１つ増やす。周波数ディ
バイダ２５３ｄにより定義される周波数 1/(ＭＴ) とサ
イクリックに、積算器２５３ｂの計数値がコンパレータ
２５３ｃ内に記憶された第一のデジタル閾値と比較され
る。もし積算器２５３ｂの計数値がこの第一のデジタル
閾値を上回ると、制御信号Ｃｌが論理的状態“１”にな
り、周波数コンパレータ２５２の出力Ｕ₂ とＤ₂ が切換
回路２５４を通して端子ＢＵとＢＤに接続される。もし
積算器２５３ｂの計数値がこの第一のデジタル閾値を下
回ると、制御信号Ｃｌが論理状態“０”になり、位相コ
ンパレータ２５１の出力Ｕ₁ とＤ₁ が切換回路２５４を
通して端子ＢＵとＢＤに接続される。図４を参照する
と、積算器２５３ｃの計数値が第一の所定のデジタル閾
値を上回るということは、周波数の開きΔf が大きすぎ
るのでキャプチャ段階が初期化されねばならないこと、
つまり、周波数コンパレータ２５２の出力が検認されね
ばならないことを意味している。

【００７４】デジタル処理回路２６の役割は、成分に分
けた動作方程式を既に方程式(2b)として指摘した位相ル
ープを“シミュレーション”することである。言い換え
れば、回路２６は、復調位相φ_n を作るために、一般化
された位相比較回路２５の端子ＢＵとＢＤにあるエラー
信号の特性を濾過し、このようにして、従来の技術のル
ープ１５およびオッシレータＶＣＯ１７に類似の役割を
演じる。

【００７５】図１１に示される製作例によると、デジタ
ル処理回路２６は、積算−減算器２６１、極性選択回路
２６２、デジタル加算器２６３、増分レジスタ２６４、
バス・シフト回路２６５、および累算器２６６を含む。
切換回路２５４の出力端子ＢＵとＢＤは、各瞬間t ＝nT
に、位相コンパレータ２５１から来る信号Ｕ_n ^CP とＤ_n
^CP 、または周波数コンパレータ２５２から来る信号Ｕ_n
^CF とＤ_n ^CF のどちらかを、それぞれ、積算−減算器２
６１の積算制御入力ＵＰと減算制御入力ＤＯＷＮに印加
する。積算−減算器２６１のデータ出力と加算器２６３
の第一の入力は、双方向バスＢ1 によって接続されてい
る。加算器２６３の第二のデータ入力は、増分レジスタ
２６４の出力にバスＢ2 によって接続されている。加算
器２６３は、加算または引算の結果を、出力バスＢＳ経
由でバス・シフト回路２６５に印加する。バス・シフト
回路の出力は累算器２６６の第一の入力に接続され、累
算器２６６の出力は、データ移相器２４内でメモリーＲ
ＯＭ２４３のアドレスを指定するためのアドレス・バス
ＢＡφとなり、また、累算器の第二の入力に再び戻って
くる。

【００７６】方程式 (2b) から、瞬間 t＝ mT の復調位
相φ_m に、以下の等式によって与えられる位相増分値を
加算することによって、瞬間 t＝ (m ＋1)T の復調位相
φ_m+1が導出される。

【００７７】ＶＩＰ＝ＭＵＬ (ＡＤＤ .ε_m ＋ W_m ) ここで、ε_m は瞬間 t＝mTのエラー信号であり、 W_m ＝
W_m-1 ＋ε_m-1 は中間変数である。

【００７８】従って、或る与えられた中間変数値 W_m に
ついて、瞬間 t＝mTの位相増分値ＶＩＰは、エラー信号
ε_m は“１”、“−１”、または“０”に等しいのでこ
の値W_m にＡＤＤ，−ＡＤＤの値、または“０”を加
え、次に前記の演算の結果にＭＵＬを掛けることによっ
て導かれる。

【００７９】一般化された位相比較回路２５から来て、
積算−減算器２６１の積算入力ＵＰと減算入力ＤＯＷＮ
にそれぞれ印加された信号は、積算−減算器２６１の計
数値を増やしたり減らしたりして、積算−減算器２６１
の計数値が、ε_m-1 が｛−１，０，１｝の組に属するよ
うな可能な値を持つエラー信号である上記の方程式に適
合しながら、各サンプリング瞬間に中間変数 W_m に等し
くなるようにさせる。積算−減算器２６１はこのように
して、中間信号の、ループ・フィルター１６のそれに類
似の第一の積分を行う。３進法の不連続な信号ε_m は＋
１または−１，或いは０の値をとるのだから、この中間
値への値ＡＤＤ．ε_m の加算または引算は、値ＡＤＤを
足すことまたは引くこと、或いは何も演算を行わないこ
とにある。加算または引算は増分レジスタ２６４、加算
器２６３、および極性選択回路２６２によって行われ
る。このために、レジスタ２６４は、以下によって与え
られる、ＡＤＤに大体等しい２進法の値ＶＡＤＤを記憶
する：

【００８０】

【数１９】

【００８１】極性選択回路２６２は、一般化された位相
比較回路の出力端子ＢＵとＢＤに接続される２つの入力
と、加算器２６３の決定入力ＥＤに接続される一つの出
力を持つ。回路２６２は、決定入力ＥＤに、加算器２６
３で行うべき演算、つまり加算または引算に対応する信
号を印加する。演算は、比較回路２５の端子ＢＵから送
信される信号Ｕ_n ^CP またはＵ_n ^CF に応答した加算と、位
相比較回路２５の端子ＢＤから送信される信号Ｄ_n ^CP ま
たはＤ_n ^CF に応答した引算から構成される。パルス信号
Ｕ_n ^CP 、Ｄ_n ^CP 、Ｕ_n ^CF 、およびＤ_n ^CF が不在の時、即
ち、不連続のエラー信号が０に等しい時には加算も引算
も行われない。このようにして、回路２６２によって選
択される極性に応じて値（ＶＡＤＤ）が積算−減算器２
６１の内容に加えられるか、または引かれる。

【００８２】位相増分値ＶＩＰを得るための乗数係数Ｍ
ＵＬによる掛算は、バス・シフト回路２６５によって確
立される。アドレス・バスＢＡφの大きさ、即ち、デジ
タル移相器２４のメモリーＲＯＭ２４３のアドレスを指
定する読み取りのアドレス語のビット数をＤＩＭとす
る。バスＢＡφは間隔〔0, 2π] に含まれる復調位相に
対応する２進法の語を運ぶが、これは、可能な位相増分
の全体を覆って、各瞬間t＝mTの復調位相を確立するた
めである。バス ＢＡφ内の各アドレス語は、間隔〔0,
2π] に属する不連続なφ_m の値に対して、メモリー２
４３内に記憶された不連続な三角法関係の値 [cos φ
_m , sin φ_m ] のアドレスを指定する。このようにし
て、ＤＩＭビットのアドレス語は、２進法の下の桁の要
素が基本位相増分

【数２０】 に対応するようになっている。

【００８３】乗数係数ＭＵＬに対する位相増分を“標準
化する”ために、これはＶＩＰをＭＵＬで割ること、つ
まり、語ＶＩＰの上の桁のビットを、ＶＩＰの標識に応
じて右または左の方へシフトさせることに等しいのだ
が、その場合、語ＶＩＰは、ＡＤＤの関数であるばかり
でなく、２^DIM の関数でもあるシフト、即ち、以下の比
に最も近い整数値であるバス・シフトを受けなければな
らない： 2π/(2 ^DIM-1 . ＭＵＬ）

【００８４】従って、バス・シフトＤＥＢは次の等式に
よって定義されると結論される： ＤＥＢ＝ＩＮＴ [log₂ (π/(2 ^DIM-1 . ＭＵＬ）)]

【００８５】ここにおいて、ＩＮＴは“整数部分”関数
を表す。バス・シフト回路２６５の出力の位相増分値Ｖ
ＩＰが、このようにして、各サンプリング瞬間 t＝nTに
得られる。

【００８６】瞬間 t＝ (m ＋1)T の復調位相φ_m+1 は、
累算器２６６内で、位相増分値ＶＩＰをt ＝mTの復調位
相φ_m に加算することによって得られる。累算器２６６
は、第一の入力で標準化された位相増分値ＶＩＰを受信
し、不連続三角関数値の対のアドレス(cosφ_m ,sinφ
_m ) を発信する。このアドレスを担ったバスＢＡφは累
算器２６６の第二の入力に戻って来る。アドレスが一定
数のビットを持つように、得られた和の中の下の桁のビ
ットは削除される。累算器は、このようにして、アナロ
グ・オッシレータＶＣＯ１７内で行われたものに類似
の、エラー信号の第二の積分を行う。

【００８７】位相ループの成分に分けた動作方程式を考
慮しながら、つまり、デジタル回路の形で実現すること
を考慮しながら、位相ループがどのようにして“デジタ
ル的に導入される”かが示された。このようなデジタル
回路と古典的なアナログ位相ループの類似点が以下に提
示される。既に述べたように、積算−減算器２６１によ
って行われるエラー・サンプル信号のデジタル加算は、
図１の位相ループ・フィルター１６によって行われるア
ナログ積分(1/ τ₁p) のイメージである；同様に、累算
器２６６によって行われる増分は、電圧制御オッシレー
タ１７によって行われるアナログ積分 ( K₀ /p) のイメ
ージである。

【００８８】図６および１１を参照すると、点線で示し
た回路と接続については、あえて、これまで記述しなか
った。これらの回路と接続は、周波数キャプチャ手順の
管理機構を構成している。

【００８９】図１１を参照すると、キャプチャ手順管理
機構は、セーブ・レジスタ２６７、状態遷移検出回路２
６８、および論理回路２６９を含む。セーブ・レジスタ
の入力／出力ゲートはバスＢ1 に接続される。論理回路
２６９の入力はバス・シフト回路２６５の出力バスに接
続される。論理回路２６９の出力の一つと状態検出器２
５３の制御信号Ｃｌの出力が、状態遷移検出回路２６８
の入力に接続される。回路２６８の出力は、積算−減算
器２６１の負荷入力ＬＯＡＤと、セーブ・レジスタ２６
７の読み取り／書き込み入力Ｒ／Ｗに通じている。

【００９０】図１２を参照すると、デジタル処理回路２
６により瞬間 t＝(n＋1)T の復調位相φ_n+1 が確立され
ることは、瞬間 t＝nTの復調位相φ_n に、瞬間 t＝(n＋
1)Tの位相増分値ＶＩＰを加算することによって導かれ
る。従って、ローカル・オッシレータ２１の周波数と直
交搬送波の周波数の間に与えられる周波数の一定の開き
Δf について、積算−減算器２６１の内容は、ループが
引込まれた状態にある時、上記の周波数の開きΔf に対
応する。実際には、積算−減算器は、位相増分値を、先
に見たように、和と積のパラメーターＡＤＤとＭＵＬを
除いて記憶する。大部分の応用において、この周波数の
開きΔf は、時間的に非常にゆっくり変化するので、外
れの後のループの再同期化に必要な平均時間のあいだは
一定していると考えることができる。

【００９１】セーブ・レジスタ２６７は、正に周波数キ
ャプチャ位相の開始時に積算−減算器の内容を再初期化
するために利用される。そのために、レジスタ２６７
は、ループが引き込まれた状態にある時は積算−減算器
２６１の内容を定期的にセーブする。状態検出器２５３
が外れを検出すると、検出器２５３は、周波数コンパレ
ータ２５２の出力を検証するために論理レベル“１”の
状態遷移制御信号Ｃｌを印加する。信号Ｃｌは状態遷移
検出回路２６８の入力にも印加され、その出力は低い状
態“０”から高い状態“１”に遷移し、このようにし
て、積算−減算器２６１の内容をセーブ・レジスタ２６
７の内容で再初期化する。このようにして、キャプチャ
位相は探されている周波数の開きΔf の近傍で始まるの
で、キャプチャ時間は大幅に減じられることになる。

【００９２】ループの好ましくない外れにつながった、
周波数の傾斜や騒音などの擾乱原因が、この好ましくな
い外れに続いてくるキャプチャ位相の時に計算に入れら
れてはならない。論理回路２６９は正に、ローカル・オ
ッシレータ２１によって発生した信号の周波数の周りに
許される周波数の開きΔf を限定することを目的とす
る。そのために、論理回路２６９は、バス・シフト回路
２６５の出力バスを通して、標準化された位相増分値を
受信し、この標準化された値が第二の所定閾値を上回る
時、その出力を高い状態“１”に置く。対応する超過信
号ＳＤが、論理回路２６９の出力から状態遷移回路２６
８の入力に印加され、すると、状態遷移回路２６８は、
周波数キャプチャ手順を再初期化するために、積算−減
算器２６１の内容の零復帰を命令する。

【図面の簡単な説明】

【図１Ａ】従来の技術によるコヒーレントな復調装置の
ブロック・ダイアグラムである。

【図１Ｂ】コヒーレントな復調の原理を説明するための
フレネル・ダイアグラムである。

【図２】本発明のコヒーレントな復調デジタル装置のブ
ロック・ダイアグラムである。

【図３】位相ループの動作の方程式を成分に分けるため
に、パルス応答によって表したものである。

【図４】本発明のデジタル復調の原理を説明するための
フレネル・ダイアグラムである。

【図５】本発明のコヒーレントな復調装置に含まれるデ
ジタル移相器のブロック・ダイアグラムである。

【図６】本発明のコヒーレントな復調装置に含まれる一
般化された位相比較回路のブロック・ダイアグラムであ
る。

【図７】一般化された位相比較回路に含まれる位相コン
パレータのブロック・ダイアグラムである。

【図８】位相比較回路に含まれる周波数コンパレータの
ブロック図である。

【図９】位相比較回路に含まれる状態検出器のブロック
図である。

【図１０】状態検出器の動作の原理を説明するための、
ＭＡＱ１６変調の星座を表すフレネル・ダイアグラムで
ある。

【図１１】本発明のコヒーレントな復調装置に含まれる
位相ループ・デジタル処理回路のブロック・ダイアグラ
ムである。

【図１２】位相ループ・デジタル処理回路の動作の原理
を説明するためのフレネル・ダイアグラムである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレン ルクレー フランス国， 22300 プルウレッチ， ケルレオ（ 番地なし)

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ２つの直交変調搬送波の多値変調によっ
   て得られる変調された信号（ＳＩ）を受信するコヒーレ
   ントな復調装置で、この装置は変調された信号（ＳＩ）
   を２つの復調されたアナログ成分信号（Ｘ^* ，Ｙ^* ）に
   復調するため直交復調搬送波をもつ復調機構（ＣＤ）を
   含み、直交復調搬送波は変調搬送波の周波数ロッキング
   ・レンジに属する自由な周波数をもつ、復調装置であっ
   て、 ２つの復調されたアナログ信号（Ｘ^* ，Ｙ^* ）を２つの
   入力デジタル信号（Ｘ_n ^E，Ｙ_n ^E）に変えるために、変調
   された信号の記号をクロック周波数 (1/Ｔ) でサンプリ
   ングする機構（２３ａ，２３ｂ）、 入力信号をデジタル復調位相（φ_n ）によって２つの出
   力デジタル信号（Ｘ_n ^S，Ｙ_n ^S）に移相する移相デジタル
   機構（２４）、 ２つの出力デジタル信号（Ｘ_n ^S，Ｙ_n ^S）を受信し、送信
   されるエラー信号のパルスを作る一般化された比較デジ
   タル機構（２５）、および 変調搬送波と復調搬送波の間の位相差および周波数差を
   入力信号（Ｘ_n ^E，Ｙ_n ^E）の移相によって先験的に補償す
   るために、エラー信号のパルスに応じてデジタル復調位
   相（φ_n ) を計算するデジタル処理機構（２６）、を含
   むことを特徴とする復調装置。
2. 【請求項２】 移相デジタル機構（２４）が、 復調位相（φ_n ）の複数の不連続な値について２つの直
   交正弦曲線関数のデジタル値（cos φ_n , sin φ_n ) を
   記憶するメモリー（２４３）、および、 上記のクロック周波数(1/ Ｔ) に同期化された乗算・加
   算デジタル機構で、入力信号の一対のサンプル（Ｘ_n ^E，
   Ｙ_n ^E）に、デジタル処理機構（２６）で計算される復調
   位相値（φ_n ）に対応する読み取りアドレスに応じてパ
   ラメーターが上記メモリー（２４３）内で読み取られる
   回転マトリクスを掛け、出力信号の一対のサンプル（Ｘ
   _n ^S，Ｙ_n ^S）を作る機構、 を含むことを特徴とする請求項１に記載の装置。
3. 【請求項３】 一般化された比較デジタル機構（２５）
   が、 エラー信号の第一および第二のパルス（Ｕ_n ^CP ，Ｄ
   _n ^CP ）を、それぞれ、復調搬送波と変調搬送波の間の負
   の位相差および正の位相差に応答してクロック信号で作
   る位相比較デジタル機構（２５１）、 エラー信号の第三および第四のパルス（Ｕ_n ^CF ，Ｄ
   _n ^CF ）を、それぞれ、復調搬送波と変調搬送波の間の負
   の周波数差および正の周波数差に応じてクロック信号で
   作る周波数比較デジタル機構（２５２）、および それぞれの所定の振幅間隔（禁止領域）の中に含まれる
   出力デジタル信号（Ｘ_n ^S，Ｙ_n ^S）の振幅をクロック周波
   数で検出し、記号周期（Ｔ）の倍数に相当する期間（Ｍ
   Ｔ）中に所定間隔の中に含まれる出力デジタル信号（Ｘ
   _n ^S，Ｙ_n ^S）の振幅の検出の積算計数値が第一の所定閾値
   を上回る時、周波数比較機構（２５２）を始動させ、位
   相比較機構（２５１）を停止し、また、上記の振幅の検
   出の積算計数値が上記の第一の閾値を下回る時、周波数
   比較機構を停止し、位相比較機構（２５１）を始動させ
   る制御信号（Ｃｌ) を作る状態検出機構（２５３，２５
   ４）を含むことを特徴とする請求項１または２に記載の
   装置。
4. 【請求項４】 状態検出機構（２５３，２５４）が、 それぞれの所定間隔の中でのクロック周波数での出力信
   号（Ｘ_n ^S，Ｙ_n ^S）の振幅の検出に応答して検出パルスを
   作る回路（２５３ａ）、 上記の倍数相当時間（ＭＴ）中、検出パルスを計数する
   積算器（２５３ｂ）、 積算器内に累加された検出パルスの計数値を上記の第一
   の所定閾値と比較し、検出パルスの計数値が上記の第一
   の所定閾値を上回る時と下回る時にそれぞれ対応する２
   つの状態をもつ論理的制御信号（Ｃｌ) を作るコンパレ
   ータ（２５３ｃ）、および 制御信号（Ｃｌ) の状態に応じて、位相比較機構（２５
   １）と周波数比較機構（２５２）のエラー信号パルスの
   出力（Ｕ₁ ，Ｄ₁ ；Ｕ₂ ，Ｄ₂ ）を、デジタル処理機構
   （２６）の入力に切り換える切換機構、を含むことを特
   徴とする請求項３に記載の装置。
5. 【請求項５】 デジタル処理機構（２６）が、 上記の積算器内で倍数相当時間（ＭＴ）のあいだ累加さ
   れた上記の検出パルス計数値が上記の第一の所定閾値を
   下回る時は、一般化された比較機構（２５）から送信さ
   れるエラー信号の第一のパルス（Ｕ_n ^CP ）によって増分
   され、第二のパルス（Ｄ_n ^CP ）によって減分され、ま
   た、上記の積算器内で上記の倍数相当時間（ＭＴ）のあ
   いだ累加された上記の検出パルス計数値が上記の第一の
   所定閾値を上回る時は、一般化された比較機構から（２
   ５）送信されるエラー信号の第三のパルス（Ｕ_n ^CF ）に
   よって増分され、第四のパルス（Ｄ_n ^CP ）によって減分
   される内容を持つ積算−減算器（２６１） 第一または第三のパルスに応答して積算−減算器の計数
   値を第一の所定パラメーター（ＶＩＮＣ）に加算し、第
   二または第四のパルスに応答して積算−減算器の計数値
   を上記の所定パラメーター（ＶＩＮＣ）から引算する加
   算−引算機構（２６２，２６３，２６４）、 足算−引算機構によって行われた演算の結果に第二の所
   定パラメーター（ＭＵＬ）を掛算する機構、および 乗算機構によってクロック周波数（１／Ｔ）で供給され
   る積を累算し、復調位相（φ_n ）を作る機構、を含むこ
   とを特徴とする請求項４に記載の装置。
6. 【請求項６】 その装置が、上記の積算器（２５３ｂ）
   内で倍数相当時間（ＭＴ）のあいだ累加された上記の検
   出パルス計数値が上記の第一の所定閾値を下回る時、積
   算−減算器（２６１）の内容を定期的にセーブし、上記
   の積算器（２５３ｂ）内で倍数相当期間（ＭＴ）のあい
   だ累加された上記の検出パルス計数値が上記の第一の所
   定閾値を上回る時、積算−減算器（２６１）内にセーブ
   した内容を送信する機構（２６７，２６８）を含むこと
   を特徴とする請求項５に記載の装置。
7. 【請求項７】 乗算機構（２６５）によって供給される
   積が第二の所定閾値を超えた時に積算−減算器（２６
   １）の内容が零に再初期化されることを特徴とする請求
   項５または６のいずれかに記載の装置。