JPH0420546B2 - - Google Patents
Info
- Publication number
- JPH0420546B2 JPH0420546B2 JP60122798A JP12279885A JPH0420546B2 JP H0420546 B2 JPH0420546 B2 JP H0420546B2 JP 60122798 A JP60122798 A JP 60122798A JP 12279885 A JP12279885 A JP 12279885A JP H0420546 B2 JPH0420546 B2 JP H0420546B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- series
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 21
- 230000008929 regeneration Effects 0.000 claims description 10
- 238000011069 regeneration method Methods 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 2
- 239000012050 conventional carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、多値（22n）直交振幅変調方式にお
ける搬送波再生回路に関するものである。
ける搬送波再生回路に関するものである。
（従来の技術）
従来、システムの同期・非同期状態により、制
御モードを自動的に切替える搬送波再生回路が考
案されている。特願昭58−156316に示されるよう
に16値直交振幅変調方式（ｎ＝２）を例にとる。
その構成を第１図に示す。16値直交振幅変調
（16QAM）信号は入力端子１より入力され、直
交位相検波器２，２′により検波され、同相分お
よび直交分の復調信号は高調波除去フイルタ３，
３′を通し、所定のレベルとなるように直流増幅
器４，４′を通した後（ｎ＋２）ビツト（ここで
は４）以上の解像度を有するＡ／Ｄ変換器５，
５′を通す。第２図に、Ａ／Ｄ変換器の入出力関
係を示す。すなわち、復調された４値信号に対
し、４ビツト以上の出力を有するＡ／Ｄ変換器で
識別すると、最上位ビツト（これをPath１と呼
ぶ）および上位２ビツト目（これをPath２と呼
ぶ）は４値信号の識別結果を表わしている。上位
３ビツト目（これをPath３と呼ぶ）は、符号間干
渉の方向（誤差の方向）を示しており、上位４ビ
ツト目（これをPath４と呼ぶ）は符号間干渉量の
大小を示している。搬送波位相の制御信号VAPC
は次式で求められることがわかつている。
御モードを自動的に切替える搬送波再生回路が考
案されている。特願昭58−156316に示されるよう
に16値直交振幅変調方式（ｎ＝２）を例にとる。
その構成を第１図に示す。16値直交振幅変調
（16QAM）信号は入力端子１より入力され、直
交位相検波器２，２′により検波され、同相分お
よび直交分の復調信号は高調波除去フイルタ３，
３′を通し、所定のレベルとなるように直流増幅
器４，４′を通した後（ｎ＋２）ビツト（ここで
は４）以上の解像度を有するＡ／Ｄ変換器５，
５′を通す。第２図に、Ａ／Ｄ変換器の入出力関
係を示す。すなわち、復調された４値信号に対
し、４ビツト以上の出力を有するＡ／Ｄ変換器で
識別すると、最上位ビツト（これをPath１と呼
ぶ）および上位２ビツト目（これをPath２と呼
ぶ）は４値信号の識別結果を表わしている。上位
３ビツト目（これをPath３と呼ぶ）は、符号間干
渉の方向（誤差の方向）を示しており、上位４ビ
ツト目（これをPath４と呼ぶ）は符号間干渉量の
大小を示している。搬送波位相の制御信号VAPC
は次式で求められることがわかつている。
VAPC＝I1×Q3−Q1×I3 (1)
ここでＩ、Ｑはそれぞれ同相分、直交分の識別
結果を、また添字はＡ／Ｄ変換器出力の上位から
のビツトを示している。(1)式はデイジタル信号の
乗算であり、排他的論理和回路１１および排他的
反転論理和回路１０で実現できる。同相分および
直交分について、それぞれ独立にPath３とPath４
の排他的論理７，９をとることによりその結果が
“１”のとき、符号間干渉は小、一方“０”のと
き符号間干渉は大と判定できる。両者の結果につ
いて、論理積１３をとることにより同相および直
交分の両方が“１”、すなわち両方の符号間干渉
量が小のときだけ、符号間干渉量が小と判定す
る。
結果を、また添字はＡ／Ｄ変換器出力の上位から
のビツトを示している。(1)式はデイジタル信号の
乗算であり、排他的論理和回路１１および排他的
反転論理和回路１０で実現できる。同相分および
直交分について、それぞれ独立にPath３とPath４
の排他的論理７，９をとることによりその結果が
“１”のとき、符号間干渉は小、一方“０”のと
き符号間干渉は大と判定できる。両者の結果につ
いて、論理積１３をとることにより同相および直
交分の両方が“１”、すなわち両方の符号間干渉
量が小のときだけ、符号間干渉量が小と判定す
る。
一方16QAMの場合、同期引込み過程において
は、擬似引込み現象の防止と、広い同期引込み範
囲を得るために、同相軸と直交軸からの距離が等
しい信号点だけを制御対象とする選択制御方式が
知られている。一方、同期案定時には再生搬送波
のジツタ特性を改善するために16点全点を制御対
象とする非選択制御方式が有効である。以上の結
果、同期引込み過程では選択制御を、同期安定時
では非選択制御をそれぞれ採用し、同期状態に応
じて両制御モードを自動的に切替える制御方式
（モード切替制御）が第１図である。同相成分お
よび直交成分についてそれぞれ、Path１とPath２
の排他的論理和６，８をとつた後、両者の排他的
反転論理和１２をとつた結果が“１”のとき同相
軸と直交軸からの距離の等しい信号点となり、一
方“０”のとき、等しくない信号点となる。
は、擬似引込み現象の防止と、広い同期引込み範
囲を得るために、同相軸と直交軸からの距離が等
しい信号点だけを制御対象とする選択制御方式が
知られている。一方、同期案定時には再生搬送波
のジツタ特性を改善するために16点全点を制御対
象とする非選択制御方式が有効である。以上の結
果、同期引込み過程では選択制御を、同期安定時
では非選択制御をそれぞれ採用し、同期状態に応
じて両制御モードを自動的に切替える制御方式
（モード切替制御）が第１図である。同相成分お
よび直交成分についてそれぞれ、Path１とPath２
の排他的論理和６，８をとつた後、両者の排他的
反転論理和１２をとつた結果が“１”のとき同相
軸と直交軸からの距離の等しい信号点となり、一
方“０”のとき、等しくない信号点となる。
同期引込み過程か同期安定時かを判断するた
め、符号間干渉量の大小の判定結果を用いる。す
なわち同期安定時では常に符号間干渉量は小であ
るが、同期引込み過程では非同期状態であるた
め、符号間干渉量は大または小と確定しない。
め、符号間干渉量の大小の判定結果を用いる。す
なわち同期安定時では常に符号間干渉量は小であ
るが、同期引込み過程では非同期状態であるた
め、符号間干渉量は大または小と確定しない。
従つて、符号間干渉量が小、すなわちゲート回
路１３出力が“１”のとき非選択制御を、また、
符号間干渉量が大、すなわちゲート回路１３の出
力が“０”のとき選択制御を採用するように、ゲ
ート回路１２の出力と、ゲート回路１３の出力の
論理和１４をとつた信号と、クロツク信号２３と
の論理積１５をとつた信号により、前記搬送波−
位相制御信号をホールドするか否かをホールド回
路１６，１７によりおこなつている。そして、各
ホールド回路出力をアナログ加算１８，１９した
後、ループフイルタ２０通し積分した後VCO２
１を制御している。
路１３出力が“１”のとき非選択制御を、また、
符号間干渉量が大、すなわちゲート回路１３の出
力が“０”のとき選択制御を採用するように、ゲ
ート回路１２の出力と、ゲート回路１３の出力の
論理和１４をとつた信号と、クロツク信号２３と
の論理積１５をとつた信号により、前記搬送波−
位相制御信号をホールドするか否かをホールド回
路１６，１７によりおこなつている。そして、各
ホールド回路出力をアナログ加算１８，１９した
後、ループフイルタ２０通し積分した後VCO２
１を制御している。
（発明が解決しようとする問題点）
従つて、同期安定時には常に符号間干渉量は小
と確定するが、同期引込み過程においては、同相
軸、直交軸に投影した信号は、ある振幅範囲にわ
たつて分散し、その信号をサンプリングするとサ
ンプリング毎に「符号間干渉大」と検出する場合
と、「符号間干渉小」と検出する場合が存在する。
従つて、モード切替制御では同期引込み範囲を選
択制御と同等にすることが不可能であるという欠
点を有していた。第１図の構成における、同期引
込み範囲の測定結果を第３図に示す。第３図よ
り、モード切替制御では、選択制御に比べ同期引
込み範囲が小さくなつている。
と確定するが、同期引込み過程においては、同相
軸、直交軸に投影した信号は、ある振幅範囲にわ
たつて分散し、その信号をサンプリングするとサ
ンプリング毎に「符号間干渉大」と検出する場合
と、「符号間干渉小」と検出する場合が存在する。
従つて、モード切替制御では同期引込み範囲を選
択制御と同等にすることが不可能であるという欠
点を有していた。第１図の構成における、同期引
込み範囲の測定結果を第３図に示す。第３図よ
り、モード切替制御では、選択制御に比べ同期引
込み範囲が小さくなつている。
本発明の目的は、同期引込み過程では完全な選
択制御を、一方、同期安定時では完全な非選択制
御を採用するモード切替制御形搬送波再生回路を
提供することにある。
択制御を、一方、同期安定時では完全な非選択制
御を採用するモード切替制御形搬送波再生回路を
提供することにある。
（問題点を解決するための手段）
前記目的を達成するため、本発明の搬送波再生
回路は、多値（22n値）直交振幅変調波を入力信
号とし、順に接続する位相検波器と高調波除去用
低域通過フイルタと位相検波器出力の2n値の多値
復調信号を所定のレベルに設定する直流増幅器と
該多値復調信号を少なくとも（ｎ＋１）ビツトの
デイジタル信号に変換するＡ／Ｄ変換器とを２系
列備え、さらに第１の系列の位相検波器には直接
に、第２の位相検波器には90度移相器を介して接
続される電圧制御発振器とループフイルタと同期
モニタ信号発生手段と、第１の系列のＡ／Ｄ変換
器の最上位ビツトと第２の系列のＡ／Ｄ変換器の
上位（ｎ＋１）ビツト目の排他的論理和及び第２
の系列のＡ／Ｄ変換器の最上位ビツトと第１の系
列の上位（ｎ＋１）ビツト目の排他的反転論理和
をとる第１の回路と、同相軸と直交軸からの距離
が等しい信号点のみを選択する第２の回路と、前
記第２の回路の出力と前記同期モニタ信号発生手
段により発生された同期モニタ信号との論理演算
を行う論理演算手段と、該論理演算手段の出力に
よつてゲートされたタイミング信号により前記第
１の回路の出力をサンプルホールドする回路より
成り、前記サンプルホールド回路が前記ループフ
イルタを介して前記電圧制御発振器に接続して構
成される搬送波再生回路において、前記同期モニ
タ信号発生手段は、低周波発振器と、前記ループ
フイルタ出力と低周波発振器出力の加算回路と、
全波整流器と、低域通過フイルタと、同期状態を
識別する判定回路とを順に接続して構成すること
を特徴がある。
回路は、多値（22n値）直交振幅変調波を入力信
号とし、順に接続する位相検波器と高調波除去用
低域通過フイルタと位相検波器出力の2n値の多値
復調信号を所定のレベルに設定する直流増幅器と
該多値復調信号を少なくとも（ｎ＋１）ビツトの
デイジタル信号に変換するＡ／Ｄ変換器とを２系
列備え、さらに第１の系列の位相検波器には直接
に、第２の位相検波器には90度移相器を介して接
続される電圧制御発振器とループフイルタと同期
モニタ信号発生手段と、第１の系列のＡ／Ｄ変換
器の最上位ビツトと第２の系列のＡ／Ｄ変換器の
上位（ｎ＋１）ビツト目の排他的論理和及び第２
の系列のＡ／Ｄ変換器の最上位ビツトと第１の系
列の上位（ｎ＋１）ビツト目の排他的反転論理和
をとる第１の回路と、同相軸と直交軸からの距離
が等しい信号点のみを選択する第２の回路と、前
記第２の回路の出力と前記同期モニタ信号発生手
段により発生された同期モニタ信号との論理演算
を行う論理演算手段と、該論理演算手段の出力に
よつてゲートされたタイミング信号により前記第
１の回路の出力をサンプルホールドする回路より
成り、前記サンプルホールド回路が前記ループフ
イルタを介して前記電圧制御発振器に接続して構
成される搬送波再生回路において、前記同期モニ
タ信号発生手段は、低周波発振器と、前記ループ
フイルタ出力と低周波発振器出力の加算回路と、
全波整流器と、低域通過フイルタと、同期状態を
識別する判定回路とを順に接続して構成すること
を特徴がある。
（作用）
本発明においては、同期・非同期検出信号を外
部から供給している。その結果、同時期には非選
択制御のみを、また、非同時期における同期引込
み過程では、選択制御のみを採用することを可能
にする。
部から供給している。その結果、同時期には非選
択制御のみを、また、非同時期における同期引込
み過程では、選択制御のみを採用することを可能
にする。
（実施例）
本発明の具体的な第１の実施例を第４図に示
す。第１図のゲート回路７，９，１３の代りに、
外部より、同期・非同期モニタ信号を入力端子５
０より入力する点が異なる。ここで、同期・非同
期のモニタ信号として、LPF４６から出力され
るVCO制御信号に、低周波のスイープ信号源５
２の出力を加算回路５３により重畳した信号が用
いられる。同期引込み時にはVCOの制御電圧の
スイープ信号の振幅は１／（ループゲイン）倍さ
れ、ほとんど現われない。一方、非同期時には、
このスイープ信号はそのまま現われる。このスイ
ープ信号を検出する１手段として、そのスイープ
信号を全波整流した後、平滑化し、判定回路で識
別することにより容易に実現できる。第４図の５
１は、この部分のブロツクを示しており、ループ
フイルタ４６により積分されたVCO制御信号に
低周波発振器５２の信号を加算５３し、その信号
を全波整流５４した後、低域通過フイルタ５５で
平滑化し、ゲート回路５６で識別することによ
り、出力端子５７に、同期・非同期をモニタする
信号を得ることができる。非同期時には“０”、
同期時には“１”となるように設定すれば、端子
５７をそのまま、端子５０に接続することによ
り、同期状態に応じて、制御モードを切替える搬
送波再生回路を実現できる。
す。第１図のゲート回路７，９，１３の代りに、
外部より、同期・非同期モニタ信号を入力端子５
０より入力する点が異なる。ここで、同期・非同
期のモニタ信号として、LPF４６から出力され
るVCO制御信号に、低周波のスイープ信号源５
２の出力を加算回路５３により重畳した信号が用
いられる。同期引込み時にはVCOの制御電圧の
スイープ信号の振幅は１／（ループゲイン）倍さ
れ、ほとんど現われない。一方、非同期時には、
このスイープ信号はそのまま現われる。このスイ
ープ信号を検出する１手段として、そのスイープ
信号を全波整流した後、平滑化し、判定回路で識
別することにより容易に実現できる。第４図の５
１は、この部分のブロツクを示しており、ループ
フイルタ４６により積分されたVCO制御信号に
低周波発振器５２の信号を加算５３し、その信号
を全波整流５４した後、低域通過フイルタ５５で
平滑化し、ゲート回路５６で識別することによ
り、出力端子５７に、同期・非同期をモニタする
信号を得ることができる。非同期時には“０”、
同期時には“１”となるように設定すれば、端子
５７をそのまま、端子５０に接続することによ
り、同期状態に応じて、制御モードを切替える搬
送波再生回路を実現できる。
なお同期・非同期検出信号は、第４図のブロツ
ク５１の代りに“特願昭60−38925”に示される
ような回路を付加すればよい。その回路構成を第
５図に示す。16QAM復調信号である４値信号７
２に対し、４ビツト以上の出力を有するＡ／Ｄ変
換器７３で識別した結果について、符号間干渉の
大小を判定するためPath3とPath4の排他的反転
論理和７５を通した結果が“１”のとき符号間干
渉量大と判定できる。第５図では16タイムスロツ
ト中符号間干渉量大が２タイムスロツト以上存在
した場合のみ非同期状態と判定し、それ以下では
同期状態と判定している。検出信号出力端子７１
には、非同期時には“０”、同期時には“１”と
なつている。
ク５１の代りに“特願昭60−38925”に示される
ような回路を付加すればよい。その回路構成を第
５図に示す。16QAM復調信号である４値信号７
２に対し、４ビツト以上の出力を有するＡ／Ｄ変
換器７３で識別した結果について、符号間干渉の
大小を判定するためPath3とPath4の排他的反転
論理和７５を通した結果が“１”のとき符号間干
渉量大と判定できる。第５図では16タイムスロツ
ト中符号間干渉量大が２タイムスロツト以上存在
した場合のみ非同期状態と判定し、それ以下では
同期状態と判定している。検出信号出力端子７１
には、非同期時には“０”、同期時には“１”と
なつている。
従つて、この端子を第４図の50端子に接続すれ
ば同期状態に応じて制御モードを自動的に切替え
るモード切替形搬送波再生回路を構成することが
できる。
ば同期状態に応じて制御モードを自動的に切替え
るモード切替形搬送波再生回路を構成することが
できる。
（発明の効果）
以上説明したように、同期・非同期状態を正確
に判定できる信号を外部から供給することによ
り、同期引込み時には選択制御のみを採用し、同
期安定時には、非選択制御のみを採用するモード
切替制御方法が容易に実現でき、両者の長所を充
分生かした搬送波再生回路を実現することができ
る。
に判定できる信号を外部から供給することによ
り、同期引込み時には選択制御のみを採用し、同
期安定時には、非選択制御のみを採用するモード
切替制御方法が容易に実現でき、両者の長所を充
分生かした搬送波再生回路を実現することができ
る。
第１図は従来形搬送波再生回路の実施例、第２
図は第１図のＡ／Ｄ変換器の説明、第３図は、従
来回路による同期引込み特性の実測例、第４図は
本発明の一実施例、第５図は本発明に適用される
同期・非同検出回路の一実施例である。 １……入力端子、２，２′……位相検波器、３，
３′……低域通過フイルタ、４，４′……直流増幅
器、５，５′……Ａ／Ｄ変換器、６，７，８，９，
１１……排他的論理和回路、１０，１２……排他
的反転論理和回路、１３，１５……論理積回路、
１４……論理和回路、１６，１７……Ｄ−Ｆ・Ｆ
回路、１８，１９……抵抗、２０……ループフイ
ルタ、２１……VCO、２２……90°移相器、２３
……クロツク信号、３０……入力端子、３１，３
１′……位相検波器、３２，３２′……低域通過フ
イルタ、３３，３３′……直流増幅器、３４，３
４′……Ａ／Ｄ変換器、３５，３７，３８……排
他的論理和回路、３６，３９……排他的反転論理
和回路、４０……論理和回路、４１……論理積回
路、４２，４３……Ｄ−Ｆ・Ｆ回路、４４，４５
……抵抗、４６……ループフイルタ、４７……
VCO、４８……90°移相器、４９……クロツク信
号、５０……同期・非同期モニタ信号、５１……
同期・非同期検出部、５２……低周波発振器、５
３……加算回路、５４……全波整流回路、５５…
…低域通過フイルタ、５６……判定回路、５７…
…同期・非同期モニタ信号出力端子、７２……復
調信号入力端子、７４……クロツク信号、７５…
…排他的反転論理和回路、７３……Ａ／Ｄ変換
器、５８，５９，６０，６１，６２，６３，６
４，６５……Ｔ−Ｆ・Ｆ回路、６６……論理積回
路、６７……遅延用ゲート回路、６８……論理和
回路、６９……Ｄ−Ｆ・Ｆ回路、７０……反転回
路、７１……同期・非同期モニタ信号出力端子。
図は第１図のＡ／Ｄ変換器の説明、第３図は、従
来回路による同期引込み特性の実測例、第４図は
本発明の一実施例、第５図は本発明に適用される
同期・非同検出回路の一実施例である。 １……入力端子、２，２′……位相検波器、３，
３′……低域通過フイルタ、４，４′……直流増幅
器、５，５′……Ａ／Ｄ変換器、６，７，８，９，
１１……排他的論理和回路、１０，１２……排他
的反転論理和回路、１３，１５……論理積回路、
１４……論理和回路、１６，１７……Ｄ−Ｆ・Ｆ
回路、１８，１９……抵抗、２０……ループフイ
ルタ、２１……VCO、２２……90°移相器、２３
……クロツク信号、３０……入力端子、３１，３
１′……位相検波器、３２，３２′……低域通過フ
イルタ、３３，３３′……直流増幅器、３４，３
４′……Ａ／Ｄ変換器、３５，３７，３８……排
他的論理和回路、３６，３９……排他的反転論理
和回路、４０……論理和回路、４１……論理積回
路、４２，４３……Ｄ−Ｆ・Ｆ回路、４４，４５
……抵抗、４６……ループフイルタ、４７……
VCO、４８……90°移相器、４９……クロツク信
号、５０……同期・非同期モニタ信号、５１……
同期・非同期検出部、５２……低周波発振器、５
３……加算回路、５４……全波整流回路、５５…
…低域通過フイルタ、５６……判定回路、５７…
…同期・非同期モニタ信号出力端子、７２……復
調信号入力端子、７４……クロツク信号、７５…
…排他的反転論理和回路、７３……Ａ／Ｄ変換
器、５８，５９，６０，６１，６２，６３，６
４，６５……Ｔ−Ｆ・Ｆ回路、６６……論理積回
路、６７……遅延用ゲート回路、６８……論理和
回路、６９……Ｄ−Ｆ・Ｆ回路、７０……反転回
路、７１……同期・非同期モニタ信号出力端子。
Claims (1)
- 【特許請求の範囲】 １ 多値（22n値）直交振幅変調波を入力信号と
し、順に接続する位相検波器と高調波除去用低域
通過フイルタと位相検波器出力の2n値の多値復調
信号を所定のレベルに設定する直流増幅器と該多
値復調信号を少なくとも（ｎ＋１）ビツトのデイ
ジタル信号に変換するＡ／Ｄ変換器とを２系列備
え、さらに第１の系列の位相検波器には直接に、
第２の位相検波器には90度移相器を介して接続さ
れる電圧制御発振器とループフイルタと同期モニ
タ信号発生手段と、第１の系列のＡ／Ｄ変換器の
最上位ビツトと第２の系列のＡ／Ｄ変換器の上位
（ｎ＋１）ビツト目の排他的論理和及び第２の系
列のＡ／Ｄ変換器の最上位ビツトと第１の系列の
上位（ｎ＋１）ビツト目の排他的反転論理和をと
る第１の回路と、同相軸と直交軸からの距離が等
しい信号点のみを選択する第２の回路と、前記第
２の回路の出力と前記同期モニタ信号発生手段に
より発生された同期モニタ信号との論理演算を行
う論理演算手段と、該論理演算手段の出力によつ
てゲートされたタイミング信号により前記第１の
回路の出力をサンプルホールドする回路より成
り、前記サンプルホールド回路が前記ループフイ
ルタを介して前記電圧制御発振器に接続して構成
される搬送波再生回路において、 前記同期モニタ信号発生手段は、低周波発振器
と、前記ループフイルタ出力と低周波発振器出力
の加算回路と、全波整流器と、低域通過フイルタ
と、同期状態を識別する判定回路とを順に接続し
て構成することを特徴とする搬送波再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122798A JPS61281746A (ja) | 1985-06-07 | 1985-06-07 | 搬送波再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122798A JPS61281746A (ja) | 1985-06-07 | 1985-06-07 | 搬送波再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61281746A JPS61281746A (ja) | 1986-12-12 |
| JPH0420546B2 true JPH0420546B2 (ja) | 1992-04-03 |
Family
ID=14844893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122798A Granted JPS61281746A (ja) | 1985-06-07 | 1985-06-07 | 搬送波再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61281746A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2526684B2 (ja) * | 1989-12-08 | 1996-08-21 | 日本電気株式会社 | 搬送波再生回路 |
| JP2927929B2 (ja) * | 1990-10-29 | 1999-07-28 | 日本電気株式会社 | 搬送波同期回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048648A (ja) * | 1983-08-29 | 1985-03-16 | Nippon Telegr & Teleph Corp <Ntt> | 搬送波再生回路 |
-
1985
- 1985-06-07 JP JP60122798A patent/JPS61281746A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048648A (ja) * | 1983-08-29 | 1985-03-16 | Nippon Telegr & Teleph Corp <Ntt> | 搬送波再生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61281746A (ja) | 1986-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235622A (en) | Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop | |
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| US5001727A (en) | Carrier and data recovery and demodulation system | |
| US4516079A (en) | Coherent phase shift keyed demodulator for power line communication systems | |
| US5463664A (en) | DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals | |
| JPH0420546B2 (ja) | ||
| EP0173298B1 (en) | Demodulation device for multiphase psk or multilevel qam carrier wave | |
| JPS58221548A (ja) | 位相同期回路 | |
| US5675284A (en) | Frequency lock indicator for FPLL demodulated signal having a pilot | |
| JP3048134B2 (ja) | クロック信号再生装置 | |
| JPS59148459A (ja) | 多値振幅変調用搬送波再生回路 | |
| JP2536428B2 (ja) | 同期検出回路 | |
| JPH0118616B2 (ja) | ||
| JPS6016049A (ja) | 復調装置 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPH05103027A (ja) | 遅延検波回路 | |
| KR100191307B1 (ko) | 디지털심볼타이밍복구장치 | |
| RU2038703C1 (ru) | Цифровой приемник дискретных сигналов с "вращающейся фазой" | |
| JPH0234548B2 (ja) | ||
| JP2964917B2 (ja) | 周波数掃引回路 | |
| JPH0637838A (ja) | クロック位相誤差検出方法および回路 | |
| JPH05219130A (ja) | 搬送波再生回路 | |
| JPH06268699A (ja) | クロック位相制御装置 | |
| JPS6154303B2 (ja) | ||
| JP2002152296A (ja) | 位相検出装置とそれを用いた位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |