JPH0234548B2 - - Google Patents
Info
- Publication number
- JPH0234548B2 JPH0234548B2 JP59144713A JP14471384A JPH0234548B2 JP H0234548 B2 JPH0234548 B2 JP H0234548B2 JP 59144713 A JP59144713 A JP 59144713A JP 14471384 A JP14471384 A JP 14471384A JP H0234548 B2 JPH0234548 B2 JP H0234548B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- timing
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 21
- 230000008929 regeneration Effects 0.000 claims description 19
- 238000011069 regeneration method Methods 0.000 claims description 19
- 238000005070 sampling Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000011084 recovery Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000007493 shaping process Methods 0.000 claims description 5
- 230000009471 action Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000004044 response Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
（技術分野）
本発明は復調装置に関し、特にデイジタル搬送
波伝送方式において、復調ベースバンド信号をサ
ンプリング整形してデイジタル変換するための、
タイミング信号発生手段を改良する復調装置に関
する。 （従来技術） デイジタル搬送波伝送方式に用いられる復調装
置においては、一般に復調されたベースバンド信
号をデイジタル信号に変換するために、所定の周
期ならびにタイミング位相を有するタイミング信
号を必要とし、このタイミング信号の発生手段と
して、一般に、復調ベースバンド信号より所定の
タイミング信号を再生するタイミング同期回路が
用いられている。 第１図に示されるのは、従来の復調装置の１例
で、第１の位相検波器１と、第２の位相検波器２
と、π／２位相推移器３と、２ビツトＡ／Ｄコン
バータ４および５と、搬送波再生回路６と、全波
整流回路７および８と、位相調整回路９および１
０と、位相比較器１１、低域ろ波器１２および電
圧制御発振器１３より成る第１のタイミング同期
回路１４と、第１のタイミング同期回路と同様の
構成内容および機能を有する第２のタイミング同
期回路１５とを備えている。 この従来例は、４相位相変調波に対する復調装
置の場合を示しており、４相位相変調信号Ｓは２
分岐されて、それぞれ第１および第２の位相検波
器１および２に入力される。一方、搬送波再生回
路６からは所定の位相の搬送波再生信号が出力さ
れ、２分岐されてπ／２位相推移器３を介して相
互にπ／２ラジアンの位相差を有する基準信号と
して、それぞれ第１および第２の位相波波器に供
給される。第１および第２の位相検波器１および
２においては、２分岐された４相位相変調信号Ｓ
が、前記基準信号を介して同期検波され、それぞ
れ２値ベースバンド信号として２ビツトＡ／Ｄコ
ンバータ４および５に送られるとともに、対応す
る全波整流回路７および８に入力される。全波整
流回路７および８においては、それぞれの２値ベ
ースバンド信号は２逓倍され、タイミング信号が
抽出される。この抽出信号は、それぞれ第１およ
び第２のタイミング同期回路１４および１５に入
力されるが、これらのタイミング同期回路の動作
内容については、どちらか一方について説明すれ
ば十分であるので、第１のタイミング同期回路を
選択して説明するものとする。 第１のタイミング同期回路１４において、全波
整流回路７から出力される前記抽出タイミング信
号は、位相比較器１１に入力されるが、位相比較
器１１、低域ろ波器１２および電圧制御発振器１
３は、位相同期系を形成しており、電圧制御発振
器１３からは、前記抽出タイミング信号に位相同
期し、且つ等価的な狭帯域通過特性によりジツタ
成分が抑圧された再生タイミング信号が出力され
る。この再生タイミング信号は位相調整回路９に
入力され、位相を調整されて２ビツトＡ／Ｄコン
バータ４に入力される。同様に、第２のタイミン
グ同期回路１５においても、全波整流回路８から
入力される抽出タイミング信号に対応して、ジツ
タ成分を抑圧された再生タイミング信号が出力さ
れ、倍相調整回路１０において位相調整されて２
ビツトＡ／Ｄコンバータ５に入力される。 ２ビツトＡ／Ｄコンバータ４および５において
は、前述のように、それぞれ第１および第２の位
相検波器１および２から入力される２値ベースバ
ンド信号が、それぞれ位相調整回路９および１０
を経由して入力される前記タイミング信号により
サンプリング整形されてデイジタル変換され、デ
ータ信号X1およびY1として出力される。２ビツ
トＡ／Ｄコンバータ４および５からは、前記デー
タ信号X1およびY1とともに、それぞれデータ信
号X2およびY2も出力され、これらのデータ信号
X1，X2，Y1およびY2は搬送波再生回路６に入力
され、所定の搬送波再生信号が生成される。この
搬送波再生信号は２分されて、一方は直接第１の
位相検波器１に入力され、他方はπ／２位相推移
器３を経由して第２の位相検波器２に入力され
る。第１および第２の位相検波器１および２の作
用については既に前述したとおりである。また、
搬送波再生回路６の作用については、例えば、搬
送波再生回路（特開昭57−131151）等に詳細され
ているので説明は省略する。 この従来の復調装置において、タイミング信号
再生用として用いられているタイミング同期回路
においては、復調ベースバンド信号がＡ／Ｄコン
バータにおいて最適タイミングでサンプリングさ
れるようにするために、前述のように、位相調整
回路９および１０を用いて位相調整をしなければ
ならないという運用上の欠点がある。 （発明の目的） 本発明の目的は上記の欠点を除去し、Ａ／Ｄコ
ンバータから出力されるデータ信号を参照してタ
イミング信号に対する位相制御系を形成して、位
相調整を要することなく、常時最適タイミングに
おいて復調ベースバンド信号をサンプリング整形
することのできる復調装置を提供することにあ
る。 （発明の構成） 本発明の復調装置は、Ｎ（Ｎ＝２、４、８、16、
…）相位相変調方式またはL2（Ｌ＝２、３、４、
…）値直交振幅変調方式による、所定の帯域制限
されたデイジタル搬送波変調信号をそれぞれ入力
して、相互にπ／２ラジアンの位相差を有する搬
送波再生信号を介して同期検波し、所定の一対の
復調ベースバンド信号を生成する第１および第２
の一対の位相検波器と、 帯域制限された前記一対の復調ベースバンド信
号を入力して、所定のタイミング信号によるサン
プリング整形作用を介してデイジタル変換し、そ
れぞれ所定のｋ（１以上の整数）系列のデータ信
号として出力する一対のｋビツトＡ／Ｄコンバー
タと、 前記デイジタル搬送波変調信号の搬送波信号に
対応する搬送波再生信号を生成し、前記一対の位
相検波器に対する同期検波用として出力する搬送
波再生回路と、 前記搬送波再生回路から出力され２分岐される
前記搬送波再生信号を、前記一対の位相検波器に
対して同期検波用として供給するために、相互に
π／２ラジアンの位相差を付与するπ／２位相推
移器と、 前記タイミング信号を生成する手段として、所
定の位相制御信号により、当該タイミング信号の
出力位相が自動的に制御調整されるように形成さ
れるタイミング信号発生回路と、前記一対のＡ／
Ｄコンバータから出力される一対のｋ系列のデー
タ信号の内の、特定の極性判別用のデータ信号を
入力して、前記Ａ／Ｄコンバータのサンプリング
点における前記帯域制限されたベースバンド信号
の微係数の極性を判別する極性判別回路と、前記
極性判別回路とともにタイミング同期システムの
位相制御信号検出系を形成し、前記極性判別回路
から出力される所定の極性判別信号を参照して、
前記一対のＡ／Ｄコンバータから出力される一対
のｋ系列のデータ信号の内の、所定のベースバン
ド信号の位置判別用データ信号に対して、所定の
論理操作を行うことにより前記位相制御信号を生
成して出力する論理回路と、により形成される所
定のタイミング同期回路と、を備えて構成され
る。 （発明の実施例） 以下、本発明について図面を参照して詳細に説
明する。 第２図は、本発明の第１の実施例の要部を示す
ブロツク図で、４相位相変調方式による復調装置
の場合を示す。図において、本実施例は、第１の
位相検波器１６と、第２の位相検波器１７と、
π／２位相推移器１８と、２ビツトＡ／Ｄコンバ
ータ１９および２０と、搬送波再生回路２１と、
極性判別回路２２、論理回路２３、低域ろ波器２
４および電圧制御発振器２５より成るタイミング
同期回路２６とを備えている。 第２図において、中間周波数帯の４相位相変調
信号Ｓが２分岐されて、第１および第２の位相検
波器１６および１７と、２ビツトＡ／Ｄコンバー
タ１９および２０とを経由して、データ信号X1，
X2，Y1およびY2に変換されて出力される動作過
程については、既に従来例について説明したとお
りである。従つて、本発明の主眼となるタイミン
グ同期回路２６の動作内容に焦点をおいて説明す
る。 第２図に示される第１の実施例について説明す
る前に、第３図ａおよびｂに示されるタイミング
同期系の動作説明図を参照して、タイミング同期
回路の動作原理について説明する。 第３図ａにおいて、m1〜m4は帯域制限された
２値ベースバンド信号の波形を示しており、この
帯域制限された２値ベースバンド信号は、所定の
２ビツトＡ／Ｄコンバータにおいてサンプリング
され、第３図ａに示される基準レベルl1、l2およ
びl3により識別されて、データ信号X1およびX2
に変換される。このベースバンド信号ｍとデータ
信号X1およびX2との関係は、下記の第１表に示
されるとおりである。
波伝送方式において、復調ベースバンド信号をサ
ンプリング整形してデイジタル変換するための、
タイミング信号発生手段を改良する復調装置に関
する。 （従来技術） デイジタル搬送波伝送方式に用いられる復調装
置においては、一般に復調されたベースバンド信
号をデイジタル信号に変換するために、所定の周
期ならびにタイミング位相を有するタイミング信
号を必要とし、このタイミング信号の発生手段と
して、一般に、復調ベースバンド信号より所定の
タイミング信号を再生するタイミング同期回路が
用いられている。 第１図に示されるのは、従来の復調装置の１例
で、第１の位相検波器１と、第２の位相検波器２
と、π／２位相推移器３と、２ビツトＡ／Ｄコン
バータ４および５と、搬送波再生回路６と、全波
整流回路７および８と、位相調整回路９および１
０と、位相比較器１１、低域ろ波器１２および電
圧制御発振器１３より成る第１のタイミング同期
回路１４と、第１のタイミング同期回路と同様の
構成内容および機能を有する第２のタイミング同
期回路１５とを備えている。 この従来例は、４相位相変調波に対する復調装
置の場合を示しており、４相位相変調信号Ｓは２
分岐されて、それぞれ第１および第２の位相検波
器１および２に入力される。一方、搬送波再生回
路６からは所定の位相の搬送波再生信号が出力さ
れ、２分岐されてπ／２位相推移器３を介して相
互にπ／２ラジアンの位相差を有する基準信号と
して、それぞれ第１および第２の位相波波器に供
給される。第１および第２の位相検波器１および
２においては、２分岐された４相位相変調信号Ｓ
が、前記基準信号を介して同期検波され、それぞ
れ２値ベースバンド信号として２ビツトＡ／Ｄコ
ンバータ４および５に送られるとともに、対応す
る全波整流回路７および８に入力される。全波整
流回路７および８においては、それぞれの２値ベ
ースバンド信号は２逓倍され、タイミング信号が
抽出される。この抽出信号は、それぞれ第１およ
び第２のタイミング同期回路１４および１５に入
力されるが、これらのタイミング同期回路の動作
内容については、どちらか一方について説明すれ
ば十分であるので、第１のタイミング同期回路を
選択して説明するものとする。 第１のタイミング同期回路１４において、全波
整流回路７から出力される前記抽出タイミング信
号は、位相比較器１１に入力されるが、位相比較
器１１、低域ろ波器１２および電圧制御発振器１
３は、位相同期系を形成しており、電圧制御発振
器１３からは、前記抽出タイミング信号に位相同
期し、且つ等価的な狭帯域通過特性によりジツタ
成分が抑圧された再生タイミング信号が出力され
る。この再生タイミング信号は位相調整回路９に
入力され、位相を調整されて２ビツトＡ／Ｄコン
バータ４に入力される。同様に、第２のタイミン
グ同期回路１５においても、全波整流回路８から
入力される抽出タイミング信号に対応して、ジツ
タ成分を抑圧された再生タイミング信号が出力さ
れ、倍相調整回路１０において位相調整されて２
ビツトＡ／Ｄコンバータ５に入力される。 ２ビツトＡ／Ｄコンバータ４および５において
は、前述のように、それぞれ第１および第２の位
相検波器１および２から入力される２値ベースバ
ンド信号が、それぞれ位相調整回路９および１０
を経由して入力される前記タイミング信号により
サンプリング整形されてデイジタル変換され、デ
ータ信号X1およびY1として出力される。２ビツ
トＡ／Ｄコンバータ４および５からは、前記デー
タ信号X1およびY1とともに、それぞれデータ信
号X2およびY2も出力され、これらのデータ信号
X1，X2，Y1およびY2は搬送波再生回路６に入力
され、所定の搬送波再生信号が生成される。この
搬送波再生信号は２分されて、一方は直接第１の
位相検波器１に入力され、他方はπ／２位相推移
器３を経由して第２の位相検波器２に入力され
る。第１および第２の位相検波器１および２の作
用については既に前述したとおりである。また、
搬送波再生回路６の作用については、例えば、搬
送波再生回路（特開昭57−131151）等に詳細され
ているので説明は省略する。 この従来の復調装置において、タイミング信号
再生用として用いられているタイミング同期回路
においては、復調ベースバンド信号がＡ／Ｄコン
バータにおいて最適タイミングでサンプリングさ
れるようにするために、前述のように、位相調整
回路９および１０を用いて位相調整をしなければ
ならないという運用上の欠点がある。 （発明の目的） 本発明の目的は上記の欠点を除去し、Ａ／Ｄコ
ンバータから出力されるデータ信号を参照してタ
イミング信号に対する位相制御系を形成して、位
相調整を要することなく、常時最適タイミングに
おいて復調ベースバンド信号をサンプリング整形
することのできる復調装置を提供することにあ
る。 （発明の構成） 本発明の復調装置は、Ｎ（Ｎ＝２、４、８、16、
…）相位相変調方式またはL2（Ｌ＝２、３、４、
…）値直交振幅変調方式による、所定の帯域制限
されたデイジタル搬送波変調信号をそれぞれ入力
して、相互にπ／２ラジアンの位相差を有する搬
送波再生信号を介して同期検波し、所定の一対の
復調ベースバンド信号を生成する第１および第２
の一対の位相検波器と、 帯域制限された前記一対の復調ベースバンド信
号を入力して、所定のタイミング信号によるサン
プリング整形作用を介してデイジタル変換し、そ
れぞれ所定のｋ（１以上の整数）系列のデータ信
号として出力する一対のｋビツトＡ／Ｄコンバー
タと、 前記デイジタル搬送波変調信号の搬送波信号に
対応する搬送波再生信号を生成し、前記一対の位
相検波器に対する同期検波用として出力する搬送
波再生回路と、 前記搬送波再生回路から出力され２分岐される
前記搬送波再生信号を、前記一対の位相検波器に
対して同期検波用として供給するために、相互に
π／２ラジアンの位相差を付与するπ／２位相推
移器と、 前記タイミング信号を生成する手段として、所
定の位相制御信号により、当該タイミング信号の
出力位相が自動的に制御調整されるように形成さ
れるタイミング信号発生回路と、前記一対のＡ／
Ｄコンバータから出力される一対のｋ系列のデー
タ信号の内の、特定の極性判別用のデータ信号を
入力して、前記Ａ／Ｄコンバータのサンプリング
点における前記帯域制限されたベースバンド信号
の微係数の極性を判別する極性判別回路と、前記
極性判別回路とともにタイミング同期システムの
位相制御信号検出系を形成し、前記極性判別回路
から出力される所定の極性判別信号を参照して、
前記一対のＡ／Ｄコンバータから出力される一対
のｋ系列のデータ信号の内の、所定のベースバン
ド信号の位置判別用データ信号に対して、所定の
論理操作を行うことにより前記位相制御信号を生
成して出力する論理回路と、により形成される所
定のタイミング同期回路と、を備えて構成され
る。 （発明の実施例） 以下、本発明について図面を参照して詳細に説
明する。 第２図は、本発明の第１の実施例の要部を示す
ブロツク図で、４相位相変調方式による復調装置
の場合を示す。図において、本実施例は、第１の
位相検波器１６と、第２の位相検波器１７と、
π／２位相推移器１８と、２ビツトＡ／Ｄコンバ
ータ１９および２０と、搬送波再生回路２１と、
極性判別回路２２、論理回路２３、低域ろ波器２
４および電圧制御発振器２５より成るタイミング
同期回路２６とを備えている。 第２図において、中間周波数帯の４相位相変調
信号Ｓが２分岐されて、第１および第２の位相検
波器１６および１７と、２ビツトＡ／Ｄコンバー
タ１９および２０とを経由して、データ信号X1，
X2，Y1およびY2に変換されて出力される動作過
程については、既に従来例について説明したとお
りである。従つて、本発明の主眼となるタイミン
グ同期回路２６の動作内容に焦点をおいて説明す
る。 第２図に示される第１の実施例について説明す
る前に、第３図ａおよびｂに示されるタイミング
同期系の動作説明図を参照して、タイミング同期
回路の動作原理について説明する。 第３図ａにおいて、m1〜m4は帯域制限された
２値ベースバンド信号の波形を示しており、この
帯域制限された２値ベースバンド信号は、所定の
２ビツトＡ／Ｄコンバータにおいてサンプリング
され、第３図ａに示される基準レベルl1、l2およ
びl3により識別されて、データ信号X1およびX2
に変換される。このベースバンド信号ｍとデータ
信号X1およびX2との関係は、下記の第１表に示
されるとおりである。
【表】
第３図ｂにおけるT-1、T0およびT1は、３タ
イムスロツト間における最適サンプリング点を表
わしており、今、信号m1〜m4がサンプリング点
T-1〜T1においてサンプリングされると、ベース
バンド信号の位置（A-1、a-1、B0、b0、C1、c1）
を判別しているデータ信号X2は、“１”または
“０”が等確率で出力されるが、仮に＋Δtまたは
−Δtのタイミングにおいてサンプリングされる
場合には、データ信号X2の出力は下表のように
なる。
イムスロツト間における最適サンプリング点を表
わしており、今、信号m1〜m4がサンプリング点
T-1〜T1においてサンプリングされると、ベース
バンド信号の位置（A-1、a-1、B0、b0、C1、c1）
を判別しているデータ信号X2は、“１”または
“０”が等確率で出力されるが、仮に＋Δtまたは
−Δtのタイミングにおいてサンプリングされる
場合には、データ信号X2の出力は下表のように
なる。
【表】
上記の第２表より、データ信号X2において、
ベースバンド信号の波形m1〜m2、すなわちT0時
点における微係数の極性が正であるベースバンド
信号の場合には、サンプリング点が＋Δtになつ
た時には常に“１”、反対に、−Δtになつた時に
は常に“０”となる。他方、波形m3〜m4、すな
わちT0時点における微係数の極性が負であるベ
ースバンド信号の場合には、前記m1〜m2の波形
の場合の逆極性のデータ信号X2を得ることがで
きるので、データ信号X2の極性を反転すること
により、波形m3〜m4の場合と同じデータ信号を
得ることができる。従つて、上述のようにベース
バンド信号のT0時点における微係数の極性を判
別し、その判別結果を参照して、データ信号X2
に対して所定の論理操作を行えば、その出力信号
は、前記サンプリング点のずれを検出する誤差信
号となり得ることは明らかである。 次に、前述の第２図に示される本発明の第１の
実施例の動作について説明する。図において、第
１の位相検波器１６から出力され帯域制限された
ベースバンド信号は、２ビツトＡ／Ｄコンバータ
１９に入力されて、電圧制御発振器２５より送ら
れてくるタイミング信号によりサンプリング整形
されて、データ信号X1およびX2として出力され
る。２ビツトＡ／Ｄコンバータ１９の動作につい
ては、第３図ａおよびｂと第１表とを参照して既
に説明したとおりで、所定の基準レベルl1、l2お
よびl3によりベースバンド信号ｍが識別されて、
データ信号X1およびX2に変換される。データ信
号X1は、所定のデータ信号として出力されると
ともに、同時に極性判別回路２２に入力される。
極性判別回路２２は、帯域制限されたベースバン
ド信号の波形m1〜m4を判別する機能を有してお
り、出力される信号Ｇは、波形m1〜m2の場合に
は“１”となり、また信号は、波形m3〜m4の
場合に“１”となる。論理回路２３は、２ビツト
Ａ／Ｄコンバータ１９から入力されるデータ信号
X2を、信号が“１”の場合に極性反転させ、
また、信号Ｇおよびの双方が“０”の場合に
は、波形m1〜m4のうちのいずれかの波形で、最
も近い過去のデータ信号X2を保持する回路の備
えており、この結果、論理回路２３の出力には、
２ビツトＡ／Ｄコンバータ１９におけるサンプリ
ング点のずれを検出する、所定の誤差信号が得ら
れる。この誤差信号を、タイミング信号同期系の
位相制御信号として、低域ろ波器２４を介して電
圧制御発振器２５に供給してやることにより、電
圧制御発振器２５から出力される所定のタイミン
グ信号Ｔの位相が、自動的に制御調整されるタイ
ミング同期システムが形成され、２ビツトＡ／Ｄ
コンバータ１９および２０に対して、常に最適タ
イミングにおいて所定のタイミング信号Ｔが供給
される。 なお、第４図に示されるのは、極性判別回路２
２および論理回路２３の一実施例で、前者は、Ｄ
タイプ・フリツプフロツプ２７〜２９と、振幅比
較器３０とを備え、後者は、Ｄタイプ・フリツプ
フロツプ３１，３２，３９と、OR／NORゲート
３３と、ANDゲート３４，３５，３８と、ORゲ
ート３６，３７とを備えている。図において、極
性判別回路２２においては、データ信号X1およ
びタイミング信号Ｔの入力に対応して、Ｄタイ
プ・フリツプフロツプ２７，２８，２９は、３ビ
ツトのメモリとして動作し、Ｄタイプ・フリツプ
フロツプ２７および２９の出力y1およびy-1は振
幅比較器３０に入力される。振幅比較器３０は、
２ビツトＡ／Ｄコンバータ１９における、サンプ
リング点T0でのベースバンド信号の微係数の極
性を判別する機能を有し、サンプリング点T-1お
よびT1でのデータ比較により、前記微係数の極
性判別を行つている。すなわち、データ出力y-1
およびy1において、“０”から“１”に変化する
時には微係数の極性は負とする。振幅比較器３０
からは、極性を判定する信号Ｇおよびが出力さ
れるが、ベースバンド信号の波形がm1〜m2の時
にはＧは“１”となり、またm3〜m4の時には
が“１”となる。 一方、データ信号X2はＤタイプ・フリツプフ
ロツプ３１および３２を介してOR／NORゲート
３３に入力され、その出力信号は、それぞれ
ANDゲート３４および３５に入力される。AND
ゲート３４および３５と、ORゲート３７とによ
り形成されるゲート回路は、信号Ｇが“１”の場
合、データ信号X2をそのまま出力し、信号が
“１”の場合、データ信号X2を極性反転させて出
力するように動作する。また、ANDゲート３８
は、信号Ｇおよびのどちらか一方が“１”の場
合にタイミング信号Ｔを出力し、信号Ｇおよび
が共に“０”の場合には出力を０とするように動
作する。従つて、Ｄタイプ・フリツプフロツプ３
９の出力には、ベースバンド信号の波形がm1〜
m4の状態にある場合には、ORゲート３７の出力
がそのまま出力され、波形がm1〜m4の状態以外
の場合には、現在点から最も近い過去のm1〜m4
の波形の、いずれかの時点のデータ信号X2を保
持するように動作する。 次に、本発明の第２の実施例について、その動
作を説明する。 第５図は、第２の実施例の要部を示すブロツク
図で、４相位相変調方式による復調装置に対する
本発明の一適用例である。図において、本実施例
は、第１の位相検波器４０と、第２の位相検波器
４１と、π／２位相推移器４２と、２ビツトＡ／
Ｄコンバータ４３および４４と、搬送波再生回路
４５と、極性判別回路４６および４７、論理回路
４８および４９、加算回路５０、低域ろ波器５１
および電圧制御発振器５２より成るタイミング同
期回路５３とを備えている。 第５図において、４相位相変調信号Ｓの入力に
対応する、第１および第２の位相検波器４０およ
び４１、π／２位相推移器４２、２ビツトＡ／Ｄ
コンバータ４３および４４、搬送波再生回路４５
等の動作については、従来例の説明において動作
説明が行われているので説明を省略する。このこ
とは、以下の各実施例の説明の場合においても同
様である。 第２の実施例は、極性判別回路４６および論理
回路４８より成る位相制御信号検出系と、極性判
別回路４７および論理回路４９より成る位相制御
信号検出系とを含む、２系統の位相制御信号検出
系がタイミング同期回路５３に備えられ、且つ、
電圧制御発振器５２から出力されるタイミング信
号Ｔが、１系統のタイミング信号として２ビツト
Ａ／Ｄコンバータ４３および４４の双方に対して
共通に供給される場合に相当している。 第１および第２の位相検波器４０および４１か
ら、それぞれ出力される２値のベースバンド信号
は、２ビツトＡ／Ｄコンバータ４３および４４に
入力され、電圧制御発振器５２より送られてくる
共通のタイミング信号Ｔによるサンプリング整形
作用を介してデイジタル化されて、デイジタル信
号X1，X2，Y1およびY2として出力される。デー
タ信号X1およびY1は、それぞれ極性判別用とし
て極性判別回路４６および４７に送られ、また、
データ信号X2およびY2は、それぞれ位置判別用
として論理回路４８および４９に送られる。 極性判別回路４６および論理回路４８より成る
位相制御信号検出系と、極性判別回路４７および
論理回路４９より成る位相制御信号検出系とにお
いて、それぞれ位相制御信号が検出され出力され
る動作については、前述の第１の実施例の場合と
同様である。論理回路４８および４９から出力さ
れる位相制御信号は加算回路５０において加算さ
れ、低域ろ波器５１を経由して電圧制御発振器５
２に入力されて、電圧制御発振器５２において発
振出力されるタイミング信号Ｔの位相を制御調整
する。この結果、前記タイミング信号Ｔは、２ビ
ツトＡ／Ｄコンバータ４３および４４の双方に対
して、常に最適タイミングにおいて供給される。 次に、本発明に第３の実施例について、その動
作を説明する。 第６図は、第３の実施例の要部を示すブロツク
図で、４相位相変調方式による復調装置に対する
本発明の一適用例である。図において、本実施例
は、第１の位相検波器５４と、第２の位相検波器
５５と、π／２位相推移器５６と、２ビツトＡ／
Ｄコンバータ５７および５８と、搬送波再生回路
５９と、極性判別回路６０および６１、論理回路
６２および６３、低域ろ波器６４および６５、お
よび電圧制御発振器６６および６７より成るタイ
ミング同期回路６８とを備えている。 第３の実施例は、極性判別回路６０および論理
回路６２より成る位相制御信号検出系と、極性判
別回路６１および論理回路６３より成る位相制御
信号検出系とを含む、２系統の位相制御信号検出
系がタイミング同期回路６８に備えられており、
これらの位相制御信号検出系から出力される一対
の位相制御信号は、それぞれ対応する低域ろ波器
６４および６５を経由して電圧制御発振器６６お
よび６７に入力されて、それぞれ電圧制御発振器
６６および６７において発振出力されるタイミン
グ信号T′およびT″の位相を制御調整する。これ
らのタイミング信号T′およびT″は、それぞれ対
応する２ビツトＡ／Ｄコンバータ５７および５８
に対して、個別に、常に最適タイミングにおいて
供給される。なお、タイミング同期回路６８の基
本的な動作内容は、前述の第１の実施例の場合と
同様である。 次に、本発明の第４の実施例について、その動
作を説明する。 第７図は、第４の実施例の要部を示すブロツク
図で、４相位相変調方式による復調装置に対する
本発明の一適用例である。図において、本実施例
は、第１の位相検波器６９と、第２の位相検波器
７０と、π／２位相推移器７１と、２ビツトＡ／
Ｄコンバータ７２および７３と、搬送波再生回路
７４と、極性判別回路７５および７６、論理回路
７７および７８、低域ろ波器７９および８０、電
圧制御発振器８１および可変位相器８２より成る
タイミング同期回路８３とを備えている。 第４の実施例においては、極性判別回路７５お
よび論理回路７７より成る位相制御信号検出系
と、極性判別回路７６および論理回路７８より成
る位相制御信号検出系とを含む、２系統の位相制
御信号検出系がタイミング同期回路８３に備えら
れており、前者の位相制御信号検出系において
は、２ビツトＡ／Ｄコンバータ７２から出力され
るデータ信号X1が極性判別用として参照され、
その位相制御信号の出力は、低域ろ波器７９を経
由して可変位相器８２に入力される。また、他
方、後者の位相制御信号検出系においては、２ビ
ツトＡ／Ｄコンバータ７３から出力されるデータ
信号Y1が極性判別用として参照され、その位相
制御信号の出力は、低域ろ波器８０を経由して電
圧制御発振器８１に送られる。電圧制御発振器８
１においては、前記位相制御信号により制御され
て、所定のタイミング信号T′が生成され、２ビ
ツトＡ／Ｄコンバータ７２に供給される。一方、
可変位相器８２においては、低域ろ波器７９から
送られてくる前記位相制御信号により、電圧制御
発振器８１から入力されるタイミング信号の位相
が制御調整されて、所定のタイミング信号T″が
生成され、２ビツトＡ／Ｄコンバータ７３に供給
される。 本実施例においては、２ビツトＡ／Ｄコンバー
タ７２に供給されるタイミング信号T′は、極性
判別用としてデータ信号Y1が参照されて生成さ
れ、２ビツトＡ／Ｄコンバータ７３に供給される
タイミングT″は、極性判別用としてデータ信号
X1が参照されて生成されている。しかし、電圧
制御発振器８１から出力されるタイミング信号
が、可変位相器８２により位相制御されてタイミ
ング信号T″が生成されるクロス制御過程を介し
て、上記一対の２ビツトＡ／Ｄコンバータ７２お
よび７３に対して送出されるタイミング信号
T′およびT″は、それぞれ最適タイミングにおい
て供給される。なお、極性判別回路７５および論
理回路７７より成る位相制御信号検出系と、極性
判別回路７６および論理回路７８より成る位相制
御信号検出系の動作については、前述の第１の実
施例の場合と同様である。 次に、本発明の第５の実施例について、その動
作を説明する。 第８図は、第５の実施例の要部を示すブロツク
図で、16値直交振幅変調方式による復調装置に対
する本発明の一適用例である。図において、本実
施例は、第１の位相検波器８４と、第２の位相検
波器８５と、π／２位相推移器８６と、３ビツト
Ａ／Ｄコンバータ８７および８８と、搬送波再生
回路８９と、極性判別回路９０、論理回路９１、
低域ろ波器９２および電圧制御発振器９３より成
るタイミング同期回路９４とを備えている。 第５の実施例は、16値直交振幅変調信号Ｓの入
力に対応して、Ａ／Ｄコンバータとしては、一対
の３ビツトＡ／Ｄコンバータ８７および８８が備
られており、極性判別回路９０に対する極性判別
用信号としては、３ビツトＡ／Ｄコンバータ８７
から出力されるデータ信号X1およびX2が参照さ
れ、またベースバンド信号の位置判別用として
は、３ビツトＡ／Ｄコンバータから出力される３
系列のデータ信号の内の、データ信号X3が論理
回路９１に入力されている。極性判別回路９０の
一実施例は、その要部が第１１図のブロツク図に
示されており、図に示されるように、Ｄタイプ・
フリツプフロツプ１１７〜１２２と、振幅比較器
１２３とにより形成されている。極性判別回路９
０に入力されるデータ信号X1およびX2と、タイ
ミング信号Ｔとに対応して、Ｄタイプ・フリツプ
フロツプ１１７および１２０の出力には、データ
信号X1およびX2のサンプリング点T1時における
データy1が得られ、Ｄタイプ・フリツプフロツプ
１１９および１２２の出力には、データ信号X1
およびX2のサンプリング点T-1時におけるデータ
y-1が得られる。これらのデータy1およびy-1は、
振幅比較器１２３に入力され、それらのレベルが
論理演算処理されて、３ビツトＡ／Ｄコンバータ
８７に入力される４値ベースバンド信号の微係数
の極性が判別される。今、T-1時点の４値信号を
E-1とし、T1時点の４値信号をE1とすると、振幅
比較器１２３においてはE1−E-1＝Ｍが演算さ
れ、Ｍが正、すなわちT0時点における微係数が
正の時には、信号Ｇは“１”として出力され、Ｍ
が負、すなわちT0時点における微係数が負の時
には、信号が“１”として出力される。なお、
上記のE-1およびE1は、Ｄタイプ・フリツプフロ
ツプ１１７，１１９，１２０および１２２の出力
から、上述のように、振幅比較器１２３における
論理演算処理作用の一環として得られる。 上述のように、極性判別回路９０からは信号Ｇ
およびが出力され、論理回路９１に入力される
が、論理回路９１の動作については、前述の各実
施例の場合と同様であり、論理回路９１から出力
される位相制御信号は、低域ろ波器９２を経由し
て電圧制御発振器９３に入力され、電圧制御発振
器９３において発振出力されるタイミング信号Ｔ
の位相が制御調整される。このタイミング信号Ｔ
は、一対の３ビツトＡ／Ｄコンバータ８７および
８８に対して、共通の１系統のタイミング信号と
して供給される。 次に、本発明の第６の実施例について、その動
作を説明する。 第９図は、第６の実施例の要部を示すブロツク
図で、16値直交振幅変調方式による復調装置に対
する本発明の一適用例である。図において、本実
施例は、第１の位相検波器９５と、第２の位相検
波器９６と、π／２位相推移器９７と、３ビツト
Ａ／Ｄコンバータ９８および９９と、搬送波再生
回路１００と、極性判別回路１０１、論理回路１
０２、低域ろ波器１０３および電圧制御発振器１
０４より成るタイミング同期回路１０５とを備え
ている。 この第６の実施例が、前述の第５の実施例と異
なる点は、極性判別回路１０１に対して、極性判
別用として入力されるデータ信号が、３ビツト
Ａ／Ｄコンバータ９８から出力されるデータ信号
X1のみであり、データ信号X2を必要としていな
いことである。この場合における極性判別回路１
０１の一実施例は、第４図に示される極性判別回
路２２と同様であり、データ信号X1のみが極性
判別用として参照され、信号Ｇおよびが論理回
路１０２に送られる。論理回路１０２から出力さ
れる位相制御信号が、低域ろ波器１０３を経由し
て電圧制御発振器１０４に送られ、電圧制御発振
器１０４において発振出力されるタイミング信号
の位相が制御調整されて、所定のタイミング信号
Ｔとして、一対の３ビツトＡ／Ｄコンバータ７８
および９９に対して共通に供給される動作につい
ては、前述の第５の実施例の場合と同様である。 なお、前述の第５および第６の実施例における
比較対比より明らかなように、第６の実施例にお
いては、３ビツトＡ／Ｄコンバータ９８から出力
される３系列のデータ信号X1，X2およびX3の内
の、１系列のデータ信号X1のみが、極性判別用
として極性判別回路１０１に対して参照されてお
り、これにともなつて、極性判別回路１０１も、
第５の実施例における極性判別回路９０と比較し
て構成が簡易化されている。 次に、本発明の第７の実施例について、その動
作を説明する。 第１０図は、第７の実施例の要部を示すブロツ
ク図で、64値直交振幅変調方式による復調装置に
対する本発明の一適用例である。図において、本
実施例は、第１の位相検波器１０６と、第２の位
相検波器１０７と、π／２位相推移器１０８と、
４ビツトＡ／Ｄコンバータ１０９および１１０
と、搬送波再生回路１１１と、極性判別回路１１
２、論理回路１１３、低域ろ波器１１４および電
圧制御発振器１１５より成るタイミング回路１１
６とを備えている。 この第７の実施例が、前述の第６の実施例と異
なる点は、64値直交振幅変調方式に対応して、
Ａ／Ｄコンバータが、一対の４ビツトＡ／Ｄコン
バータ１０９および１１０により形成されている
ことであり、極性判別回路１１２に対する極性判
別用としては、第６の実施例の場合と同様に、４
ビツトＡ／Ｄコンバータ１０９から出力されるデ
ータ信号X1のみが用いられている。言うまでも
なく、極性判別回路１１２および論理回路１１３
より成る位相制御信号検出系の作用は、第６の実
施例の場合と同様である。 なお上記の説明においては、本発明を適用する
実施例として、４相位相変調方式、16値直交振幅
変調方式および64値直交振幅変調方式等による復
調装置に対する適用例について説明を行つている
が、本発明の適用範囲は、上記の多相位相変調方
式および多値直交振幅変調方式の範囲に限定され
るものではなく、Ｎ＝２、４、８、16、…、およ
びL2＝２、３、４、…、により規定されるよう
に、一般的には更に多相のＮ相位相変調方式、お
よび更に多値のL2値直交振幅変調方式による復
調装置に対しても、有効に適用されることは言う
までもない。又前記実施例における搬送波再生回
路はＡ／Ｄ CONV出力を用いて実現している
が、本発明においてはこれに限定されるものでは
なく、従来の搬送波再生回路（例えばIF帯で用
いられる逆変調方式あるいはベースバンドコスタ
ス形etc）を用いることができることは明らかで
ある。 （発明の効果） 以上詳細に説明したように、本発明は、多相位
相変調方式または多値直交振幅変調方式による復
調装置において、所定のＡ／Ｄコンバータに対す
るサンプリング整形用のタイミング信号の生成手
段として、前記Ａ／Ｄコンバータから出力される
データ信号の内の、特定のデータ信号を参照して
形成されるタイミング同期回路を適用することに
より、前記Ａ／Ｄコンバータに供給されるタイミ
ング信号に対する位相調整作用を全く不要とし、
常時、最適タイミングにおいて復調ベースバンド
信号をサンプリング整形することができるという
効果がある。
ベースバンド信号の波形m1〜m2、すなわちT0時
点における微係数の極性が正であるベースバンド
信号の場合には、サンプリング点が＋Δtになつ
た時には常に“１”、反対に、−Δtになつた時に
は常に“０”となる。他方、波形m3〜m4、すな
わちT0時点における微係数の極性が負であるベ
ースバンド信号の場合には、前記m1〜m2の波形
の場合の逆極性のデータ信号X2を得ることがで
きるので、データ信号X2の極性を反転すること
により、波形m3〜m4の場合と同じデータ信号を
得ることができる。従つて、上述のようにベース
バンド信号のT0時点における微係数の極性を判
別し、その判別結果を参照して、データ信号X2
に対して所定の論理操作を行えば、その出力信号
は、前記サンプリング点のずれを検出する誤差信
号となり得ることは明らかである。 次に、前述の第２図に示される本発明の第１の
実施例の動作について説明する。図において、第
１の位相検波器１６から出力され帯域制限された
ベースバンド信号は、２ビツトＡ／Ｄコンバータ
１９に入力されて、電圧制御発振器２５より送ら
れてくるタイミング信号によりサンプリング整形
されて、データ信号X1およびX2として出力され
る。２ビツトＡ／Ｄコンバータ１９の動作につい
ては、第３図ａおよびｂと第１表とを参照して既
に説明したとおりで、所定の基準レベルl1、l2お
よびl3によりベースバンド信号ｍが識別されて、
データ信号X1およびX2に変換される。データ信
号X1は、所定のデータ信号として出力されると
ともに、同時に極性判別回路２２に入力される。
極性判別回路２２は、帯域制限されたベースバン
ド信号の波形m1〜m4を判別する機能を有してお
り、出力される信号Ｇは、波形m1〜m2の場合に
は“１”となり、また信号は、波形m3〜m4の
場合に“１”となる。論理回路２３は、２ビツト
Ａ／Ｄコンバータ１９から入力されるデータ信号
X2を、信号が“１”の場合に極性反転させ、
また、信号Ｇおよびの双方が“０”の場合に
は、波形m1〜m4のうちのいずれかの波形で、最
も近い過去のデータ信号X2を保持する回路の備
えており、この結果、論理回路２３の出力には、
２ビツトＡ／Ｄコンバータ１９におけるサンプリ
ング点のずれを検出する、所定の誤差信号が得ら
れる。この誤差信号を、タイミング信号同期系の
位相制御信号として、低域ろ波器２４を介して電
圧制御発振器２５に供給してやることにより、電
圧制御発振器２５から出力される所定のタイミン
グ信号Ｔの位相が、自動的に制御調整されるタイ
ミング同期システムが形成され、２ビツトＡ／Ｄ
コンバータ１９および２０に対して、常に最適タ
イミングにおいて所定のタイミング信号Ｔが供給
される。 なお、第４図に示されるのは、極性判別回路２
２および論理回路２３の一実施例で、前者は、Ｄ
タイプ・フリツプフロツプ２７〜２９と、振幅比
較器３０とを備え、後者は、Ｄタイプ・フリツプ
フロツプ３１，３２，３９と、OR／NORゲート
３３と、ANDゲート３４，３５，３８と、ORゲ
ート３６，３７とを備えている。図において、極
性判別回路２２においては、データ信号X1およ
びタイミング信号Ｔの入力に対応して、Ｄタイ
プ・フリツプフロツプ２７，２８，２９は、３ビ
ツトのメモリとして動作し、Ｄタイプ・フリツプ
フロツプ２７および２９の出力y1およびy-1は振
幅比較器３０に入力される。振幅比較器３０は、
２ビツトＡ／Ｄコンバータ１９における、サンプ
リング点T0でのベースバンド信号の微係数の極
性を判別する機能を有し、サンプリング点T-1お
よびT1でのデータ比較により、前記微係数の極
性判別を行つている。すなわち、データ出力y-1
およびy1において、“０”から“１”に変化する
時には微係数の極性は負とする。振幅比較器３０
からは、極性を判定する信号Ｇおよびが出力さ
れるが、ベースバンド信号の波形がm1〜m2の時
にはＧは“１”となり、またm3〜m4の時には
が“１”となる。 一方、データ信号X2はＤタイプ・フリツプフ
ロツプ３１および３２を介してOR／NORゲート
３３に入力され、その出力信号は、それぞれ
ANDゲート３４および３５に入力される。AND
ゲート３４および３５と、ORゲート３７とによ
り形成されるゲート回路は、信号Ｇが“１”の場
合、データ信号X2をそのまま出力し、信号が
“１”の場合、データ信号X2を極性反転させて出
力するように動作する。また、ANDゲート３８
は、信号Ｇおよびのどちらか一方が“１”の場
合にタイミング信号Ｔを出力し、信号Ｇおよび
が共に“０”の場合には出力を０とするように動
作する。従つて、Ｄタイプ・フリツプフロツプ３
９の出力には、ベースバンド信号の波形がm1〜
m4の状態にある場合には、ORゲート３７の出力
がそのまま出力され、波形がm1〜m4の状態以外
の場合には、現在点から最も近い過去のm1〜m4
の波形の、いずれかの時点のデータ信号X2を保
持するように動作する。 次に、本発明の第２の実施例について、その動
作を説明する。 第５図は、第２の実施例の要部を示すブロツク
図で、４相位相変調方式による復調装置に対する
本発明の一適用例である。図において、本実施例
は、第１の位相検波器４０と、第２の位相検波器
４１と、π／２位相推移器４２と、２ビツトＡ／
Ｄコンバータ４３および４４と、搬送波再生回路
４５と、極性判別回路４６および４７、論理回路
４８および４９、加算回路５０、低域ろ波器５１
および電圧制御発振器５２より成るタイミング同
期回路５３とを備えている。 第５図において、４相位相変調信号Ｓの入力に
対応する、第１および第２の位相検波器４０およ
び４１、π／２位相推移器４２、２ビツトＡ／Ｄ
コンバータ４３および４４、搬送波再生回路４５
等の動作については、従来例の説明において動作
説明が行われているので説明を省略する。このこ
とは、以下の各実施例の説明の場合においても同
様である。 第２の実施例は、極性判別回路４６および論理
回路４８より成る位相制御信号検出系と、極性判
別回路４７および論理回路４９より成る位相制御
信号検出系とを含む、２系統の位相制御信号検出
系がタイミング同期回路５３に備えられ、且つ、
電圧制御発振器５２から出力されるタイミング信
号Ｔが、１系統のタイミング信号として２ビツト
Ａ／Ｄコンバータ４３および４４の双方に対して
共通に供給される場合に相当している。 第１および第２の位相検波器４０および４１か
ら、それぞれ出力される２値のベースバンド信号
は、２ビツトＡ／Ｄコンバータ４３および４４に
入力され、電圧制御発振器５２より送られてくる
共通のタイミング信号Ｔによるサンプリング整形
作用を介してデイジタル化されて、デイジタル信
号X1，X2，Y1およびY2として出力される。デー
タ信号X1およびY1は、それぞれ極性判別用とし
て極性判別回路４６および４７に送られ、また、
データ信号X2およびY2は、それぞれ位置判別用
として論理回路４８および４９に送られる。 極性判別回路４６および論理回路４８より成る
位相制御信号検出系と、極性判別回路４７および
論理回路４９より成る位相制御信号検出系とにお
いて、それぞれ位相制御信号が検出され出力され
る動作については、前述の第１の実施例の場合と
同様である。論理回路４８および４９から出力さ
れる位相制御信号は加算回路５０において加算さ
れ、低域ろ波器５１を経由して電圧制御発振器５
２に入力されて、電圧制御発振器５２において発
振出力されるタイミング信号Ｔの位相を制御調整
する。この結果、前記タイミング信号Ｔは、２ビ
ツトＡ／Ｄコンバータ４３および４４の双方に対
して、常に最適タイミングにおいて供給される。 次に、本発明に第３の実施例について、その動
作を説明する。 第６図は、第３の実施例の要部を示すブロツク
図で、４相位相変調方式による復調装置に対する
本発明の一適用例である。図において、本実施例
は、第１の位相検波器５４と、第２の位相検波器
５５と、π／２位相推移器５６と、２ビツトＡ／
Ｄコンバータ５７および５８と、搬送波再生回路
５９と、極性判別回路６０および６１、論理回路
６２および６３、低域ろ波器６４および６５、お
よび電圧制御発振器６６および６７より成るタイ
ミング同期回路６８とを備えている。 第３の実施例は、極性判別回路６０および論理
回路６２より成る位相制御信号検出系と、極性判
別回路６１および論理回路６３より成る位相制御
信号検出系とを含む、２系統の位相制御信号検出
系がタイミング同期回路６８に備えられており、
これらの位相制御信号検出系から出力される一対
の位相制御信号は、それぞれ対応する低域ろ波器
６４および６５を経由して電圧制御発振器６６お
よび６７に入力されて、それぞれ電圧制御発振器
６６および６７において発振出力されるタイミン
グ信号T′およびT″の位相を制御調整する。これ
らのタイミング信号T′およびT″は、それぞれ対
応する２ビツトＡ／Ｄコンバータ５７および５８
に対して、個別に、常に最適タイミングにおいて
供給される。なお、タイミング同期回路６８の基
本的な動作内容は、前述の第１の実施例の場合と
同様である。 次に、本発明の第４の実施例について、その動
作を説明する。 第７図は、第４の実施例の要部を示すブロツク
図で、４相位相変調方式による復調装置に対する
本発明の一適用例である。図において、本実施例
は、第１の位相検波器６９と、第２の位相検波器
７０と、π／２位相推移器７１と、２ビツトＡ／
Ｄコンバータ７２および７３と、搬送波再生回路
７４と、極性判別回路７５および７６、論理回路
７７および７８、低域ろ波器７９および８０、電
圧制御発振器８１および可変位相器８２より成る
タイミング同期回路８３とを備えている。 第４の実施例においては、極性判別回路７５お
よび論理回路７７より成る位相制御信号検出系
と、極性判別回路７６および論理回路７８より成
る位相制御信号検出系とを含む、２系統の位相制
御信号検出系がタイミング同期回路８３に備えら
れており、前者の位相制御信号検出系において
は、２ビツトＡ／Ｄコンバータ７２から出力され
るデータ信号X1が極性判別用として参照され、
その位相制御信号の出力は、低域ろ波器７９を経
由して可変位相器８２に入力される。また、他
方、後者の位相制御信号検出系においては、２ビ
ツトＡ／Ｄコンバータ７３から出力されるデータ
信号Y1が極性判別用として参照され、その位相
制御信号の出力は、低域ろ波器８０を経由して電
圧制御発振器８１に送られる。電圧制御発振器８
１においては、前記位相制御信号により制御され
て、所定のタイミング信号T′が生成され、２ビ
ツトＡ／Ｄコンバータ７２に供給される。一方、
可変位相器８２においては、低域ろ波器７９から
送られてくる前記位相制御信号により、電圧制御
発振器８１から入力されるタイミング信号の位相
が制御調整されて、所定のタイミング信号T″が
生成され、２ビツトＡ／Ｄコンバータ７３に供給
される。 本実施例においては、２ビツトＡ／Ｄコンバー
タ７２に供給されるタイミング信号T′は、極性
判別用としてデータ信号Y1が参照されて生成さ
れ、２ビツトＡ／Ｄコンバータ７３に供給される
タイミングT″は、極性判別用としてデータ信号
X1が参照されて生成されている。しかし、電圧
制御発振器８１から出力されるタイミング信号
が、可変位相器８２により位相制御されてタイミ
ング信号T″が生成されるクロス制御過程を介し
て、上記一対の２ビツトＡ／Ｄコンバータ７２お
よび７３に対して送出されるタイミング信号
T′およびT″は、それぞれ最適タイミングにおい
て供給される。なお、極性判別回路７５および論
理回路７７より成る位相制御信号検出系と、極性
判別回路７６および論理回路７８より成る位相制
御信号検出系の動作については、前述の第１の実
施例の場合と同様である。 次に、本発明の第５の実施例について、その動
作を説明する。 第８図は、第５の実施例の要部を示すブロツク
図で、16値直交振幅変調方式による復調装置に対
する本発明の一適用例である。図において、本実
施例は、第１の位相検波器８４と、第２の位相検
波器８５と、π／２位相推移器８６と、３ビツト
Ａ／Ｄコンバータ８７および８８と、搬送波再生
回路８９と、極性判別回路９０、論理回路９１、
低域ろ波器９２および電圧制御発振器９３より成
るタイミング同期回路９４とを備えている。 第５の実施例は、16値直交振幅変調信号Ｓの入
力に対応して、Ａ／Ｄコンバータとしては、一対
の３ビツトＡ／Ｄコンバータ８７および８８が備
られており、極性判別回路９０に対する極性判別
用信号としては、３ビツトＡ／Ｄコンバータ８７
から出力されるデータ信号X1およびX2が参照さ
れ、またベースバンド信号の位置判別用として
は、３ビツトＡ／Ｄコンバータから出力される３
系列のデータ信号の内の、データ信号X3が論理
回路９１に入力されている。極性判別回路９０の
一実施例は、その要部が第１１図のブロツク図に
示されており、図に示されるように、Ｄタイプ・
フリツプフロツプ１１７〜１２２と、振幅比較器
１２３とにより形成されている。極性判別回路９
０に入力されるデータ信号X1およびX2と、タイ
ミング信号Ｔとに対応して、Ｄタイプ・フリツプ
フロツプ１１７および１２０の出力には、データ
信号X1およびX2のサンプリング点T1時における
データy1が得られ、Ｄタイプ・フリツプフロツプ
１１９および１２２の出力には、データ信号X1
およびX2のサンプリング点T-1時におけるデータ
y-1が得られる。これらのデータy1およびy-1は、
振幅比較器１２３に入力され、それらのレベルが
論理演算処理されて、３ビツトＡ／Ｄコンバータ
８７に入力される４値ベースバンド信号の微係数
の極性が判別される。今、T-1時点の４値信号を
E-1とし、T1時点の４値信号をE1とすると、振幅
比較器１２３においてはE1−E-1＝Ｍが演算さ
れ、Ｍが正、すなわちT0時点における微係数が
正の時には、信号Ｇは“１”として出力され、Ｍ
が負、すなわちT0時点における微係数が負の時
には、信号が“１”として出力される。なお、
上記のE-1およびE1は、Ｄタイプ・フリツプフロ
ツプ１１７，１１９，１２０および１２２の出力
から、上述のように、振幅比較器１２３における
論理演算処理作用の一環として得られる。 上述のように、極性判別回路９０からは信号Ｇ
およびが出力され、論理回路９１に入力される
が、論理回路９１の動作については、前述の各実
施例の場合と同様であり、論理回路９１から出力
される位相制御信号は、低域ろ波器９２を経由し
て電圧制御発振器９３に入力され、電圧制御発振
器９３において発振出力されるタイミング信号Ｔ
の位相が制御調整される。このタイミング信号Ｔ
は、一対の３ビツトＡ／Ｄコンバータ８７および
８８に対して、共通の１系統のタイミング信号と
して供給される。 次に、本発明の第６の実施例について、その動
作を説明する。 第９図は、第６の実施例の要部を示すブロツク
図で、16値直交振幅変調方式による復調装置に対
する本発明の一適用例である。図において、本実
施例は、第１の位相検波器９５と、第２の位相検
波器９６と、π／２位相推移器９７と、３ビツト
Ａ／Ｄコンバータ９８および９９と、搬送波再生
回路１００と、極性判別回路１０１、論理回路１
０２、低域ろ波器１０３および電圧制御発振器１
０４より成るタイミング同期回路１０５とを備え
ている。 この第６の実施例が、前述の第５の実施例と異
なる点は、極性判別回路１０１に対して、極性判
別用として入力されるデータ信号が、３ビツト
Ａ／Ｄコンバータ９８から出力されるデータ信号
X1のみであり、データ信号X2を必要としていな
いことである。この場合における極性判別回路１
０１の一実施例は、第４図に示される極性判別回
路２２と同様であり、データ信号X1のみが極性
判別用として参照され、信号Ｇおよびが論理回
路１０２に送られる。論理回路１０２から出力さ
れる位相制御信号が、低域ろ波器１０３を経由し
て電圧制御発振器１０４に送られ、電圧制御発振
器１０４において発振出力されるタイミング信号
の位相が制御調整されて、所定のタイミング信号
Ｔとして、一対の３ビツトＡ／Ｄコンバータ７８
および９９に対して共通に供給される動作につい
ては、前述の第５の実施例の場合と同様である。 なお、前述の第５および第６の実施例における
比較対比より明らかなように、第６の実施例にお
いては、３ビツトＡ／Ｄコンバータ９８から出力
される３系列のデータ信号X1，X2およびX3の内
の、１系列のデータ信号X1のみが、極性判別用
として極性判別回路１０１に対して参照されてお
り、これにともなつて、極性判別回路１０１も、
第５の実施例における極性判別回路９０と比較し
て構成が簡易化されている。 次に、本発明の第７の実施例について、その動
作を説明する。 第１０図は、第７の実施例の要部を示すブロツ
ク図で、64値直交振幅変調方式による復調装置に
対する本発明の一適用例である。図において、本
実施例は、第１の位相検波器１０６と、第２の位
相検波器１０７と、π／２位相推移器１０８と、
４ビツトＡ／Ｄコンバータ１０９および１１０
と、搬送波再生回路１１１と、極性判別回路１１
２、論理回路１１３、低域ろ波器１１４および電
圧制御発振器１１５より成るタイミング回路１１
６とを備えている。 この第７の実施例が、前述の第６の実施例と異
なる点は、64値直交振幅変調方式に対応して、
Ａ／Ｄコンバータが、一対の４ビツトＡ／Ｄコン
バータ１０９および１１０により形成されている
ことであり、極性判別回路１１２に対する極性判
別用としては、第６の実施例の場合と同様に、４
ビツトＡ／Ｄコンバータ１０９から出力されるデ
ータ信号X1のみが用いられている。言うまでも
なく、極性判別回路１１２および論理回路１１３
より成る位相制御信号検出系の作用は、第６の実
施例の場合と同様である。 なお上記の説明においては、本発明を適用する
実施例として、４相位相変調方式、16値直交振幅
変調方式および64値直交振幅変調方式等による復
調装置に対する適用例について説明を行つている
が、本発明の適用範囲は、上記の多相位相変調方
式および多値直交振幅変調方式の範囲に限定され
るものではなく、Ｎ＝２、４、８、16、…、およ
びL2＝２、３、４、…、により規定されるよう
に、一般的には更に多相のＮ相位相変調方式、お
よび更に多値のL2値直交振幅変調方式による復
調装置に対しても、有効に適用されることは言う
までもない。又前記実施例における搬送波再生回
路はＡ／Ｄ CONV出力を用いて実現している
が、本発明においてはこれに限定されるものでは
なく、従来の搬送波再生回路（例えばIF帯で用
いられる逆変調方式あるいはベースバンドコスタ
ス形etc）を用いることができることは明らかで
ある。 （発明の効果） 以上詳細に説明したように、本発明は、多相位
相変調方式または多値直交振幅変調方式による復
調装置において、所定のＡ／Ｄコンバータに対す
るサンプリング整形用のタイミング信号の生成手
段として、前記Ａ／Ｄコンバータから出力される
データ信号の内の、特定のデータ信号を参照して
形成されるタイミング同期回路を適用することに
より、前記Ａ／Ｄコンバータに供給されるタイミ
ング信号に対する位相調整作用を全く不要とし、
常時、最適タイミングにおいて復調ベースバンド
信号をサンプリング整形することができるという
効果がある。
第１図は、従来の復調装置の要部を示すブロツ
ク図、第２図、第５図、第６図、第７図、第８
図、第９図および第１０図は、それぞれ、第１、
第２、第３、第４、第５、第６および第７の実施
例の要部を示すブロツク図、第３図はタイミング
同期系の動作説明図、第４図は、極性判別回路お
よび論理回路の一実施例の要部を示すブロツク
図、第１１図は、極性判別回路の他の実施例の要
部を示すブロツク図である。図において、１，１
６，４０，５４，６９，８４，９５，１０６……
第１の位相検波器、２，１７，４１，５５，７
０，８５，９６，１０７……第２の位相検波器、
３，１８，４２，５６，７１，８６，９７，１０
８……π／２位相推移器、４，５，１９，２０，
４３，４４，５７，５８，７２，７３……２ビツ
トＡ／Ｄコンバータ、６，２１，４５，５９，７
４，８９，１００，１１１……搬送波再生回路、
７，８……全波整流回路、９，１０……位相調整
回路、１１……位相比較器、１２，２４，５１，
６４，６５，７９，８０，９２，１０３，１１４
……低域ろ波器、１３，２５，５２，６６，６
７，８１，９３，１０４，１１５……電圧制御発
振器、１４，１５，２６，５３，６８，８３，９
４，１０５，１１６……タイミング同期回路、２
２，４６，４７，６０，６１，７５，７６，９
０，１０１，１１２……極性判別回路、２３，４
８，４９，６２，６３，７７，７８，９１，１０
２，１１３……論理回路、２７，２８，２９，３
１，３２，３９，１１７，１１８，１１９，１２
０，１２１，１２２……Ｄタイプ・フリツプフロ
ツプ、３０，１２３……振幅比較器、３３……
OR／NORゲート、３４，３５，３８……AND
ゲート、３６，３７……ORゲート、５０……加
算回路、８２……可変位相器、８７，８８，９
８，９９……３ビツトＡ／Ｄコンバータ、１０
９，１１０……４ビツトＡ／Ｄコンバータ。
ク図、第２図、第５図、第６図、第７図、第８
図、第９図および第１０図は、それぞれ、第１、
第２、第３、第４、第５、第６および第７の実施
例の要部を示すブロツク図、第３図はタイミング
同期系の動作説明図、第４図は、極性判別回路お
よび論理回路の一実施例の要部を示すブロツク
図、第１１図は、極性判別回路の他の実施例の要
部を示すブロツク図である。図において、１，１
６，４０，５４，６９，８４，９５，１０６……
第１の位相検波器、２，１７，４１，５５，７
０，８５，９６，１０７……第２の位相検波器、
３，１８，４２，５６，７１，８６，９７，１０
８……π／２位相推移器、４，５，１９，２０，
４３，４４，５７，５８，７２，７３……２ビツ
トＡ／Ｄコンバータ、６，２１，４５，５９，７
４，８９，１００，１１１……搬送波再生回路、
７，８……全波整流回路、９，１０……位相調整
回路、１１……位相比較器、１２，２４，５１，
６４，６５，７９，８０，９２，１０３，１１４
……低域ろ波器、１３，２５，５２，６６，６
７，８１，９３，１０４，１１５……電圧制御発
振器、１４，１５，２６，５３，６８，８３，９
４，１０５，１１６……タイミング同期回路、２
２，４６，４７，６０，６１，７５，７６，９
０，１０１，１１２……極性判別回路、２３，４
８，４９，６２，６３，７７，７８，９１，１０
２，１１３……論理回路、２７，２８，２９，３
１，３２，３９，１１７，１１８，１１９，１２
０，１２１，１２２……Ｄタイプ・フリツプフロ
ツプ、３０，１２３……振幅比較器、３３……
OR／NORゲート、３４，３５，３８……AND
ゲート、３６，３７……ORゲート、５０……加
算回路、８２……可変位相器、８７，８８，９
８，９９……３ビツトＡ／Ｄコンバータ、１０
９，１１０……４ビツトＡ／Ｄコンバータ。
Claims (1)
- 【特許請求の範囲】 １ Ｎ（Ｎ＝２、４、８、16、…）相位相変調方
式またはL2（Ｌ＝２、３、４、…）値直交振幅変
調方式による、所定の帯域制限されたデイジタル
搬送波変調信号をそれぞれ入力して、相互にπ／
２ラジアンの位相差を有する搬送波再生信号を介
して同期検波し、所定の一対の復調ベースバンド
信号を生成する第１および第２の一対の位相検波
器と、 帯域制限された前記一対の復調ベースバンド信
号を入力して、所定のタイミング信号によるサン
プリング整形作用を介してデイジタル変換し、そ
れぞれ所定のｋ（１以上の整数）系列のデータ信
号として出力する一対のｋビツトＡ／Ｄコンバー
タと、 前記デイジタル搬送波変調信号の搬送波信号に
対応する搬送波再生信号を生成し、前記一対の位
相検波器に対する同期検波用として出力する搬送
波再生回路と、 前記タイミング信号を生成する手段として、所
定の位相制御信号により、当該タイミング信号の
出力位相が自動的に制御調整されるように形成さ
れるタイミング信号発生回路と、前記一対のＡ／
Ｄコンバータから出力される一対のｋ系列のデー
タ信号の内の、特定の極性判別用のデータ信号を
入力して、前記Ａ／Ｄコンバータのサンプリング
点における前記帯域制限されたベースバンド信号
の微係数の極性を判別する極性判別回路と、前記
極性判別回路とともにタイミング同期システムの
位相制御信号検出系を形成し、前記極性判別回路
から出力される所定の極性判別信号を参照して、
前記一対のＡ／Ｄコンバータから出力される一対
のｋ系列のデータ信号の内の、所定のベースバン
ド信号の位置判別用データ信号に対して、所定の
論理操作を行うことにより前記位相制御信号を生
成して出力する論理回路と、により形成される所
定のタイミング同期回路と、 を備えることを特徴とする復調装置。 ２ 前記タイミング同期回路に、前記極性判別回
路および論理回路より成る１系統の位相制御信号
検出系が備えられており、この１系統の位相制御
信号検出系に対応して、前記帯域制限されたベー
スバンド信号の徴係数の極性判定用として、前記
一対のＡ／Ｄコンバータの内の、所定の一方の
Ａ／Ｄコンバータから出力される特定の（ｋ−
１）系列、または特定の１系列のデータ信号のい
ずれかが参照されるとともに、前記１系統の位相
制御信号検出系に対応して生成される１系統のタ
イミング信号が、前記一対のＡ／Ｄコンバータに
対して共通に供給される特許請求の範囲第１項記
載の復調装置。 ３ 前記タイミング同期回路に、前記極性判別回
路および論理回路より成る２系統の位相制御信号
検出系が備えられており、この２系統の位相制御
信号検出系に対応して、前記帯域制限されたベー
スバンド信号の微係数の極性判定用として、前記
一対のＡ／Ｄコンバータからそれぞれ出力され
る、特定の（ｋ−１）系列または特定の１系列の
データ信号のいずれかが、それぞれ参照されると
ともに、前記２系統の位相制御信号検出系に対応
して生成される１系統のタイミング信号が、前記
一対のＡ／Ｄコンバータに対して共通に供給され
る特許請求の範囲第１項記載の復調装置。 ４ 前記タイミング同期回路に、前記極性判別回
路および論理回路より成る少くとも２系統の位相
制御信号検出系が備えられており、この２系統の
位相制御信号検出系に対応して、前記帯域制限さ
れたベースバンド信号の微係数の極性判定用とし
て、前記一対のＡ／Ｄコンバータからそれぞれ出
力される、特定の（ｋ−１）系列または特定の１
系列のデータ信号のいずれかが、それぞれ個別に
参照されるとともに、前記２系統の位相制御信号
検出系に対応して生成される２系統のタイミング
信号が、それぞれ対応するＡ／Ｄコンバータに対
して独立に供給される特許請求の範囲第１項記載
の復調装置。 ５ 前記タイミング同期回路に、前記タイミング
信号発生回路の出力信号の位相を、少くとも１系
統の所定の位相制御信号を介して自動的に制御調
整する所定の可変位相器と、前記極性判別回路お
よび論理回路より成る位相制御信号検出系が、前
記タイミング信号発生回路の出力位相を自動的に
制御調整する系と、前記可変位相器により前記タ
イミング信号発生回路の出力信号の位相を自動的
に制御調整する系とに対応して、少くとも２系統
備えられており、この２系統の位相制御信号検出
系に対応して、前記帯域制限されたベースバンド
信号の微係数の極性判定用として、前記一対の
Ａ／Ｄコンバータからそれぞれ出力される、特定
の（ｋ−１）系列または特定の１系列のデータ信
号のいずれかが、それぞれ個別に参照されて、前
記２系統の位相制御信号検出系に対応して生成さ
れる２系統のタイミング信号が、それぞれ、極性
判定用として参照されないデータ信号に対応する
Ａ／Ｄコンバータに対して、独立に供給される特
許請求の範囲第１項記載の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14471384A JPS6124356A (ja) | 1984-07-12 | 1984-07-12 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14471384A JPS6124356A (ja) | 1984-07-12 | 1984-07-12 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6124356A JPS6124356A (ja) | 1986-02-03 |
| JPH0234548B2 true JPH0234548B2 (ja) | 1990-08-03 |
Family
ID=15368558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14471384A Granted JPS6124356A (ja) | 1984-07-12 | 1984-07-12 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6124356A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4726043A (en) * | 1986-11-28 | 1988-02-16 | American Telephone And Telegraph Company | Data decision-directed timing and carrier recovery circuits |
| JP2550041B2 (ja) * | 1986-12-26 | 1996-10-30 | 株式会社東芝 | クロック再生方式 |
-
1984
- 1984-07-12 JP JP14471384A patent/JPS6124356A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6124356A (ja) | 1986-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| JPH0428185B2 (ja) | ||
| JPH0234548B2 (ja) | ||
| JPS6347313B2 (ja) | ||
| JPS6362931B2 (ja) | ||
| JPH0230222B2 (ja) | ||
| JPS6210950A (ja) | デイジタル無線通信方式 | |
| JPH0326934B2 (ja) | ||
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPH0118616B2 (ja) | ||
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JP2689922B2 (ja) | 復調装置 | |
| JPH06152669A (ja) | クロック再生回路 | |
| JPH03205940A (ja) | ディジタル復調器 | |
| JPH0323021B2 (ja) | ||
| JPH0334705B2 (ja) | ||
| JP3487221B2 (ja) | クロック再生装置およびクロック再生方法 | |
| JP3364775B2 (ja) | クロック位相誤差検出回路 | |
| JPS60189354A (ja) | 通信方式 | |
| JPH0423458B2 (ja) | ||
| JPH0420546B2 (ja) | ||
| JPS63229933A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |