JPH05219130A - 搬送波再生回路 - Google Patents

搬送波再生回路

Info

Publication number
JPH05219130A
JPH05219130A JP4021072A JP2107292A JPH05219130A JP H05219130 A JPH05219130 A JP H05219130A JP 4021072 A JP4021072 A JP 4021072A JP 2107292 A JP2107292 A JP 2107292A JP H05219130 A JPH05219130 A JP H05219130A
Authority
JP
Japan
Prior art keywords
signal
jitter
carrier
circuit
estimated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4021072A
Other languages
English (en)
Inventor
Kazuhiro Miyauchi
一洋 宮内
Shinji Suzuki
信司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP4021072A priority Critical patent/JPH05219130A/ja
Publication of JPH05219130A publication Critical patent/JPH05219130A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】 ディジタル位相変調波から弁別出力を復調す
るための弁別器に適用される搬送波信号を、ディジタル
位相変調波から再生する搬送波再生回路において、ジッ
タの無い搬送波信号を再生する搬送波再生回路を提供す
ることを目的とする。 【構成】 上記弁別出力を時系列的に記憶し、該記憶さ
れた時系列信号に基いて搬送波信号のパターンジッタの
大きさを推定するパターンジッタ量推定手段と、該パタ
ーンジッタ量推定手段で推定した推定ジッタ量に基いて
上記搬送波信号を補正する補正手段とを具備する構成と
した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル通信機器等
に用いられる搬送波再生回路に関し、特に、符号間干渉
が大きくジッタの生じやすい場合でも、安定な搬送波信
号を再生する搬送波再生回路に関する。
【0002】
【従来の技術】ディジタル位相変調波(PSK)から弁
別出力を再生する弁別器にあっては、ディジタル位相変
調波から搬送波信号を再生し、この搬送波信号に基いて
検波することにより弁別信号を再生する。
【0003】従来、この搬送波信号を再生する搬送波再
生回路は、例えば、ディジタル位相変調波の周波数を逓
倍回路で整数倍に高めることにより変調成分を除去した
後、狭帯域フィルタ及びリミッタで雑音成分等を除去
し、更に分周回路で分周することにより搬送波信号を得
る方式のものや、ディジタル位相変調波の周波数を逓倍
回路で整数倍に高めることにより変調成分を除去した
後、位相ロックループ回路(PLL回路)で抽出搬送波
を得、更に分周回路で抽出搬送波を分周することによっ
て搬送波信号を得る方式のものが知られている。
【0004】ところが、このような搬送波再生回路で
は、n相のディジタル位相変調波を弁別するための搬送
波信号を再生するために、n相のディジタル位相変調波
を逓倍回路でn逓倍すると、搬送波信号に振幅及び位相
に変動を生じ、その結果、ジッタが乗る問題があった。
【0005】即ち、ディジタル位相変調波を矩形波のま
まで伝送すると、矩形波は広い周波数スペクトルを有す
ることから、伝送のために広い周波数帯域を専有するこ
ととなって周波数の有効利用が行えないので、一般的に
は、周波数帯域を制限する帯域制限フィルタにディジタ
ル位相変調波を通過させ、帯域制限されたディジタル位
相変調波を伝送している。したがって、実際には、搬送
波再生回路は、帯域制限されたディジタル位相変調波か
ら搬送波信号を再生することとなり、この帯域制限され
たディジタル位相変調波を上記逓倍回路で逓倍すると位
相変動等を生じてジッタが発生することとなる。
【0006】そこで、このようなジッタの発生を改善す
る為に、電子情報通信学会技術報告A・P90−136
「確定パターンに帯する逓倍形搬送波再生回路の動作特
性」の論文に示された技術が知られている。
【0007】この論文に開示された搬送波再生回路は、
ディジタル位相変調波のタイミングクロックに同期した
パルスを作成し、逓倍回路で逓倍されたディジタル位相
変調波をこのパルスによってゲートする構成とすること
により、ジッタが抑止された搬送波信号を得ることがで
きるようにしている。
【0008】
【発明が解決しようとする課題】しかしながら、上記論
文に報告された従来の搬送波再生回路は、ディジタル位
相変調波のタイミングクロックに同期したパルスでゲー
ト操作するので、逓倍回路で逓倍されたディジタル位相
変調波が断続することから、Qの高い搬送波再生回路が
必要となり、実現が困難となる問題があった。
【0009】本発明はこのような問題点に鑑みてなされ
たものであり、ジッタが抑止された搬送波信号を再生す
ることができる新規な搬送波再生回路を提供することを
目的とする。
【0010】
【課題を解決するための手段】このような目的を達成す
るために本発明は、ディジタル位相変調波から弁別出力
を復調するための弁別器に適用される搬送波信号を、デ
ィジタル位相変調波から再生する搬送波再生回路におい
て、上記弁別出力を時系列的に記憶する記憶手段と、該
記憶手段に記憶された時系列信号に基いてパターンジッ
タの大きさを推定するパターンジッタ量推定手段と、該
パターンジッタ量推定手段で推定した推定ジッタ量に基
いて上記搬送波信号を補正する補正手段を具備するよう
にした。
【0011】
【作用】本発明によれば、記憶手段は復調された弁別出
力を所定タイミングに同期して時系列で順次記憶してい
き、推定手段は、該記憶手段で記憶した時系列信号を入
力してその時系列信号に対応したジッタの大きさを推定
すると共に、その推定したジッタ量に基いて、ジッタを
打ち消すための補正制御信号を発生する。そして、該補
正制御信号で補正制御することによりジッタの無い搬送
波信号を発生させるので、この搬送波信号に基いて検波
することにより、ジッタを抑止した弁別出力を再生する
ことができる。
【0012】
【実施例】以下、本発明の一実施例を図面と共に説明す
る。
【0013】まず、実施例の概略構成並びにジッタ等の
発生を抑止するための原理を説明する。
【0014】図1において概略構成を述べると、図示し
ない伝送路からのディジタル位相変調波Siは、搬送波
再生手段1とデータ再生手段2に供給され、データ再生
手段2は、搬送波再生手段1で再生された搬送波信号S
kに基いてディジタル位相変調波Siを検波及び判定識
別することにより、弁別出力Soを復調する。
【0015】又、パターンジッタ量計算手段3には弁別
出力Soが供給され、弁別出力Soを時系列に記憶し
て、その記憶した時系列信号に対応するジッタ量を推定
し、その予想ジッタ量の信号を出力する。
【0016】補正信号発生手段4は、予想ジッタ量の信
号からジッタの発生を抑止するための補正信号Scを発
生し、搬送波再生手段1に供給することにより、ジッタ
の無い搬送波信号Skを再生させる。
【0017】次に、原理を説明すると、このような構成
を有しない従来の搬送波再生回路では、帯域制限された
ディジタル位相変調波から搬送波信号を再生するので符
号間干渉を生じることとなる。
【0018】このジッタ発生原因を考察すると、周波数
を有効利用するために伝送データを帯域制限する帯域制
限用のフィルタの時間応答特性と、ジッタが発生するタ
イミングの前後の信号波形によって決まることがわか
る。
【0019】そこで、この実施例は、適用しようとする
システムで用いられている帯域制限用のフィルタの時間
応答を計測し、パターンジッタ量計算手段3が、ジッタ
が発生するタイミングの前後の信号波形にどの程度の影
響を及ぼすかを予め推定し、前後何ビット分の影響を考
慮することでジッタが消去できるかを計算する。そし
て、そのビット数で表される全ての状態について予想ジ
ッタ量を求め、この予想ジッタ量に基いて搬送波再生手
段1の搬送波信号Skを補正することにより、ジッタの
発生を抑止するようにした。例えば、前後nビットの影
響を考慮する場合は、パターンジッタ量計算手段3で2
2n+1通りの状態について予想ジッタ量を求めるようにし
た。
【0020】尚、ディジタル位相変調波Siが、コサイ
ンロールオフ等化されている場合には、搬送波信号Sk
の同相成分をI(t) 、直交成分をQ(t) とすると、
【0021】
【数1】
【0022】
【数2】
【0023】から計算する。
【0024】次に、図1に示した同期再生回路のより具
体的な実施例を図2に基いて説明する。尚、図2におい
て図1と相当する部分を同一符号で示す。
【0025】図2において、搬送波再生手段1は、伝送
路を介して伝送されるディジタル位相変調波Siが入力
されるn逓倍回路5と、位相比較器6、加算回路7、ル
ープフィルタ8、電圧制御発振器(VCO)9、及びn
分周回路10を有している。
【0026】n逓倍回路5はディジタル位相変調波Si
をn逓倍して逓倍信号を出力し、位相比較器6は電圧制
御発振器9のクロック信号と逓倍信号との位相差を検出
し、加算回路7はその位相差信号に後述する補正信号S
cを加算して加算信号を出力し、ループフィルタ8は加
算信号を平滑化する。そして、電圧制御発振器9がこの
平滑化された直流電圧に対応する周波数の信号を発生
し、n分周回路10はクロック信号を分周することによ
り、搬送波信号Skを出力する。
【0027】データ再生手段2は、検波器11、レベル
判定回路12及びクロック再生回路13を有している。
【0028】検波器11はディジタル位相変調波Siを
搬送波信号Skに基いて検波してデジタル情報データを
出力し、クロック再生回路13はデジタル情報データか
ら同期クロック信号を再生する。そして、レベル判定回
路12が同期クロック信号に同期してデジタル情報デー
タを判定及び識別することにより、弁別出力Soを復調
する。
【0029】パターンジッタ量計算手段3は、シリアル
メモリに相当するシフトレジスタ14と、読出専用メモ
リ(ROM)15を有している。
【0030】シフトレジスタ14は、弁別出力Soを同
期クロック信号に同期して時系列で順次記憶し、記憶し
た各ビットデータをアドレスデータとして読出専用メモ
リ8に並列転送する。尚、ビット数は、上記原理に基い
て、22n+1ビットに設定されている。
【0031】読出専用メモリ15は、上記原理に基い
て、周波数を有効利用するために伝送データを帯域制限
する帯域制限用のフィルタの時間応答特性とジッタが発
生するタイミングの前後の信号波形によって決まる所定
の推定ジッタ量のデータを、アドレスデータに対応して
予め記憶している。したがって、シフトレジスタ14に
順次格納される記憶データに対応する特定の推定ジッタ
量のデータを出力する。
【0032】補正信号発生手段4はD/A変換器16で
構成され、推定ジッタ量のデータをアナログの補正電圧
信号Scに変換して、加算回路7に供給する。
【0033】このような構成の実施例によれば、加算回
路7が、位相比較回路6から出力された位相差信号にジ
ッタ成分を消去するように作用する補正電圧信号Scが
加算し、その補正された加算信号をループフィルタ8で
直流電圧に平滑化し、電圧制御発振器9がその直流電圧
に相当する周波数の信号を発生し、更にn分周回路10
がn分周することで搬送波信号Skを再生するので、ジ
ッタが乗らない搬送波信号Skを得ることができる。
【0034】次に、他の実施例を図3に基いて説明す
る。尚、図3において図2と同一又は相当する部分を同
一符号で示す。
【0035】図2に示す実施例との相違点は、ループフ
ィルタ8と電圧制御発振器9の間に加算回路7を接続
し、ループフィルタ8から出力される直流電圧とD/A
変換器16から出力される補正電圧信号Scを加算して
電圧制御発振器9に供給する構成となっている。
【0036】この実施例によれば、図2に示した実施例
と同じ作用で電圧制御発振器9に直流電圧が供給される
ので、n分周回路10からは、ジッタの抑止された搬送
波信号Skを得ることができ、その結果、ジッタの無い
弁別出力Soを得ることができる。
【0037】
【発明の効果】以上説明したように、本発明によれば、
ディジタル位相変調波から弁別出力を再生するための弁
別器に適用される搬送波信号を、ディジタル位相変調波
から再生する搬送波再生回路において、弁別出力を時系
列的に記憶する記憶手段と、該記憶手段に記憶された時
系列信号に基いてパターンジッタの大きさを推定するパ
ターンジッタ量推定手段と、該パターンジッタ量推定手
段で推定した推定ジッタ量に基いて上記搬送波信号を補
正する補正手段を具備するようにしたので、ジッタの無
い搬送波信号をえることができ、この搬送波信号に基い
て検波することにより、ジッタを抑止した弁別出力を復
調することができる。
【0038】又、逓倍回路の出力をゲートしない構成で
あるので、Qを高くすることなく搬送波再生回路を実現
することができる。
【図面の簡単な説明】
【図1】本発明による同期再生回路の一実施例の概略構
造を示すブロック図である。
【図2】一実施例の詳細な構成を示すブロック図であ
る。
【図3】他の実施例の構成を示すブロック図である。
【符号の説明】
1…搬送波再生手段、2…データ再生手段、3…パター
ンジッタ量計算手段、4…補正信号発生手段、5…n逓
倍回路、6…位相比較回路、7…加算回路、8…ループ
フィルタ、9…電圧制御発振器、10…n分周回路、1
1…検波器、12…レベル判定回路、13…クロック再
生回路、14…シフトレジスタ、15…読出専用メモ
リ、16…D/A変換器。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ディジタル位相変調波から弁別出力を復
    調するための弁別器に適用される搬送波信号を、ディジ
    タル位相変調波から再生する搬送波再生回路において、 前記弁別出力を時系列的に記憶し、該記憶された時系列
    信号に基いて搬送波信号のパターンジッタの大きさを推
    定するパターンジッタ量推定手段と、 該パターンジッタ量推定手段で推定した推定ジッタ量に
    基いて上記搬送波信号を補正する補正手段と、 を具備した搬送波再生回路。
JP4021072A 1992-02-06 1992-02-06 搬送波再生回路 Pending JPH05219130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4021072A JPH05219130A (ja) 1992-02-06 1992-02-06 搬送波再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4021072A JPH05219130A (ja) 1992-02-06 1992-02-06 搬送波再生回路

Publications (1)

Publication Number Publication Date
JPH05219130A true JPH05219130A (ja) 1993-08-27

Family

ID=12044687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4021072A Pending JPH05219130A (ja) 1992-02-06 1992-02-06 搬送波再生回路

Country Status (1)

Country Link
JP (1) JPH05219130A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049963A (ja) * 2009-08-28 2011-03-10 Asahi Kasei Electronics Co Ltd Pll回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049963A (ja) * 2009-08-28 2011-03-10 Asahi Kasei Electronics Co Ltd Pll回路

Similar Documents

Publication Publication Date Title
US5661761A (en) Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same
JP3041175B2 (ja) Ofdm同期復調回路
JPH0746218A (ja) ディジタル復調装置
JPH03236652A (ja) 適応位相検出同期方法
US4918709A (en) Data demodulator baud clock phase locking
JPH08251243A (ja) 復調方法及び復調装置
US5914985A (en) Digital demodulator
JPH05219130A (ja) 搬送波再生回路
JP3492713B2 (ja) タイミング再生装置
JP3852574B2 (ja) 信号復調装置及び信号復調方法
JPH08102769A (ja) Ofdm同期復調回路
JP3369291B2 (ja) 位相誤差検出回路およびクロック再生回路
JP3058906B2 (ja) キャリア再生回路
JP4218100B2 (ja) 情報処理装置および方法、並びに記録媒体
JPH09130443A (ja) ディジタル復調装置
JP3312658B2 (ja) クロック位相誤差検出方法および回路
JP3462786B2 (ja) デジタル復調装置
JP2912246B2 (ja) 復調システム
JP3926945B2 (ja) キャリア再生回路及びキャリア再生方法
JP2007142939A (ja) 復調器
JP2689922B2 (ja) 復調装置
JP2748727B2 (ja) 搬送波同期回路
JPH0316452A (ja) バースト信号復調装置
JP2512069B2 (ja) ディジタル磁気記録再生装置
JP4066108B2 (ja) 情報処理装置および方法、並びに提供媒体