JP2011049963A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2011049963A JP2011049963A JP2009198225A JP2009198225A JP2011049963A JP 2011049963 A JP2011049963 A JP 2011049963A JP 2009198225 A JP2009198225 A JP 2009198225A JP 2009198225 A JP2009198225 A JP 2009198225A JP 2011049963 A JP2011049963 A JP 2011049963A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- filter
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】一の信号の位相と他の信号の位相との差分に応じた差分信号を出力する位相比較器1、差分信号に応じた電流信号を生成するチャージポンプ回路2、電流信号を平滑化して信号n1を生成するループフィルタ9、信号n1をフィルタリングして信号n2、n5を生成するノッチフィルタ5、信号n1の位相と信号n2の位相との差分に基づいて、ノッチフィルタ5によって遮断される遮断周波数を調整する遮断周波数調整回路6、信号n5に基づいて所定の周波数の信号を発振する電圧制御発振回路3によってPLL回路を構成する。ノッチフィルタ5は、ループフィルタ9によって遮断される周波数よりも低い周波数の範囲に上限値と下限値が含まれる所定の範囲の周波数を遮断する。
【選択図】 図1
Description
ところで、近年、出力される信号によるノイズを制限するため、規格により信号のパワーを制限することがなされている。このような制限に対応するため、出力すべき信号の総パワーを一定にしたままで周波数を拡散させる、FM(Frequency Modulation)変調という方式が採用されている。
クロック信号がFM変調によって拡散されている場合、PLL回路では、拡散された入力信号(以降、拡散信号とも記す)のうち、本来入力されるべき周波数(以降、中心周波数とも記す)の信号(例えば、図15において100MHzの信号)の周辺の周波数(以降、拡散周波数とも記す)を除去する必要がある。
このため、特許文献1記載の技術であっても、中心周波数や拡散周波数が既知でさえあれば、理論的にはFM変調された拡散信号の拡散周波数成分を除去することができる。
特許文献1のPLLシンセサイザは、遮断周波数に応じたデジタル値が予めROMに記憶されており、D/A変換機がデジタル値に応じた電圧値を出力してバラクタVDに印加する。このため、特許文献1は、遮断周波数が既知でなければノイズを除去することができない。したがって、従来技術は、遮断周波数が未知の拡散信号のノイズ除去には対応することができないことになる。
本発明は、このような点に鑑みてなされたものであり、拡散周波数が未知の拡散信号から拡散周波数成分を除去できるPLL回路を提供することを目的とするものである。
請求項3のPLL回路は、請求項2において、前記乗算器が、排他的OR回路、または排他的NOR回路であることを特徴とする。
請求項5のPLL回路は、請求項1〜4のいずれか1項において、前記第2フィルタは、前記第1フィルタから信号が入力される容量素子(例えば図3に示した容量素子12)と、前記容量素子に直列に接続されるインダクタンス素子(例えば図3に示したインダクタンス素子11)と、を含むことを特徴とする。
請求項7のPLL回路は、請求項1〜6のいずれか1項において、前記遮断周波数調整回路を所定の期間だけ稼働させ、前記所定の期間を除く期間には電源(例えば図14に示した電源21)による電力供給を停止する電力供給制御手段(例えば図14に示した制御回路20)をさらに備えることを特徴とする。
請求項4の発明は、前記遮断周波数調整回路は、前記遮断周波数制御信号をフィルタリングし、前記遮断周波数制御信号を一定の電圧値を持った信号にする。このため、遮断周波数制御信号の扱いが簡易になって、遮断周波数調整回路の構成を簡易化することが可能になる。
請求項6の発明は、可変キャパシタの容量を変更することにより、比較的簡易に第2フィルタの遮断周波数を調整することができる。
請求項7の発明は、遮断周波数調整回路を所定の期間だけ稼働させ、前記所定の期間を除く期間には電源の供給を停止させることができる。このため、PLL回路を省力化し、小型化に有利な機器を提供することに寄与することができる。
・実施形態1
(回路構成)
図1は、実施形態1のPLL回路を説明するための回路図である。
図1に示したPLL回路は、位相比較器(図中、PC(Phase Comparator)と記す)1、可変チャージポンプ回路(図中、CHP(Charge pump)と記す)2、ループフィルタ(図中、Loop Filterと記す)9、電圧制御発振回路(図中、VCOと記す)3、可変分周器(図中、DIV(divider)と記す)4を備えている。ループフィルタ9は、ローパスフィルタとして機能するフィルタである。
上記したPLL回路において、位相比較器1は、入力信号と、可変分周器4とから出力される分周信号との位相を比較し、アップ信号(位相進み信号)UPまたはダウン信号(位相遅れ信号)DNを生成する。生成されたアップ信号UP、あるいはダウン信号DNは、可変チャージポンプ回路2に入力される。可変チャージポンプ回路2は、位相比較器1からのアップ信号UPまたはダウン信号DNに基づいて電流(チャージポンプ電流)を入出力するとともに、そのチャージポンプ電流の値を任意の値に設定することができる。
電圧制御発振回路3は、ノッチフィルタ5から出力される制御電圧の値に基づいて固有周波数をもつ発振信号を生成し、出力する。可変分周器4は、電圧制御発振回路3からの出力信号を分周数Nで1/Nに分周し、分周信号を位相比較器1に出力する。
図2は、図1に示したPLL回路によって除去される信号の周波数成分を説明するための図である。図2に示した周波数の範囲のうち、範囲a2の周波数はループフィルタ9によって除去される周波数成分である。また、範囲a1にある周波数成分は、ノッチフィルタ5によって除去される。範囲a1の周波数成分は遮断周波数調整回路6によって拡散信号の拡散周波数に合わせて自動的に変更される。なお、拡散信号の中心周波数は、範囲a2の範囲に含まれている。このため、実施形態1では、ノッチフィルタ5に範囲a1の周波数成分の信号に関する成分だけが入力される。
図3(a)、(b)、(c)は、図1に示したノッチフィルタ5を説明するための図である。図3(a)のように、実施形態1のノッチフィルタ5は、アンプ10、インダクタンス素子11、容量素子12を備えている。ノッチフィルタ5は、ループフィルタ9から信号が入力される容量素子12と、容量素子12に直列に接続されるインダクタンス素子11と、を含んでいる。容量素子12は、容量が可変であって、容量が小さいほどノッチフィルタ5の特性(ノッチフィルタ5によって遮断される周波数成分の範囲)を高帯域に設定することができる。なお、図3に示したノッチフィルタ5のうち、アンプ10は必須の構成ではない。ただし、アンプ10を設けることにより、ループフィルタ9の定数と独立にL・Cの値を決定することが可能になる。
(1)構成
遮断周波数調整回路6は、図1に示したように、乗算器7とローパスフィルタ(図中、LPF(low-pass filter)と記す)8とによって構成されている。乗算器7は、ノードN1の信号とノードN2の信号とを乗算する排他的NOR(EX−NOR(Exclusive NOR))回路である。また、ローパスフィルタ8は、乗算された信号の高周波成分を除去する回路である。
図6は、図1に示した乗算器7の構成例を示した図である。図示した乗算器7は、Δアナログ乗算回路(ギルバートセル)である。図中に示したVCには、ノードN1、ノードN2にかかるDC電圧に等しい電圧が印加される。また、図7は、図6に示した電位VCを生成するためのローパスフィルタ18の構成例を示した図である。図7に示したローパスフィルタ18により、ノードN1、ノードN2の電位と等しい電位VCが決定される。電位VCは、各ノードの信号の基準となる電位である。なお、このローパスフィルタ18は、拡散周波数成分を除去するために十分低い遮断周波数をもったフィルタであればどのような構成であってもよい。
以下、図8〜図10を用い、図1に示したPLL回路のノードN1、N2、N3、N4の信号を示し、実施形態1の遮断周波数調整回路6がノッチフィルタ5の遮断周波数を調整する動作を説明する。なお、実施形態1では、説明の簡単のため、図8〜図10の信号を矩形波で示して説明するものとする。
図8は、拡散周波数が、ノッチフィルタ5の遮断周波数に一致している場合の各ノードの信号を説明するための図である。図8(a)は、ノードN1の信号を示し、(b)はノードN2の信号を示し、(c)はノードN3の信号を示し、(d)はノードN4の信号を示している。以降、説明の簡単のため、ノードN1の信号を信号n1、ノードN2の信号を信号n2、ノードN3の信号を信号n3、ノードN4の信号を信号n4とも記すものとする。
信号n1と信号n2とは、乗算器7に入力される。前記したように、乗算器7は排他的NOR回路であるから、乗算器7からは信号n1と信号n2とのhigh、またはLowが一致している場合にhigh、不一致の場合にLowの信号が出力される。乗算器7から出力される信号を、ノードN3の信号n3として図8(c)に示す。
信号n4は、ノッチフィルタ5に容量素子の容量を調整する信号として入力される。実施形態1では、信号n4の電圧値が(1/2)VDDである場合、ノッチフィルタ5が図3に示した容量素子12の容量を維持するよう制御される。このため、ノッチフィルタ5の遮断周波数が拡散周波数に一致した場合、ノッチフィルタ5の遮断周波数が固定される。
図9(a)に示した信号n1がノードN1からノッチフィルタ5に入力された場合、ノッチフィルタ5の遮断周波数が信号n1の周波数よりも低ければ、ノードN2から図9(b)に示した信号n2が出力される。信号n2の位相は、図5(b)に示したように、信号n1に対して90度〜180度の範囲で遅れることになる。なお、図9(a)、(b)は、180度ずれた例を示している。
図10(a)に示した信号n1がノードN1からノッチフィルタ5に入力された場合、ノッチフィルタ5の遮断周波数が信号n1の周波数よりも高ければ、ノードN2から図10(b)に示した信号n2が出力される。信号n2の位相は、図5(b)に示したように、信号n1に対して0度〜90度の範囲で遅れることになる。なお、図10(a)、(b)は、位相のずれがない(位相のずれが0度)例を示している。
図11(a)、(b)、(c)に示すように、ノッチフィルタ5の遮断周波数が信号n1の周波数に一致している場合、信号n2は信号n1の位相と位相が90度ずれた形で出力される。このとき、信号n3は、以下の式(1)で導出できる。式(1)によれば、信号n3は、信号n1、信号n2の2倍の周波数を持ち、DC成分が0の信号となる。
sinωt×cosωt=(1/2)×sin(2ω)t+0 …式(1)
sinωt×−sinωt=−(sinωt)2=−(1/2)(1−cos2ωt)
=−(1/2)+cos2ωt …式(2)
sinωt×sinωt=(sinωt)2=(1/2)(1−cos2ωt)
=(1/2)−cos2ωt …式(3)
特に乗算器7として機能する排他的NOR回路は、排他的OR回路とすることも可能である。ただし、この場合、例えば制御信号の電圧値が高いほど容量素子の容量を小さく、制御信号の電圧値が低いほど容量素子の容量を大きく設定する等の実施形態の変更が必要になる。
(構成)
次に、本発明の実施形態2について説明する。実施形態2は、PLL回路が携帯電話機や音楽プレーヤー等の携帯機器に組み込まれる際、消費電力の低減が重要になることに鑑みてなされたものである。また、ノッチフィルタ5の遮断周波数は、温度に依存して変化することが知られている。しかし、一般的な屋外、あるいは屋内環境において機器の環境温度が大きく変化するケースは多くないと思われる。
実施形態2は、この点に着目し、ノッチフィルタ5の遮断周波数が入力信号の拡散周波数に一致した場合、以降は遮断周波数調整回路6への電力供給を停止し、省力化に有利なPLL回路を提供するものである。
すなわち、実施形態2では、電源21から供給される電力がs1、s2の二系統に分岐される。そして、系統s2を遮断周波数調整回路6に電力を供給するものとし、系統s1を、PLL回路の遮断周波数調整回路6を除く部分(以降、PLL回路本体とも記す)に電力を供給するものとする。このように構成することにより、所定の期間には系統s1、s2を使って遮断周波数調整回路6及びPLL回路本体の両方に電力が供給される。また、他の期間には、系統s1からPLL回路本体にのみ電力を供給することができる。
さらに、上記のように構成した場合、系統s2による電力供給を停止した後、所定の時間の経過後に繰返し系統s2から電力を供給し、遮断周波数調整回路6を動作させてもよい。このようにすれば、消費電力低減の効果は低下するものの、ノッチフィルタ5の拡散周波数除去に対する信頼性を高めることができる。
制御回路20は、乗算器7に信号0が出力されたことを検出し、遮断周波数調整回路6への電力供給を停止するようにしてもよい。このようにすれば、電圧制御発振回路3から適正な周波数の信号が出力されたタイミングで遮断周波数調整回路6を停止し、効果的に消費電力を低減することができる。
2 可変チャージポンプ回路
3 電圧制御発振回路
4 可変分周器
5 ノッチフィルタ
6 遮断周波数調整回路
7 乗算器
8 ローパスフィルタ
9 ループフィルタ
10 アンプ
11 インダクタンス素子
12 容量素子
20 制御回路
21 電源
Claims (7)
- 一の信号の位相と、他の信号の位相との差分に応じた差分信号を出力する位相比較器と、
前記位相比較器から出力された差分信号に応じた電流信号を生成するチャージポンプ回路と、
前記チャージポンプ回路から出力された電流信号を平滑化して第1制御信号を生成する第1フィルタと、
前記第1制御信号をフィルタリングして第2制御信号を生成する遮断周波数可変の第2フィルタと、
前記第1制御信号の位相と、前記第1制御信号が前記第2フィルタによってフィルタリングされた後の信号の位相との差分に基づいて、前記第2フィルタによって遮断される遮断周波数を調整する遮断周波数調整回路と、
前記第2制御信号に基づいて、所定の周波数の信号を発振する発振回路と、
を備え、
前記第2フィルタは、前記第1フィルタによって遮断される周波数よりも低い周波数の範囲に上限値と下限値が含まれる所定の範囲の周波数を遮断するノッチフィルタであることを特徴とするPLL回路。 - 前記遮断周波数調整回路は、前記第1制御信号と、前記第1制御信号が前記第2フィルタによってフィルタリングされた後の信号とを乗算して前記ノッチフィルタの遮断周波数を制御するための遮断周波数制御信号を生成する乗算器を含むことを特徴とする請求項1に記載のPLL回路。
- 前記乗算器が、排他的OR回路、または排他的OR回路であることを特徴とする請求項2に記載のPLL回路。
- 前記遮断周波数調整回路は、前記遮断周波数制御信号をフィルタリングし、前記遮断周波数制御信号を一定の電圧値を持った信号にするフィルタ回路を含むことを特徴とする請求項2または3に記載のPLL回路。
- 前記第2フィルタは、前記第1フィルタから信号が入力される容量素子と、前記容量素子に直列に接続されるインダクタンス素子と、を含むことを特徴とする請求項1〜4のいずれか1項に記載のPLL回路。
- 前記容量素子が容量を変更可能な可変キャパシタであって、前記遮断周波数制御信号は、前記可変キャパシタの容量を変更する信号であることによって前記第2フィルタの遮断周波数を制御することを特徴とする請求項5に記載のPLL回路。
- 前記遮断周波数調整回路を所定の期間だけ稼働させ、前記所定の期間を除く期間には電源による電力の供給を停止する電力供給制御手段をさらに備えることを特徴とする請求項1〜6のいずれか1項に記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009198225A JP5265486B2 (ja) | 2009-08-28 | 2009-08-28 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009198225A JP5265486B2 (ja) | 2009-08-28 | 2009-08-28 | Pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049963A true JP2011049963A (ja) | 2011-03-10 |
JP5265486B2 JP5265486B2 (ja) | 2013-08-14 |
Family
ID=43835822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009198225A Expired - Fee Related JP5265486B2 (ja) | 2009-08-28 | 2009-08-28 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5265486B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05219130A (ja) * | 1992-02-06 | 1993-08-27 | Sumitomo Electric Ind Ltd | 搬送波再生回路 |
JPH0645927A (ja) * | 1992-07-24 | 1994-02-18 | Japan Radio Co Ltd | 位相ロックループ方式周波数シンセサイザ |
JPH0697970A (ja) * | 1992-09-16 | 1994-04-08 | Fujitsu Ltd | 搬送波再生回路 |
JPH10154932A (ja) * | 1996-11-21 | 1998-06-09 | Kokusai Electric Co Ltd | ノッチフィルタ回路を用いた受信機 |
JPH11308105A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | Pll周波数シンセサイザ |
-
2009
- 2009-08-28 JP JP2009198225A patent/JP5265486B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05219130A (ja) * | 1992-02-06 | 1993-08-27 | Sumitomo Electric Ind Ltd | 搬送波再生回路 |
JPH0645927A (ja) * | 1992-07-24 | 1994-02-18 | Japan Radio Co Ltd | 位相ロックループ方式周波数シンセサイザ |
JPH0697970A (ja) * | 1992-09-16 | 1994-04-08 | Fujitsu Ltd | 搬送波再生回路 |
JPH10154932A (ja) * | 1996-11-21 | 1998-06-09 | Kokusai Electric Co Ltd | ノッチフィルタ回路を用いた受信機 |
JPH11308105A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | Pll周波数シンセサイザ |
Also Published As
Publication number | Publication date |
---|---|
JP5265486B2 (ja) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5044434B2 (ja) | 位相同期回路及びこれを用いた受信機 | |
Yang et al. | A 7.1 mW, 10 GHz all digital frequency synthesizer with dynamically reconfigured digital loop filter in 90 nm CMOS technology | |
TW200735537A (en) | Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same | |
JP4958948B2 (ja) | Pll周波数シンセサイザ | |
CN105187055A (zh) | 具有宽带宽的锁相环电路 | |
JP2010119074A (ja) | 制御回路 | |
WO2003061129A1 (fr) | Circuit generateur d'impulsions | |
JP2008042810A (ja) | Pll回路 | |
JP2019205160A (ja) | デューティサイクルが可変な基準発振器、周波数合成器、及び基準発振器を備える信号レシーバー | |
JP4094045B2 (ja) | Pll周波数シンセサイザ | |
JP5190028B2 (ja) | スペクトラム拡散クロック生成器 | |
JP2008035451A (ja) | 周波数シンセサイザおよびこれに用いるループフィルタ | |
US8125255B2 (en) | PLL circuit | |
TW201304422A (zh) | 鎖相迴路裝置以及其調整電壓提供電路 | |
EP1662662A4 (en) | PLL FREQUENCY SYNTHESIZER | |
JP5265486B2 (ja) | Pll回路 | |
JP2007124508A (ja) | Pll過渡応答制御システム及び通信システム | |
TW200731676A (en) | Phase-locked loop circuit and mixed mode loop filter | |
CN102801416B (zh) | 锁相回路电路 | |
WO2006036749A3 (en) | Apparatus and method of oscillating wideband frequency | |
JPH10271001A (ja) | 発振制御装置 | |
Kamath et al. | A 13MHz input, 480MHz output Fractional Phase Lock Loop with 1MHz bandwidth | |
JPH0758636A (ja) | 周波数シンセサイザ | |
JP2018113501A (ja) | 電圧制御発振回路及び電圧制御発振回路の制御方法 | |
JP2005347817A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5265486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |