JP2011049963A - Ｐｌｌ回路 - Google Patents

Abstract

【課題】拡散周波数が未知の拡散信号から拡散周波数成分を除去できるＰＬＬ回路を提供する。
【解決手段】一の信号の位相と他の信号の位相との差分に応じた差分信号を出力する位相比較器１、差分信号に応じた電流信号を生成するチャージポンプ回路２、電流信号を平滑化して信号ｎ１を生成するループフィルタ９、信号ｎ１をフィルタリングして信号ｎ２、ｎ５を生成するノッチフィルタ５、信号ｎ１の位相と信号ｎ２の位相との差分に基づいて、ノッチフィルタ５によって遮断される遮断周波数を調整する遮断周波数調整回路６、信号ｎ５に基づいて所定の周波数の信号を発振する電圧制御発振回路３によってＰＬＬ回路を構成する。ノッチフィルタ５は、ループフィルタ９によって遮断される周波数よりも低い周波数の範囲に上限値と下限値が含まれる所定の範囲の周波数を遮断する。
【選択図】 図１

Description

本発明は、広い周波数帯域で安定した動作を行うことができるＰＬＬ回路に関するものである。

現在、多くのオーディオデバイスや携帯電話等の機器の内部でＰＬＬ（Phase Locked Loop）回路が使用されている。機器内部のＰＬＬ回路は、クロック信号を出力するＩＣ（Integrated Circuit）から信号を入力し、入力された信号と出力信号との位相差を検出し、入力信号に正確に同期した出力信号を出力することができる。ＰＬＬ回路には、多くの場合、入力信号のノイズを除去して同期すべき適正な信号を得るためのフィルタが設けられている。

フィルタを備えたＰＬＬ回路の従来例としては、例えば、特許文献１が挙げられる。特許文献１には、ある帯域の周波数の信号だけを通さない、リジェクションフィルタを備えたＰＬＬ周波数シンセサイザが記載されている。
ところで、近年、出力される信号によるノイズを制限するため、規格により信号のパワーを制限することがなされている。このような制限に対応するため、出力すべき信号の総パワーを一定にしたままで周波数を拡散させる、ＦＭ（Frequency Modulation）変調という方式が採用されている。

図１５は、ＦＭ変調を説明するための模式図である。図示した例では、例えばパワーＰ、周波数が１００ＭＨｚの信号を出力すべき場合、周波数を＋１〜−１MＨｚの範囲ｂで拡散させ、各周波数の信号のパワーをパワーＰ’以下に下げている。
クロック信号がＦＭ変調によって拡散されている場合、ＰＬＬ回路では、拡散された入力信号（以降、拡散信号とも記す）のうち、本来入力されるべき周波数（以降、中心周波数とも記す）の信号（例えば、図１５において１００ＭＨｚの信号）の周辺の周波数（以降、拡散周波数とも記す）を除去する必要がある。

特許文献１として挙げたＰＬＬ周波数シンセサイザのリジェクションフィルタは、遮断周波数を変更することができる。遮断周波数の変更は、遮断周波数に対応する電圧値をリジェクションフィルタのバラクタＶＤに印加することによって実現できる。
このため、特許文献１記載の技術であっても、中心周波数や拡散周波数が既知でさえあれば、理論的にはＦＭ変調された拡散信号の拡散周波数成分を除去することができる。

特開平１０−１７３５２４号公報

しかしながら、ＦＭ変調の具体的な方式には、クロックを出力する機器のメーカーや設計等に応じて多数のバリエーションがある。また、ＦＭ変調の方式については、メーカーによる独自の技術やノウハウがあって、具体的な拡散周波数の範囲やＦＭ変調の仕方が開示されていない場合もある。
特許文献１のＰＬＬシンセサイザは、遮断周波数に応じたデジタル値が予めＲＯＭに記憶されており、Ｄ／Ａ変換機がデジタル値に応じた電圧値を出力してバラクタＶＤに印加する。このため、特許文献１は、遮断周波数が既知でなければノイズを除去することができない。したがって、従来技術は、遮断周波数が未知の拡散信号のノイズ除去には対応することができないことになる。
本発明は、このような点に鑑みてなされたものであり、拡散周波数が未知の拡散信号から拡散周波数成分を除去できるＰＬＬ回路を提供することを目的とするものである。

以上の課題を解決するため、本発明の請求項１のＰＬＬ回路は、一の信号の位相と、他の信号の位相との差分に応じた差分信号を出力する位相比較器（例えば図１に示したＰＣ１）と、前記位相比較器から出力された差分信号に応じた電流信号を生成するチャージポンプ回路（例えば図１に示したＣＨＰ２）と、前記チャージポンプ回路から出力された電流信号を平滑化して第１制御信号を生成する第１フィルタ（例えば図１に示したループフィルタ９）と、前記第１制御信号をフィルタリングして第２制御信号を生成する遮断周波数可変の第２フィルタ（例えば図１に示したノッチフィルタ５）と、前記第１制御信号の位相と、前記第１制御信号が前記第２フィルタによってフィルタリングされた後の信号の位相との差分に基づいて、前記第２フィルタによって遮断される遮断周波数を調整する遮断周波数調整回路（例えば図１に示した遮断周波数調整回路６）と、前記第２制御信号に基づいて、所定の周波数の信号を発振する発振回路（例えば図１に示したＶＣＯ３）と、を備え、前記第２フィルタは、前記第１フィルタによって遮断される周波数よりも低い周波数の範囲に上限値と下限値が含まれる所定の範囲の周波数を遮断するノッチフィルタであることを特徴とする。

請求項２のＰＬＬ回路は、請求項１において、前記遮断周波数調整回路が、前記第１制御信号と、前記第１制御信号が前記第２フィルタによってフィルタリングされた後の信号とを乗算して前記ノッチフィルタの遮断周波数を制御する遮断周波数制御信号を生成する乗算器（例えば図１に示した乗算器７）を含むことを特徴とする。
請求項３のＰＬＬ回路は、請求項２において、前記乗算器が、排他的ＯＲ回路、または排他的ＮＯＲ回路であることを特徴とする。

請求項４のＰＬＬ回路は、請求項２または３において、前記遮断周波数調整回路が、前記遮断周波数制御信号をフィルタリングし、前記遮断周波数制御信号を一定の電圧値を持った信号にするフィルタ回路（例えば図１に示したＬＰＦ８）を含むことを特徴とする。
請求項５のＰＬＬ回路は、請求項１〜４のいずれか１項において、前記第２フィルタは、前記第１フィルタから信号が入力される容量素子（例えば図３に示した容量素子１２）と、前記容量素子に直列に接続されるインダクタンス素子（例えば図３に示したインダクタンス素子１１）と、を含むことを特徴とする。

請求項６のＰＬＬ回路は、請求項５において、前記容量素子が容量を変更可能な可変キャパシタであって、前記遮断周波数制御信号は、前記可変キャパシタの容量を変更する信号であることによって前記第２フィルタの遮断周波数を制御することを特徴とする。
請求項７のＰＬＬ回路は、請求項１〜６のいずれか１項において、前記遮断周波数調整回路を所定の期間だけ稼働させ、前記所定の期間を除く期間には電源（例えば図１４に示した電源２１）による電力供給を停止する電力供給制御手段（例えば図１４に示した制御回路２０）をさらに備えることを特徴とする。

請求項１の発明は、第１フィルタと、第１フィルタによって遮断される周波数よりも低い周波数の範囲に上限値と下限値が含まれる所定の周波数を遮断するノッチフィルタとを備えるため、入力信号に含まれる任意の周波数のうち、任意の範囲の周波数をフィルタリングして除去することができる。また、第２フィルタであるノッチフィルタの遮断周波数を調整することができるので、入力された拡散信号の拡散周波数が未知である場合にも、ノッチフィルタによって拡散周波数成分を除去し、拡散のない、出力すべき周波数の信号を発振回路から出力させることができる。

請求項２の発明は、遮断周波数調整回路が、第１制御信号と第１制御信号が第２フィルタによってフィルタリングされた後の信号とを乗算して遮断周波数制御信号を生成することができる。このため、第１制御信号と第１制御信号が第２フィルタによってフィルタリングされた後の信号との位相のずれに基づいて第２フィルタのフィルタ特性を決定することができる。

請求項３の発明は、乗算器を排他的ＯＲ回路、または排他的ＮＯＲ回路とすることにより、比較的簡易な論理で第１制御信号と第１制御信号が第２フィルタによってフィルタリングされた後の信号との位相のずれを判定することができる。
請求項４の発明は、前記遮断周波数調整回路は、前記遮断周波数制御信号をフィルタリングし、前記遮断周波数制御信号を一定の電圧値を持った信号にする。このため、遮断周波数制御信号の扱いが簡易になって、遮断周波数調整回路の構成を簡易化することが可能になる。

請求項５の発明は、第１フィルタから信号が入力される容量素子と、容量素子に直列に接続されるインダクタンス素子とによって第２フィルタを構成することができる。このため、比較的簡易な構成で第２フィルタを実現することができる。
請求項６の発明は、可変キャパシタの容量を変更することにより、比較的簡易に第２フィルタの遮断周波数を調整することができる。
請求項７の発明は、遮断周波数調整回路を所定の期間だけ稼働させ、前記所定の期間を除く期間には電源の供給を停止させることができる。このため、ＰＬＬ回路を省力化し、小型化に有利な機器を提供することに寄与することができる。

実施形態１のＰＬＬ回路を説明するための回路図である。 図１に示したＰＬＬ回路によって除去される周波数を説明するための図である。 図１に示したノッチフィルタを説明するための図である。 図１に示したノードＮ５の信号を説明するための図である。 図１に示したノードＮ２の信号を説明するための図である。 図１に示した乗算器の構成例を示した図である。 図１に示したローパスフィルタの構成例を示した図である。 図１に示した各ノードについて、拡散周波数が、ノッチフィルタの遮断周波数に一致している場合の信号を説明するための図である。 図１に示した各ノードについて、ノッチフィルタの遮断周波数が、拡散周波数よりも低い場合の信号を説明するための図である。 図１に示した各ノードについて、ノッチフィルタの遮断周波数が、拡散周波数よりも高い場合の信号を説明するための図である。 図８に示した矩形波に対応するアナログ波を示した図である。 図９に示した矩形波に対応するアナログ波を示した図である。 図１０に示した矩形波に対応するアナログ波を示した図である。 実施形態２のＰＬＬ回路を説明するための回路図である。 ＦＭ変調を説明するための模式図である。

以下、図を参照して本発明に係るＰＬＬ回路の実施形態１、実施形態２を説明する。
・実施形態１
（回路構成）
図１は、実施形態１のＰＬＬ回路を説明するための回路図である。
図１に示したＰＬＬ回路は、位相比較器（図中、ＰＣ（Phase Comparator）と記す）１、可変チャージポンプ回路（図中、ＣＨＰ（Charge pump）と記す）２、ループフィルタ（図中、Loop Filterと記す）９、電圧制御発振回路（図中、ＶＣＯと記す）３、可変分周器（図中、ＤＩＶ（divider）と記す）４を備えている。ループフィルタ９は、ローパスフィルタとして機能するフィルタである。

また、実施形態１に示したＰＬＬ回路は、遮断周波数が変更可能である（遮断周波数可変の）ノッチフィルタ５を備え、ノッチフィルタ５は、入力された信号の拡散周波数によらずノッチフィルタ５がノイズを除去できるよう調整する、遮断周波数調整回路６を備えている。ノッチフィルタ５、遮断周波数調整回路６については後に詳述する。
上記したＰＬＬ回路において、位相比較器１は、入力信号と、可変分周器４とから出力される分周信号との位相を比較し、アップ信号（位相進み信号）ＵＰまたはダウン信号（位相遅れ信号）ＤＮを生成する。生成されたアップ信号ＵＰ、あるいはダウン信号ＤＮは、可変チャージポンプ回路２に入力される。可変チャージポンプ回路２は、位相比較器１からのアップ信号ＵＰまたはダウン信号ＤＮに基づいて電流（チャージポンプ電流）を入出力するとともに、そのチャージポンプ電流の値を任意の値に設定することができる。

ループフィルタ９は、ローパスフィルタであって、可変チャージポンプ回路２の出力信号を平滑化して制御電圧を生成して出力する。この制御電圧により、ループフィルタ９を透過できない高周波成分が出力信号から除去されることになる。制御電圧は、ループフィルタ９からノッチフィルタ５に入力される。
電圧制御発振回路３は、ノッチフィルタ５から出力される制御電圧の値に基づいて固有周波数をもつ発振信号を生成し、出力する。可変分周器４は、電圧制御発振回路３からの出力信号を分周数Ｎで１／Ｎに分周し、分周信号を位相比較器１に出力する。

なお、図１中示したＮ１〜Ｎ５は、各々ＰＬＬ回路のノードを特定する符号である。各ノードの信号については、後に説明する。
図２は、図１に示したＰＬＬ回路によって除去される信号の周波数成分を説明するための図である。図２に示した周波数の範囲のうち、範囲ａ２の周波数はループフィルタ９によって除去される周波数成分である。また、範囲ａ１にある周波数成分は、ノッチフィルタ５によって除去される。範囲ａ１の周波数成分は遮断周波数調整回路６によって拡散信号の拡散周波数に合わせて自動的に変更される。なお、拡散信号の中心周波数は、範囲ａ２の範囲に含まれている。このため、実施形態１では、ノッチフィルタ５に範囲ａ１の周波数成分の信号に関する成分だけが入力される。

（ノッチフィルタ）
図３（ａ）、（ｂ）、（ｃ）は、図１に示したノッチフィルタ５を説明するための図である。図３（ａ）のように、実施形態１のノッチフィルタ５は、アンプ１０、インダクタンス素子１１、容量素子１２を備えている。ノッチフィルタ５は、ループフィルタ９から信号が入力される容量素子１２と、容量素子１２に直列に接続されるインダクタンス素子１１と、を含んでいる。容量素子１２は、容量が可変であって、容量が小さいほどノッチフィルタ５の特性（ノッチフィルタ５によって遮断される周波数成分の範囲）を高帯域に設定することができる。なお、図３に示したノッチフィルタ５のうち、アンプ１０は必須の構成ではない。ただし、アンプ１０を設けることにより、ループフィルタ９の定数と独立にＬ・Ｃの値を決定することが可能になる。

図３（ｂ）、（ｃ）は、容量素子１２の具体的な構成を例示した図である。図３（ｂ）に示した容量素子には、ノードＮ４の信号が制御信号として入力されている。ノード４の信号の電圧値が高いほど、容量素子１２の容量値が大きく、電圧値が低いほど、容量素子１２の容量値が小さく設定される。また、図３（ｃ）に示した容量素子は、スイッチと容量素子との対を複数設け、容量値に合わせてスイッチがオン、オフされるよう構成されている。

ここで、図３（ａ）に示したノードＮ５、ノードＮ２に出力される信号について説明する。図４は、図１に示したノードＮ５の信号を説明するための図であって、図４（ａ）はノードＮ５の信号のゲイン特性を示している。また、図４（ｂ）は、ノードＮ５の信号の位相特性を示している。また、図５は、ノードＮ２の信号を説明するための図であって、図５（ａ）はノードＮ２の信号のゲイン特性を示している。また、図５（ｂ）は、ノードＮ２の信号の位相特性を示している。

図４、図５から明らかなように、ノードＮ５の信号は、ノッチフィルタ５によって遮断される周波数成分を中心にして位相が−９０度から＋９０度に急激にシフトする。このため、ノードＮ５の信号は、位相検出に適さない。一方、ノードＮ２の信号では、ノッチフィルタ５によって遮断される周波数成分を境に位相が連続して変化するから、位相が９０度変化する周波数成分を簡易に検出することができる。このため、実施形態１では、ノードＮ２の信号をノッチフィルタ５から遮断周波数調整回路６に入力し、ノードＮ１の信号の位相とノードＮ２信号の位相とを合わせこむように、ノッチフィルタ５の遮断周波数が制御される。

（遮断周波数調整回路）
（１）構成
遮断周波数調整回路６は、図１に示したように、乗算器７とローパスフィルタ（図中、ＬＰＦ（low-pass filter）と記す）８とによって構成されている。乗算器７は、ノードＮ１の信号とノードＮ２の信号とを乗算する排他的ＮＯＲ（ＥＸ−ＮＯＲ(Exclusive NOR)）回路である。また、ローパスフィルタ８は、乗算された信号の高周波成分を除去する回路である。
図６は、図１に示した乗算器７の構成例を示した図である。図示した乗算器７は、Δアナログ乗算回路（ギルバートセル）である。図中に示したＶＣには、ノードＮ１、ノードＮ２にかかるＤＣ電圧に等しい電圧が印加される。また、図７は、図６に示した電位ＶＣを生成するためのローパスフィルタ１８の構成例を示した図である。図７に示したローパスフィルタ１８により、ノードＮ１、ノードＮ２の電位と等しい電位ＶＣが決定される。電位ＶＣは、各ノードの信号の基準となる電位である。なお、このローパスフィルタ１８は、拡散周波数成分を除去するために十分低い遮断周波数をもったフィルタであればどのような構成であってもよい。

（２）動作
以下、図８〜図１０を用い、図１に示したＰＬＬ回路のノードＮ１、Ｎ２、Ｎ３、Ｎ４の信号を示し、実施形態１の遮断周波数調整回路６がノッチフィルタ５の遮断周波数を調整する動作を説明する。なお、実施形態１では、説明の簡単のため、図８〜図１０の信号を矩形波で示して説明するものとする。
図８は、拡散周波数が、ノッチフィルタ５の遮断周波数に一致している場合の各ノードの信号を説明するための図である。図８（ａ）は、ノードＮ１の信号を示し、（ｂ）はノードＮ２の信号を示し、（ｃ）はノードＮ３の信号を示し、（ｄ）はノードＮ４の信号を示している。以降、説明の簡単のため、ノードＮ１の信号を信号ｎ１、ノードＮ２の信号を信号ｎ２、ノードＮ３の信号を信号ｎ３、ノードＮ４の信号を信号ｎ４とも記すものとする。

図８（ａ）に示した信号ｎ１がノードＮ１からノッチフィルタ５に入力された場合、ノッチフィルタ５の遮断周波数が信号ｎ１の周波数に一致していれば、図４（ａ）に示したように、ノードＮ５の信号が減衰される。このとき、ノードＮ２からは図８（ｂ）に示した信号ｎ２が出力される。信号ｎ２の位相は、図５（ｂ）に示したように、信号ｎ１に対して９０度分だけずれることになる。
信号ｎ１と信号ｎ２とは、乗算器７に入力される。前記したように、乗算器７は排他的ＮＯＲ回路であるから、乗算器７からは信号ｎ１と信号ｎ２とのｈｉｇｈ、またはＬｏｗが一致している場合にｈｉｇｈ、不一致の場合にＬｏｗの信号が出力される。乗算器７から出力される信号を、ノードＮ３の信号ｎ３として図８（ｃ）に示す。

信号ｎ３は、ＬＰＦに入力される。ＬＰＦでは、図８（ｃ）に示した高周波成分が除去されて、図８（ｄ）に示した信号ｎ４が生成される。信号ｎ４は、図８（ｄ）に示したように、一定の電圧値、（１／２）ＶDDを持つ信号である。信号ｎ４は、ノッチフィルタ５の遮断周波数を制御する制御信号となる。
信号ｎ４は、ノッチフィルタ５に容量素子の容量を調整する信号として入力される。実施形態１では、信号ｎ４の電圧値が（１／２）ＶDDである場合、ノッチフィルタ５が図３に示した容量素子１２の容量を維持するよう制御される。このため、ノッチフィルタ５の遮断周波数が拡散周波数に一致した場合、ノッチフィルタ５の遮断周波数が固定される。

図９は、ノッチフィルタ５の遮断周波数が、拡散周波数よりも低い場合の各ノードの信号を説明するための図である。図９（ａ）は、ノードＮ１の信号ｎ１を示し、（ｂ）はノードＮ２の信号ｎ２を示し、（ｃ）はノードＮ３の信号ｎ３を示し、（ｄ）はノードＮ４の信号ｎ４を示している。
図９（ａ）に示した信号ｎ１がノードＮ１からノッチフィルタ５に入力された場合、ノッチフィルタ５の遮断周波数が信号ｎ１の周波数よりも低ければ、ノードＮ２から図９（ｂ）に示した信号ｎ２が出力される。信号ｎ２の位相は、図５（ｂ）に示したように、信号ｎ１に対して９０度〜１８０度の範囲で遅れることになる。なお、図９（ａ）、（ｂ）は、１８０度ずれた例を示している。

信号ｎ１と信号ｎ２とは、乗算器７に入力される。乗算器７から出力される信号を、ノードＮ３の信号ｎ３として図９（ｃ）に示す。信号ｎ３は、ＬＰＦに入力される。ＬＰＦからは図９（ｄ）に示した信号ｎ４が生成される。信号ｎ４は、図９（ｄ）に示したように、０Ｖの電圧値を持っている。前述したように、ノッチフィルタ５は信号ｎ４が低いほど容量素子の容量値が小さくなって遮断周波数が高くなる。このため、信号ｎ４が（１／２）・ＶDD以下の電圧値を持つ場合、ノッチフィルタ５の遮断周波数は、より高帯域にシフトされる。

図１０は、ノッチフィルタ５の遮断周波数が、拡散周波数よりも高い場合の各ノードの信号を説明するための図である。図１０（ａ）は、ノードＮ１の信号ｎ１を示し、（ｂ）はノードＮ２の信号ｎ２を示し、（ｃ）はノードＮ３の信号ｎ３を示し、（ｄ）はノードＮ４の信号ｎ４を示している。
図１０（ａ）に示した信号ｎ１がノードＮ１からノッチフィルタ５に入力された場合、ノッチフィルタ５の遮断周波数が信号ｎ１の周波数よりも高ければ、ノードＮ２から図１０（ｂ）に示した信号ｎ２が出力される。信号ｎ２の位相は、図５（ｂ）に示したように、信号ｎ１に対して０度〜９０度の範囲で遅れることになる。なお、図１０（ａ）、（ｂ）は、位相のずれがない（位相のずれが０度）例を示している。

信号ｎ１と信号ｎ２とは、乗算器７に入力される。乗算器７から出力される信号を、ノードＮ３の信号ｎ３として図１０（ｃ）に示す。信号ｎ３は、ＬＰＦに入力される。ＬＰＦからは図１０（ｄ）に示した信号ｎ４が生成される。信号ｎ４は、図１０（ｄ）に示したように、ＶDDの電圧値を持っている。前述したように、ノッチフィルタ５は信号ｎ４が高いほど容量素子の容量値が大きくなって遮断周波数が低くなる。このため、信号ｎ４が（１／２）・ＶDD以上の電圧値を持つ場合、ノッチフィルタ５の遮断周波数は、より低帯域にシフトされる。

図８〜図１０では、信号ｎ１、ｎ２、ｎ３、ｎ４を矩形波で示した。しかし、実際の信号ｎ１〜ｎ４はアナログ波である。このため、図８に示した矩形波に対応するアナログ波を図１１、図９に示した矩形波に対応するアナログ波を図１２、図１０に示した矩形波に対応するアナログ波を図１３に示す。
図１１（ａ）、（ｂ）、（ｃ）に示すように、ノッチフィルタ５の遮断周波数が信号ｎ１の周波数に一致している場合、信号ｎ２は信号ｎ１の位相と位相が９０度ずれた形で出力される。このとき、信号ｎ３は、以下の式（１）で導出できる。式（１）によれば、信号ｎ３は、信号ｎ１、信号ｎ２の２倍の周波数を持ち、ＤＣ成分が０の信号となる。
ｓｉｎωｔ×ｃｏｓωｔ＝（１／２）×ｓｉｎ（２ω）ｔ＋０ …式（１）

また、図１２（ａ）、（ｂ）、（ｃ）に示すように、信号ｎ２が信号ｎ１の位相と位相が９０〜１８０度の範囲でずれた形で出力される（図１２では位相が１８０度ずれた例を示している）。このとき、信号ｎ３は、以下の式（２）で導出できる。式（２）によれば、信号ｎ３は、図１２（ｃ）に示すように、信号ｎ１、信号ｎ２の２倍の周波数を持ち、ＤＣ成分が−１／２の信号となる。信号ｎ３は、図１２（ｄ）に示すように、ローパスフィルタ８によってＤＣ成分の−１／２Ｖだけの信号ｎ４になる。
ｓｉｎωｔ×−ｓｉｎωｔ＝−（ｓｉｎωｔ）²＝−（１／２）（１−ｃｏｓ２ωｔ）
＝−（１／２）＋ｃｏｓ２ωｔ …式（２）

また、図１３ａ）、（ｂ）、（ｃ）に示すように、信号ｎ２が信号ｎ１の位相と位相が０〜９０度の範囲でずれた形で出力される（図１３では位相が一致している例を示している）。このとき、信号ｎ３は、以下の式（３）で導出できる。式（３）によれば、信号ｎ３は、図１３（ｃ）に示すように、信号ｎ１、信号ｎ２の２倍の周波数を持ち、ＤＣ成分が１／２の信号となる。信号ｎ３は、図１３（ｄ）に示すように、ローパスフィルタ８によってＤＣ成分の１／２Ｖだけの信号ｎ４になる。
ｓｉｎωｔ×ｓｉｎωｔ＝（ｓｉｎωｔ）²＝（１／２）（１−ｃｏｓ２ωｔ）
＝（１／２）−ｃｏｓ２ωｔ …式（３）

以上のようにして、実施形態１は、ノッチフィルタ５の遮断周波数を信号ｎ１及び信号ｎ２の位相の相違によってノッチフィルタ５の遮断周波数を変更し、信号ｎ１の周波数を効果的に減衰させることができる。実施形態１では、拡散周波数を除く入力信号と出力信号との位相の相違に基づく周波数の相違がループフィルタによって除去される。このため、ノッチフィルタ５には拡散周波数によって生じる位相の相違分だけが入力され、ここで信号ｎ１を十分減衰させることにより、電圧制御発振回路を、拡散周波数を含まない出力信号を発振させるように制御することができる。

また、実施形態１は、以上のような構成に限定されるものではない。例えば、ループフィルタ、ノッチフィルタ５、乗算器７、ローパスフィルタ８のいずれもが、実施形態１で図示した構成に限定されるものではなく、実施形態１で説明した機能を有する構成であれば、どのような回路に置き換えることも可能である。
特に乗算器７として機能する排他的ＮＯＲ回路は、排他的ＯＲ回路とすることも可能である。ただし、この場合、例えば制御信号の電圧値が高いほど容量素子の容量を小さく、制御信号の電圧値が低いほど容量素子の容量を大きく設定する等の実施形態の変更が必要になる。

・実施形態２
（構成）
次に、本発明の実施形態２について説明する。実施形態２は、ＰＬＬ回路が携帯電話機や音楽プレーヤー等の携帯機器に組み込まれる際、消費電力の低減が重要になることに鑑みてなされたものである。また、ノッチフィルタ５の遮断周波数は、温度に依存して変化することが知られている。しかし、一般的な屋外、あるいは屋内環境において機器の環境温度が大きく変化するケースは多くないと思われる。
実施形態２は、この点に着目し、ノッチフィルタ５の遮断周波数が入力信号の拡散周波数に一致した場合、以降は遮断周波数調整回路６への電力供給を停止し、省力化に有利なＰＬＬ回路を提供するものである。

図１４は、本発明の実施形態２を説明するための図である。実施形態２のＰＬＬ回路は、遮断周波数調整回路６を所定の期間だけ稼働させ、所定の期間を除く期間には電源２１の供給を停止する制御回路２０を備えている。
すなわち、実施形態２では、電源２１から供給される電力がｓ１、ｓ２の二系統に分岐される。そして、系統ｓ２を遮断周波数調整回路６に電力を供給するものとし、系統ｓ１を、ＰＬＬ回路の遮断周波数調整回路６を除く部分（以降、ＰＬＬ回路本体とも記す）に電力を供給するものとする。このように構成することにより、所定の期間には系統ｓ１、ｓ２を使って遮断周波数調整回路６及びＰＬＬ回路本体の両方に電力が供給される。また、他の期間には、系統ｓ１からＰＬＬ回路本体にのみ電力を供給することができる。

なお、所定の期間とは、例えば、ＰＬＬ回路が動作を開始してからノッチフィルタ５の遮断周波数が拡散周波数に一致すると思われる十分な時間が考えられる。このように構成する場合、制御回路２０は動作開始から図示しないタイマを使って動作時間を計時し、計時が完了したタイミングで系統ｓ２の電力供給を停止する。なお、タイマの計時時間は、ＰＬＬ回路の仕様や拡散周波数の範囲等によって決定される。
さらに、上記のように構成した場合、系統ｓ２による電力供給を停止した後、所定の時間の経過後に繰返し系統ｓ２から電力を供給し、遮断周波数調整回路６を動作させてもよい。このようにすれば、消費電力低減の効果は低下するものの、ノッチフィルタ５の拡散周波数除去に対する信頼性を高めることができる。

また、所定の期間として、一定の時間を定めるものでなく、ノッチフィルタ５の遮断周波数が拡散周波数と一致したことを制御回路２０が検出して遮断周波数調整回路６を停止するようにしてもよい。このような制御は、例えば、以下のようにして実現できる。すなわち、ノッチフィルタ５の遮断周波数が適正な周波数にロックされた場合、乗算器７に出力される信号のＤＣ成分が０になり、乗算器７には常に０の信号が出力される。
制御回路２０は、乗算器７に信号０が出力されたことを検出し、遮断周波数調整回路６への電力供給を停止するようにしてもよい。このようにすれば、電圧制御発振回路３から適正な周波数の信号が出力されたタイミングで遮断周波数調整回路６を停止し、効果的に消費電力を低減することができる。

本発明のＰＬＬ回路は、携帯電話機や音楽プレーヤーといった音声信号を処理し、かつ小型化することが望ましい機器に特に適している。また、本発明のＰＬＬ回路は、ＦＭ変調された入力信号を処理する構成に適していて、特に、ＦＭ変調の拡散周波数や周波数の拡散方式が未知の場合にも適用することができる。

１ 位相比較器
２ 可変チャージポンプ回路
３ 電圧制御発振回路
４ 可変分周器
５ ノッチフィルタ
６ 遮断周波数調整回路
７ 乗算器
８ ローパスフィルタ
９ ループフィルタ
１０ アンプ
１１ インダクタンス素子
１２ 容量素子
２０ 制御回路
２１ 電源

Claims (7)

1. 一の信号の位相と、他の信号の位相との差分に応じた差分信号を出力する位相比較器と、
   前記位相比較器から出力された差分信号に応じた電流信号を生成するチャージポンプ回路と、
   前記チャージポンプ回路から出力された電流信号を平滑化して第１制御信号を生成する第１フィルタと、
   前記第１制御信号をフィルタリングして第２制御信号を生成する遮断周波数可変の第２フィルタと、
   前記第１制御信号の位相と、前記第１制御信号が前記第２フィルタによってフィルタリングされた後の信号の位相との差分に基づいて、前記第２フィルタによって遮断される遮断周波数を調整する遮断周波数調整回路と、
   前記第２制御信号に基づいて、所定の周波数の信号を発振する発振回路と、
   を備え、
   前記第２フィルタは、前記第１フィルタによって遮断される周波数よりも低い周波数の範囲に上限値と下限値が含まれる所定の範囲の周波数を遮断するノッチフィルタであることを特徴とするＰＬＬ回路。
2. 前記遮断周波数調整回路は、前記第１制御信号と、前記第１制御信号が前記第２フィルタによってフィルタリングされた後の信号とを乗算して前記ノッチフィルタの遮断周波数を制御するための遮断周波数制御信号を生成する乗算器を含むことを特徴とする請求項１に記載のＰＬＬ回路。
3. 前記乗算器が、排他的ＯＲ回路、または排他的ＯＲ回路であることを特徴とする請求項２に記載のＰＬＬ回路。
4. 前記遮断周波数調整回路は、前記遮断周波数制御信号をフィルタリングし、前記遮断周波数制御信号を一定の電圧値を持った信号にするフィルタ回路を含むことを特徴とする請求項２または３に記載のＰＬＬ回路。
5. 前記第２フィルタは、前記第１フィルタから信号が入力される容量素子と、前記容量素子に直列に接続されるインダクタンス素子と、を含むことを特徴とする請求項１〜４のいずれか１項に記載のＰＬＬ回路。
6. 前記容量素子が容量を変更可能な可変キャパシタであって、前記遮断周波数制御信号は、前記可変キャパシタの容量を変更する信号であることによって前記第２フィルタの遮断周波数を制御することを特徴とする請求項５に記載のＰＬＬ回路。
7. 前記遮断周波数調整回路を所定の期間だけ稼働させ、前記所定の期間を除く期間には電源による電力の供給を停止する電力供給制御手段をさらに備えることを特徴とする請求項１〜６のいずれか１項に記載のＰＬＬ回路。

Images