JP2019205160A - デューティサイクルが可変な基準発振器、周波数合成器、及び基準発振器を備える信号レシーバー - Google Patents

デューティサイクルが可変な基準発振器、周波数合成器、及び基準発振器を備える信号レシーバー Download PDF

Info

Publication number
JP2019205160A
JP2019205160A JP2019081515A JP2019081515A JP2019205160A JP 2019205160 A JP2019205160 A JP 2019205160A JP 2019081515 A JP2019081515 A JP 2019081515A JP 2019081515 A JP2019081515 A JP 2019081515A JP 2019205160 A JP2019205160 A JP 2019205160A
Authority
JP
Japan
Prior art keywords
signal
frequency
oscillator
reference signal
duty cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019081515A
Other languages
English (en)
Other versions
JP6770606B2 (ja
Inventor
アルノー・カサグランデ
Arnaud Casagrande
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swatch Group Research and Development SA
Original Assignee
Swatch Group Research and Development SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swatch Group Research and Development SA filed Critical Swatch Group Research and Development SA
Publication of JP2019205160A publication Critical patent/JP2019205160A/ja
Application granted granted Critical
Publication of JP6770606B2 publication Critical patent/JP6770606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

【課題】 スタートアップの際にいずれのセットアップ時間をも必要としないような基準発振器を提供する。【解決手段】 本発明は、電磁気信号のトランスミッター及びレシーバーのための基準発振器（２０）に関する。基準発振器（２０）は、基準共振器（２２）によって供給される信号から、所定のデューティーサイクルでＯＮ時間とＯＦＦ時間を交替する変更済み基準信号（５０）を生成するように構成している。基準発振器（２０）は、さらに、変更済み基準信号（５０）の少なくとも１つの高調波成分のランクに依存する少なくとも１つの調整パラメーターに応じて変更済み基準信号（５０）のデューティーサイクルを調整するように構成している調整回路（３０）を有する。これによって、変更済み基準信号（５０）の少なくとも１つの高調波成分を最小化する。本発明は、さらに、本発明に係る基準発振器（２０）を有する周波数合成器及び無線周波数信号レシーバーに関する。【選択図】 図３

Description

本発明は、基準発振器の分野に関し、詳細には、この分野における少なくとも１つの高調波を抑制ないし制限する手段を有する基準発振器に関する。本発明は、例えば、無線周波数信号の受信、アナログ／デジタル変換及び周波数合成の分野において利用可能である。
電磁気信号、特に、無線周波数信号を送信するために、適切なレシーバーが必要である。図１に、伝統的なレシーバーを示している。信号レシーバー１は、電磁気信号を受けるアンテナ１２を有する。アンテナ１２は、アンテナ１２が受けた信号を増幅するように構成しているローノイズアンプ１４（ＬＮＡ）に接続される。このＬＮＡ１４は、さらに、増幅済みの受信信号を、周波数マッチング回路３６によって供給される発振信号８０と混合するミキサー１６に接続されており、この周波数マッチング回路３６は、一般的には、基準発振器２０をベースとしている。ミキサー１６の出力は、ミキサー１６の中間信号４０をフィルタリングするバンドパス（又はローパス）フィルター１８に接続される。図１に、周波数（ｆ）に対する振幅又はパワー（Ｐ）の形態で、中間信号４０のスペクトルを示している。
典型的には、基準発振器２０は、非常に規則的であり安定している基準信号を供給する水晶振動子のような基準共振器２２を備える信号ジェネレーター２４を用いる。例えば、水晶振動子の典型的なアプリケーションにおいて、基準共振器２２を備える信号ジェネレーター２４は、２６ＭＨｚの基準周波数で動作する。一般的には、基準発振器２０は、周波数マッチング回路３６のベースとして用いられる基準信号を供給する。
無線周波数伝送の場合には、信号レシーバー１は、例えば、２６ＭＨｚで動作する水晶基準共振器２２とともに信号ジェネレーター２４を用いて、Bluetooth（登録商標）の帯域内、したがって、２．４ＧＨｚ帯、にて動作することができる。放射及び寄生結合によって、基準共振器２２をベースとする発振器２０の周波数の第９３、第９４及び第９５次の高調波が、アンテナ１２によって捕らえられた有用なＲＦ信号の周波数と一致することができ、結局、バンドパス（又はローパス）フィルター１８のバンド４１に変換される。
一般的には、基準信号の特定の波形は、（図１に破線の矢印で示した）入力１２における信号５０の高調波を寄生結合によって、（フィルター１８の周波数帯４１に存在する）基準信号の望まれていない汚染を発生させるエイリアシングを中間信号に発生させてしまう。このような高調波は、その特定の周波数に対して局所的に、レシーバーの感度を減少させる影響を与えてしまう。これらの高調波の正確な周波数、そして、その振幅は、発振信号のデューティーサイクルに直接依存する。このデューティーサイクルは、制御されない場合、発振器を備える集積回路の生産（製造方法）と使用（温度、電圧）の条件に、さらに、基準共振器及びその接続（共振器を有する集積回路が上にて形成されたＰＣＢやカード、パッケージングなど）の典型的な変化に、統計的に依存する。
したがって、フィルターが受信した中間信号は、（寄生結合によって所望のＲＦ信号に注入される）基準共振器からの信号の高周波高調波成分によってひどく破壊されることがある。この問題は、信号レシーバーが単一の集積回路内にて実装されたときには、さらに大きくなる。この問題は、デジタル回路においては、さらに大きくなる。なぜなら、ロジック回路の基準（又はクロック）信号の非常に険しい遷移と同期的な消費ピークのためである。
欧州特許出願ＥＰ２８６９４８３Ａ１は、この問題について詳細に記載しており、発振器信号のデューティーサイクルを調整することによってこれらの高調波の少なくとも１つを除去する。この調整は、前の変化の影響の測定に応じて調整されるデューティーサイクルを破壊が最小になるまで漸進的に変化させることによって、ステップずつ行われる。
この手法は、レシーバーの出力信号４０を汚染する高調波を大いに最小化するかぎり、さらには抑えるかぎり、興味深い。しかし、この手法には、アクティブ化ごとにセットアップ時間が必要である。このアクティブ化時間は長いことがあり、用途によっては長すぎる。
本発明の目的は、スタートアップの際にいずれのセットアップ時間をも必要としないような、欧州特許出願ＥＰ２８６９４８３Ａ１の手法の代わりとなる手法を提供することである。
このために、本発明は、無線周波数信号トランスミッター及び／又はレシーバーのための新規な基準発振器を提供する。この基準発振器は、基準共振器によって供給された信号から、所定のデューティーサイクルでＯＮ時間とＯＦＦ時間を交替する変更済み基準信号を生成するように構成している。本発明は、基準発振器が、少なくとも１つの所定の調整パラメーターに応じて変更された基準信号のデューティーサイクルを調整するように構成している調整回路を有し、これによって、変更済み基準信号の少なくとも１つの高調波成分を最小化する。
このように、本発明に係る基準発振器によって作られた変更済み基準信号のデューティーサイクルを適切に確定的に調整することによって、例えば、特定の周波数の近辺の、変更済み基準信号の特定の高調波によって発生する汚染を最小化することができる。また、所定パラメーターによって、特に、連続的な調整によってではなく最小化される一又は複数の高調波のランクに応じて、デューティーサイクルが調整されるために、発振器がアクティブ化されるとすぐにデューティーサイクルが調整される。
１つの実施形態において、発振器は、さらに、共振器につながれ初期の基準信号を作る基準ジェネレーターを有することができ、調整回路は、前記初期の基準信号から所定のデューティーサイクルを有する変更済み基準信号を生成する基準ジェネレーターにつながれている。
発振器の調整回路は、初期の基準信号の１つのフランク部に、変更済み基準信号を同期させる回路を有することができる。これによって、調整回路において発生することがある位相ドリフトを克服することができる。
１つの実装例において、レシーバーは、ユーザーがデューティーサイクルの少なくとも１つの調整パラメーターを調整回路に供給することを可能にするマンマシンインタフェースを有する。このように、デューティーサイクルの調整は、基準発振器がアクティブ化されるとすぐに瞬間的に行われ、周囲にて高調波を最小化しなければならない周波数が変化した場合にデューティーサイクルをリアルタイムで調整することができる。
本発明は、さらに、上記のような基準発振器を備える周波数合成器と、及び変更済み基準信号から高周波数発振信号を作る周波数マッチング回路を提供する。基準発振器調整回路のデューティーサイクルを調整することによって、高周波数発振信号には、基準発振器がアクティブ化されるとすぐに、特定の周波数の周辺の高調波が除去されるという利点が発生する。
１つの実施形態において、周波数マッチング回路は、周波数ｆrefの変更済み基準信号を受けて、より高い周波数ｘ・ｆrefの発振信号を作るように構成しているフェーズロックループ（ＰＬＬ）を有する。
本発明は、さらに、
− 電磁気信号を受けるアンテナと、
− 前記アンテナが受けた信号を増幅する少なくとも１つのローノイズアンプと、
− 変更済み基準信号又は所定のデューティーサイクルを有する高周波数発振信号を作るように構成している、上記のような少なくとも１つの基準発振器又は上記のような少なくとも１つの周波数合成器と、
− 中間信号を生成するように、増幅済みの受信信号を前記変更済み基準信号又は前記高周波数発振信号と混合するミキサーと、及び
− 前記中間信号をフィルタリングするフィルターと
を備える信号レシーバーを提供し、
前記基準発振器は、受けた電磁気信号の周波数に応じてデューティーサイクルを調整するように構成しており、これによって、前記変更済み基準信号の少なくとも１つの高調波成分の振幅及びフィルタリング済みの中間信号に存在する振幅を最小化する調整回路を備える。
したがって、本発明に係るレシーバーにおいて、前記変更済み基準信号のデューティーサイクルは、アンテナで受けた信号の周波数に応じて予め定められ、これによって、アンテナで受けた信号の周波数の近辺に存在する任意の可能性のある高調波の影響を最小化する。そして、レシーバーがアクティブ化されるとすぐに、最適なデューティーサイクルがセットされ、最適化された受信をするためにレシーバーがアクティブ化するごとにセットアップ時間が必要ではない。
添付の図面を参照しながら、例を用いて本発明について下に詳細に説明する。なお、これに限定されない。
従来技術に係る信号レシーバーの図である。 本発明に係るレシーバーの図である。 制御されたデューティーサイクルを有する変更済み基準信号を作る本発明に係る基準発振器の図である。 制御されたデューティーサイクルを有する高周波数信号を作る本発明に係る周波数合成器の図である。
上記のように、本発明は、新規な基準発振器２０を提供する。本発明は、さらに、周波数合成器７０及び基準発振器２０を有する信号レシーバーを提供する。
図３は、本発明に係る基準発振器２０、例えば、ＭＥＭＳや水晶発振器、を詳細に示している。この基準発振器２０は、基準共振器２２にロックされる基準ジェネレーター２４を有する。共振器２２は、ＭＥＭＳ共振器、水晶共振器又は同様な共振器であることができる。特許出願ＥＰ２８６９４８３Ａ１には、共振器２２と基準ジェネレーター２４の実装例についても記載されている。信号ジェネレーター２４は、典型的には数ＭＨｚ、例えば、２６ＭＨｚ、の範囲内にある、一定であり安定した基準周波数ｆrefの初期の基準信号２６を供給する。
図３に示しているように、本発明に係る基準発振器２０において、ジェネレーター２４は、デューティーサイクルの調整回路３０に接続される。この調整回路３０は、信号ジェネレーター２４からの初期の基準信号２６をベースとして、ＯＮ時間５１とＯＦＦ時間５２が交替するシーケンスを有する矩形波形などを有する変更済み基準信号５０を生成する。デューティーサイクルｒは、変更済み基準信号５０のＯＮ時間５１の継続時間とＯＦＦ時間５２の継続時間の間の関係を定める。
本発明に係る発振器２０において、デューティーサイクルの調整回路３０は、少なくとも１つの調整パラメーターに応じて所定のデューティーサイクルｒを有する変更済み基準信号を供給するように構成しており、これによって、変更済み基準信号５０の少なくとも１つの高調波成分を最小化する。図２の例において、基準発振器２０は、信号レシーバーを作るために用いられ、後で説明する図においてわかりやすく示しているように、アンテナで受けた又は増幅された電磁気信号の周波数に応じて少なくとも１つの調整パラメーターが選択される。
矩形信号において、ランクｈの高調波の振幅は、［ｓｉｎ（ｐｉ・ｈ・ｒ）］／（ｐｉ・ｈ・ｒ）に比例する。ここで、ｐｉは、アルキメデスの定数であり、ｒは、矩形信号のデューティーサイクルであり、ｈは、関心事の高調波のランクである。このように、デューティーサイクルｒをセットすることによって、所望のＲＦ信号のスペクトルに寄生的に注入された変更済み基準信号５０の少なくとも１つの高調波成分の振幅を最小化し、したがって、受信周波数の近傍の高調波の汚染を最小化することができる。図２に破線の矢印によって示しているように、変更済み基準信号５０によって、寄生結合を介して入力１２に信号５０の高調波が導入される。
１つの実施形態において、基準発振器２０は、ユーザーがデューティーサイクルの少なくとも１つの調整パラメーターを調整回路に供給することを可能にするマンマシンインタフェースＭＭＩ（図示せず）を備える。実際の実装例において、ＭＭＩは、受信する信号の周波数をユーザーが選択することを可能にする選択ボタンと、受信しがちな信号の周波数ごとに、デューティーサイクルを調整するために必要な一又は複数のパラメーターを含む表を格納するメモリーとを備えることができる。
図３における実施形態において、調整回路３０は、変更済み基準信号を生成する回路、フェーズロックループ（ＰＬＬ）３１を有する回路、カウンター３２、コンパレーター３３、及びパルスジェネレーター３４を備える。ＰＬＬ３１は、基準ジェネレーター２４に接続され、基準信号（ｆ＝ｎ・ｆref）の周波数ｆrefよりもｎ倍であるように大きい周波数の信号を作る。カウンター３２は、ＰＬＬに接続され、ＰＬＬが作る信号のパルスをカウントする。カウンターは、前記数ｎを超える数までカウントすることができるように選ばれる。コンパレーター３３は、カウンター３２の出力に接続され、カウントしたパルスの数を所定の値ｍと比較する。コンパレーター３３は、そのカウントしたパルスの数が所定の値ｍよりも小さければＯＮ信号を作り、そうでなければＯＦＦ信号を作る。最後に、パルスジェネレーター３４は、基準ジェネレーター２４に接続される。パルスジェネレーター３４は、初期の基準信号と同じ周波数ｆrefの初期化信号を作る。この初期化信号は、パルスのシーケンスによって構成しているパルス信号であり、例えば、基準信号２６の立上りエッジごとに１つのパルスが作られる。初期化信号は、カウンターの初期化入力に与えられ、カウンターをゼロにリセットする。アプリケーションに応じて、ＭＭＩインタフェースなどを介して、調整パラメーターｍ、ｎ又はｍ／ｎが供給される。
コンパレーターの出力で得られる変更済み基準信号は、周波数ｆrefの矩形信号であり、これは、期間Ｔにおいて、第１の時間Ｔ１＝ｍ／ｆrefの間はＯＮであり、そうでなければＯＦＦである。したがって、この実施形態において得られる変更済み基準信号のデューティーサイクルは、ｒ＝ｍ／ｎ＝Ｔ１／Ｔであり、パラメーターｍ及びｎによって与えられる。本発明によると、上で説明したように、パラメーターｍ及びｎは予め定められている。
図３における実施形態において、調整回路は、さらに、初期の基準信号２６の１つのフランク部に変更済み基準信号を同期させる同期回路３５を備える。この同期回路３５によって、調整回路３０の可能性のある位相ドリフトを克服することができる。このように、この同期回路３５は、例えば、ＰＬＬ３１を用いることを可能にする。これは、やや貧弱なノイズ特性を有するがパワーと大きさが小さくなっているという利点がある。
同期回路３５は、図３の例において、ＲＳフリップフロップであり、そのＳＥＴ入力は、パルスジェネレーター３４に接続され、そのＲＥＳＥＴ入力は、コンパレーター３３の出力に接続され、ＲＳフリップフロップ３５の出力において同期された変更済み基準信号５０を利用可能であり、このＲＳフリップフロップ３５は、ＲＦレシーバーの周波数マッチング回路３６に接続されることができる。このＲＳフリップフロップがそのＳＥＴ入力にて初期化信号を受信すると必ず、ＲＳフリップフロップの出力がＯＦＦからＯＮに変わる。このようにして、このＲＳフリップフロップからの出力信号が、初期の基準信号２６の１つのフランク部に同期される。
図４は、基準発振器２０と、及び高周波数発振信号ＯＵＴ８０を作る周波数マッチング回路３６とを備える本発明に係る周波数合成器の１つの実施形態を詳細に示している。基準発振器２０は、例えば、図３のものと同一である。この周波数マッチング回路は、電圧制御発振器ＶＣＯ６４、デバイダー回路６５、位相検出器６１、差動電荷ポンプ６２、ローパスフィルター６３及びパラメーター化回路６６を有するフェーズロックループ３６である。
また、変更済み基準信号５０は、ＶＣＯ６４の入力における入力信号５０の高調波の寄生結合によっても導入されることができることには留意すべきである。
発振器６４は、所定の周波数帯の範囲内の高周波数発振信号ＯＵＴを供給する。デバイダー回路６５は、信号ＯＵＴの周波数をファクターＮで割って、除算済み周波数信号ｆdivを供給する。パラメーター化回路６６は、所望の周波数及び除算済み周波数ｆdivに応じてファクターＮを調整する。位相検出器６１は、基準周波数ｆrefにおける変更済み基準信号５０を、デバイダー回路によって供給される除算済み周波数信号と比較する。位相検出器６１は、この比較の結果に応じて２つの制御信号ＵＰ、ＤＯＷＮを差動電荷ポンプ６２に供給する。電荷ポンプ６２は、ＵＰ又はＤＯＷＮの信号に応じてフィルター６３における電荷を注入又は引き出す。ローパスフィルター６３は、電荷ポンプの出力信号Ｓ1をフィルタリングし、これによって、フィルタリング済みの制御信号ＳFを電圧制御発振器６４に供給する。
高周波数発振信号８０のスペクトルは、発振器６４によって供給される周波数信号を示しており、１つの信号が、主成分ｆout８１と、及び初期の基準信号２６の高調波によって生成される高調波汚染ｆp８２とを含んでいる。主成分８１と高調波汚染８２どうしが近すぎる場合、発振器６４は、周波数ｆout±ｋ（ｆout−ｆp）の一連の付加的な高調波を作る。これは、「ＶＣＯプル」として知られている現象である。調整回路３０によって、好ましいことに、初期の基準信号２６の高調波８２を制限することを可能にし、したがって、「ＶＣＯプル」現象を制限することを可能にする。
最後に、図２は、本発明に係る信号レシーバー１０を詳細に示している。このレシーバー１０は、アンテナ１２、ローノイズアンプ（ＬＮＡ）１４、ミキサー１６及びバンドパスフィルター又はローパスフィルター１８を有する。アンテナ１２は、電磁気信号を受けるように構成している。本発明によると、レシーバー１０は、さらに、本発明に係る基準発振器２０を有する基準周波数シンセサイザーと、周波数マッチング回路３６を有する。アンプ１４は、アンテナ１２に接続されており、アンテナ１２が受けた信号を増幅する。基準発振器２０は、所定のデューティーサイクルでＯＮ時間とＯＦＦ時間を交替する変更済み基準信号５０を生成する基準共振器２２を有する。ミキサー１６は、アンプ１４と周波数マッチング回路３６に接続され、これによって、増幅済みの受信信号を高周波数信号ＯＵＴ８０と混合し、中間信号４０を生成する。最後に、バンドパス（又はローパス）フィルター１８は、ミキサー１６の出力に接続され、これによって、中間信号４０をフィルタリングする。アンテナ１２、アンプ１４、ミキサー１６及びフィルター１８の実装は、欧州特許出願ＥＰ２８６９４８３Ａ１に詳細に記載されている。この特許出願を参照によってここに組み入れる。基準発振器２０及び周波数マッチング回路３６は、図３及び４にしたがって作ることができる。なお、周波数マッチング回路３６は、アンテナで受けた信号が基準信号の周波数から離れた周波数を有する場合にのみここで有用である。そうでなければ、レシーバーを周波数マッチング回路３６なしで作るようにすることができる。
上の説明から、請求の範囲によって定められる本発明の範囲から逸脱せずに、当業者であれば、基準発振器、周波数合成器及び信号レシーバーの多くのバリエーションを考え出すことができるであろう。
１０ 信号レシーバー
１２ アンテナ
１４ ローノイズアンプ
１６ ミキサー
１８ フィルター
２０ 基準発振器
２２ 基準共振器
２４ 基準ジェネレーター
２６ 初期の基準信号
３０ 調整回路
３１ フェーズロックループ（ＰＬＬ）
３２ カウンター
３３ コンパレーター
３４ パルスジェネレーター
３６ 周波数マッチング回路
４０ 中間信号
５０ 変更済み基準信号
６１ 位相検出器
６２ 電荷ポンプ
６３ ローパスフィルター
６４ 電圧制御発振器
６５ デバイダー回路
７０ 周波数合成器
８０ 高周波数発振信号
ＭＭＩ マンマシンインタフェース

Claims (10)

  1. 電磁気信号のトランスミッター及び／又はレシーバー用の基準発振器（２０）であって、
    当該基準発振器（２０）は、基準共振器（２２）によって供給される信号から所定のデューティーサイクルでＯＮ時間とＯＦＦ時間を交替する変更済み基準信号（５０）を生成するように構成しており、
    前記基準発振器（２０）は、さらに、少なくとも１つの調整パラメーターに応じて前記変更済み基準信号（５０）のデューティーサイクルを調整するように構成している調整回路（３０）を有し、
    これによって、電磁気信号のスペクトルに寄生的に注入される前記変更済み基準信号（５０）の少なくとも１つの高調波成分を最小化する
    基準発振器（２０）。
  2. さらに、前記基準共振器（２２）につながれ、初期の基準信号（２６）を作る基準ジェネレーター（２４）を備え、
    前記調整回路は、基準ジェネレーター（２４）につながれ、前記初期の基準信号（２６）からの所定のデューティーサイクルを有する変更済み基準信号（５０）を生成する
    請求項１に記載の基準発振器（２０）。
  3. 前記変更済み基準信号（５０）を生成する前記調整回路は、
    前記基準ジェネレーター（２４）に接続され、前記初期の基準信号（２６）の周波数ｆrefよりもｎ倍であるように大きい周波数の信号を作るように構成しているフェーズロックループ（ＰＬＬ）（３１）と、
    前記フェーズロックループに接続されており、前記フェーズロックループが作る信号のパルスをカウントするカウンター（３２）と、
    カウントされたパルスの数を所定の値ｍと比較し、そのカウントされたパルスの数がその所定の値ｍよりも小さければＯＮ信号を作り、そうでなければＯＦＦ信号を作るコンパレーター（３３）と、及び
    前記基準ジェネレーターに接続しており、前記初期の基準信号と同じ周波数の初期化信号を作るパルスジェネレーター（３４）とを備え、
    前記初期化信号は、前記カウンターの初期化入力に与えられる
    請求項２に記載の基準発振器（２０）。
  4. 前記調整回路は、さらに、前記初期の基準信号（２６）の１つのフランク部に前記変更済み基準信号（５０）を同期させるために回路を備える
    請求項２又は３に記載の基準発振器（２０）。
  5. 前記調整回路は、さらに、前記初期の基準信号（２６）の１つのフランク部に前記変更済み基準信号（５０）を同期させるために回路を備え、
    前記同期回路は、ＲＳフリップフロップを備え、このＲＳフリップフロップのＳＥＴ入力は、前記パルスジェネレーターに接続され、このＲＳフリップフロップのＳＥＴ入力は、前記コンパレーターの出力に接続され、
    同期された前記発振信号（５０）は、前記フリップフロップの出力で利用可能である
    請求項３に記載の基準発振器（２０）。
  6. さらに、ユーザーが前記調整回路にデューティーサイクルの少なくとも１つの調整パラメーターを与えることを可能にするマンマシンインタフェース（ＭＭＩ）を備える
    請求項１〜５のいずれかに記載の基準発振器（２０）。
  7. 請求項１〜６のいずれかに記載の基準発振器（２０）と、及び
    高周波数発振信号（８０）を作る周波数マッチング回路（３６）と
    を備える周波数合成器（７０）。
  8. 前記周波数マッチング回路は、周波数ｆrefの変更済み基準信号（５０）を受け、より高い周波数ｘ・ｆrefの発振信号を作るように構成しているフェーズロックループ（３６）を備える
    請求項７に記載の周波数合成器（７０）。
  9. 前記周波数マッチング回路（３６）は、
    高周波数発振信号ＯＵＴ（８０）を供給する電圧制御発振器ＶＣＯ（６４）と、
    除算済み周波数信号ｆdivを供給するようにファクターＮで前記信号ＯＵＴの周波数を割るデバイダー回路（６５）と、
    基準周波数ｆrefにおける変更済み基準信号（５０）を、前記デバイダー回路によって供給された除算済み周波数信号ｆdivと比較し、この比較の結果に応じて２つの制御信号ＵＰ、ＤＯＷＮを供給する位相検出器（６１）と、
    前記位相検出器（６１）の前記２つの制御信号ＵＰ、ＤＯＷＮを受ける電荷ポンプ（６２）と、及び
    前記電圧制御発振器（６４）にフィルタリング済みの制御信号（ＳF）を供給するために前記電荷ポンプ（６２）の出力信号（Ｓ1）をフィルタリングするローパスフィルター（６３）と
    を備える請求項８に記載の周波数合成器（７０）。
  10. 電磁気信号を受けるアンテナ（１２）と、
    前記アンテナ（１２）が受けた信号を増幅する少なくとも１つのローノイズアンプ（１４）と、
    変更済み基準信号（５０）又は所定のデューティーサイクル（８０）を有する高周波数発振信号を作る、請求項１〜６のいずれかに記載の基準ピン発振器（２０）の少なくとも１つ又は請求項７〜９のいずれかに記載の周波数合成器（７０）の少なくとも１つと、
    中間信号（４０）を生成するように、増幅済みの受信信号を前記変更済み基準信号（５０）又は高周波数発振信号（８０）と混合するミキサー（１６）と、及び
    前記中間信号（４０）をフィルタリングするフィルター（１８）とを備える信号レシーバー（１０）であって、
    前記基準発振器（２０）の調整回路（３０）は、受けた電磁気信号の周波数に応じてデューティーサイクルを調整するように構成しており、これによって、前記変更済み基準信号（５０）の少なくとも１つの高調波成分の振幅及び前記フィルタリング済みの中間信号（４０）に存在する振幅（４２）を最小化する
    信号レシーバー（１０）。
JP2019081515A 2018-05-24 2019-04-23 デューティサイクルが可変な基準発振器、周波数合成器、及び基準発振器を備える信号レシーバー Active JP6770606B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18174100.0A EP3573241B1 (fr) 2018-05-24 2018-05-24 Oscillateur de référence à rapport cyclique variable, synthétiseur de fréquence et récepteur de signaux avec l'oscillateur de référence
EP18174100.0 2018-05-24

Publications (2)

Publication Number Publication Date
JP2019205160A true JP2019205160A (ja) 2019-11-28
JP6770606B2 JP6770606B2 (ja) 2020-10-14

Family

ID=62245196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019081515A Active JP6770606B2 (ja) 2018-05-24 2019-04-23 デューティサイクルが可変な基準発振器、周波数合成器、及び基準発振器を備える信号レシーバー

Country Status (5)

Country Link
US (1) US10763837B2 (ja)
EP (1) EP3573241B1 (ja)
JP (1) JP6770606B2 (ja)
KR (1) KR102194583B1 (ja)
CN (1) CN110535465B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4160911A1 (fr) 2021-09-30 2023-04-05 The Swatch Group Research and Development Ltd Procede pour ameliorer le demarrage d'un oscillateur d'un recepteur a super reaction, et recepteur pour la mise en uvre du procede
EP4160910A1 (fr) 2021-09-30 2023-04-05 The Swatch Group Research and Development Ltd Procede de detection d'un signal rf dans un recepteur a super reaction, et recepteur pour la mise en 0euvre du procede
US11973509B2 (en) 2022-03-31 2024-04-30 Silicon Laboratories Inc. Fast frequency synthesizer switching
US11699974B1 (en) * 2022-06-29 2023-07-11 Silicon Laboratories Inc. Utilizing the LC oscillator of a frequency synthesizer as an injection source for crystal oscillator startup
US11705861B1 (en) * 2022-06-29 2023-07-18 Silicon Laboratories Inc. Fast startup crystal oscillator circuit with programmable injection time and adaptive startup time to achieve high amplitude oscillation
CN115694482B (zh) * 2022-12-30 2023-05-09 中国航天科工集团八五一一研究所 一种谐波注入锁定振荡数控捷变频频率源电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0981261A (ja) * 1995-09-13 1997-03-28 Fujitsu Ltd 電子機器および情報処理機器
JP2002073199A (ja) * 2000-08-31 2002-03-12 Oki Data Corp クロック発生装置
JP2002341961A (ja) * 2001-05-18 2002-11-29 Morimoto Akira クロック同期回路
JP2005065199A (ja) * 2003-08-20 2005-03-10 Matsushita Electric Ind Co Ltd Ｐｌｌ回路及び映像表示装置
WO2008067324A1 (en) * 2006-11-30 2008-06-05 Qualcomm Incorporated Linear phase frequency detector and charge pump for phase-locked loop
JP2015089122A (ja) * 2013-11-01 2015-05-07 ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド デューティーサイクルコントローラーを有する信号受信器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885475A (en) 1988-09-09 1989-12-05 United Technologies Corporation Precision 50 percent duty cycle controller
JPH07240685A (ja) * 1994-02-28 1995-09-12 Casio Comput Co Ltd 周波数シンセサイザ回路
US6060922A (en) * 1998-02-20 2000-05-09 Industrial Technology Research Institute Duty cycle control buffer circuit with selective frequency dividing function
US6246440B1 (en) * 1998-05-14 2001-06-12 Matsushita Electric Industrial Co., Ltd. Circuit for generating a reference signal
US6356129B1 (en) * 1999-10-12 2002-03-12 Teradyne, Inc. Low jitter phase-locked loop with duty-cycle control
KR100532476B1 (ko) * 2003-10-18 2005-12-01 삼성전자주식회사 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
EP1762004B1 (en) * 2004-06-24 2011-01-05 Nokia Siemens Networks Oy Frequency synthesizer
US7405630B2 (en) * 2005-09-30 2008-07-29 Broadcom Corporation Frequency synthesizer with improved spurious performance
WO2008060060A1 (en) * 2006-11-15 2008-05-22 Jung-Hoon Kim Subminiature linear vibrator
KR100868734B1 (ko) * 2006-12-15 2008-11-13 신코엠 주식회사 발진주파수를 가변시킬 수 있는 발진기
JP4374463B2 (ja) * 2006-12-26 2009-12-02 日本電波工業株式会社 発振周波数制御回路
EP2299337B1 (fr) * 2009-09-22 2013-02-27 The Swatch Group Research and Development Ltd. Récepteur de signaux radiosynchrones pour le réglage d'une base de temps, et procédé de mise en action du récepteur
US8559904B2 (en) * 2010-08-19 2013-10-15 Intel IP Corporation System and method for duty cycle control of a crystal oscillator
US8750805B2 (en) * 2010-12-16 2014-06-10 Texas Instruments Incorporated Systems and method for spur supression in a multiple radio SoC
US9160461B2 (en) * 2013-01-10 2015-10-13 Qualcomm Incorporated Systems and methods for minimizing spurs through duty cycle adjustment
JP2020010208A (ja) * 2018-07-10 2020-01-16 セイコーエプソン株式会社 発振器、電子機器及び移動体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0981261A (ja) * 1995-09-13 1997-03-28 Fujitsu Ltd 電子機器および情報処理機器
JP2002073199A (ja) * 2000-08-31 2002-03-12 Oki Data Corp クロック発生装置
JP2002341961A (ja) * 2001-05-18 2002-11-29 Morimoto Akira クロック同期回路
JP2005065199A (ja) * 2003-08-20 2005-03-10 Matsushita Electric Ind Co Ltd Ｐｌｌ回路及び映像表示装置
WO2008067324A1 (en) * 2006-11-30 2008-06-05 Qualcomm Incorporated Linear phase frequency detector and charge pump for phase-locked loop
JP2015089122A (ja) * 2013-11-01 2015-05-07 ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド デューティーサイクルコントローラーを有する信号受信器

Also Published As

Publication number Publication date
JP6770606B2 (ja) 2020-10-14
KR102194583B1 (ko) 2020-12-24
EP3573241B1 (fr) 2022-08-03
EP3573241A1 (fr) 2019-11-27
US10763837B2 (en) 2020-09-01
US20190363703A1 (en) 2019-11-28
CN110535465A (zh) 2019-12-03
KR20190134474A (ko) 2019-12-04
CN110535465B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
JP6770606B2 (ja) デューティサイクルが可変な基準発振器、周波数合成器、及び基準発振器を備える信号レシーバー
US7701299B2 (en) Low phase noise PLL synthesizer
WO2005002055A3 (en) Fractional-n synthesizer and method of programming the output phase
JP5844795B2 (ja) 発振周波数調整装置、発振周波数調整方法及び無線通信装置
JP2005109619A (ja) 原子発振装置
US10840915B2 (en) Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop
US8803574B2 (en) Generating a tuned frequency output from a signal generator
US20070035350A1 (en) Circuit arrangement for generating a reference signal
US8253502B2 (en) Spread spectrum clock generator and semiconductor device
US20070176697A1 (en) Controllable oscillator with output oscillation adjustment and method for producing an output oscillation for use therewith
CN111416616A (zh) 具有宽频率覆盖的pll
CN102447475A (zh) 窄带频率可调的pll振荡电路
US8125255B2 (en) PLL circuit
JP2017512446A (ja) 周波数シンセサイザ
WO2021138730A8 (en) Circuit and method for generating temperature-stable clocks using ordinary oscillators
KR101298621B1 (ko) Fmcw 주파수 합성기 및 그것의 제어 방법
KR101200081B1 (ko) 다단 하모닉 믹서를 이용한 초고주파 ｉ/ｑ 송수신기
CN202713275U (zh) 窄带频率可调的pll振荡电路
US4039968A (en) Synchronizing circuit
JPH11112341A (ja) マイクロ波ミリ波注入同期型発振器
TW202147783A (zh) 收發器電路
CH715021B1 (fr) Oscillateur de reference a rapport cyclique variable, synthetiseur de frequence et recepteur de signaux avec l'oscillateur de référence.
KR200346379Y1 (ko) 주파수 합성기
KR19990061629A (ko) 록킹 시간 단축을 위한 위상동기루프장치
CA2242135A1 (en) Circuit arrangement for setting a system frequency

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200925

R150 Certificate of patent or registration of utility model

Ref document number: 6770606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250