KR100868734B1 - 발진주파수를 가변시킬 수 있는 발진기 - Google Patents

발진주파수를 가변시킬 수 있는 발진기 Download PDF

Info

Publication number
KR100868734B1
KR100868734B1 KR1020060128309A KR20060128309A KR100868734B1 KR 100868734 B1 KR100868734 B1 KR 100868734B1 KR 1020060128309 A KR1020060128309 A KR 1020060128309A KR 20060128309 A KR20060128309 A KR 20060128309A KR 100868734 B1 KR100868734 B1 KR 100868734B1
Authority
KR
South Korea
Prior art keywords
signal
oscillation
oscillation frequency
frequency
target
Prior art date
Application number
KR1020060128309A
Other languages
English (en)
Other versions
KR20080055253A (ko
Inventor
권오경
정성익
Original Assignee
신코엠 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신코엠 주식회사 filed Critical 신코엠 주식회사
Priority to KR1020060128309A priority Critical patent/KR100868734B1/ko
Priority to PCT/KR2007/006193 priority patent/WO2008072851A1/en
Publication of KR20080055253A publication Critical patent/KR20080055253A/ko
Application granted granted Critical
Publication of KR100868734B1 publication Critical patent/KR100868734B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 회로를 추가하거나 수정하지 않고 다양한 주파수의 발진 신호를 생성할 수 있는 발진기를 개시한다. 상기 발진기는, 발진주파수 데이터 저장부, 발진신호 생성부 및 발진주파수 제어부를 구비한다. 상기 발진주파수 데이터 저장부는 발진주파수 제어부로부터 출력되는 타겟 발진주파수 데이터를 저장한다. 상기 발진신호 생성부는 연산 인에이블 신호에 응답하여 동작하며, 상기 발진주파수 데이터 저장부로부터 수신한 타겟 발진주파수 데이터와 발진주파수 제어부로부터 출력되는 생성 발진주파수 데이터를 이용하여 상기 타겟 발진주파수 데이터가 지시하는 주파수와 동일한 주파수를 가지는 발진신호를 생성한다. 상기 발진주파수 제어부는 상기 연산 인에이블 신호에 응답하여 동작하며, 상기 발진신호를 디지털 데이터로 변환시킨 상기 생성 발진주파수 데이터 및 타겟 발진신호를 디지털 데이터로 변환시킨 상기 타겟 발진주파수 데이터를 생성한다. 여기서 상기 타겟 발진신호는 상기 발진기를 이용하여 생성하고자 하는 발진신호의 주파수에 대한 정보를 가진 신호이다.
발진기

Description

발진주파수를 가변시킬 수 있는 발진기{Oscillator in capable of varying oscillating frequency}
도 1은 종래의 발진기의 예를 나타낸다.
도 2는 본 발명에 따른 발진주파수를 가변시킬 수 있는 발진기의 블록다이어그램이다.
도 3은 도 2에 도시된 멀티스텝 주파수 제어부(222)의 동작을 설명한다.
도 4는 도 3에 도시된 스텝 비교기능을 수행하는 멀티스텝 주파수 제어부(222)의 일실시예이다.
도 5는 도 3에 도시된 펄스 생성기(232)의 일실시예이다.
도 6은 도 3에 도시된 변환기(234)의 일실시예이다.
도 7은 도 6에 도시된 변환기(234)의 동작을 설명한다.
도 8은 연산 인에이블 신호를 나타낸다.
도 9는 본 발명에 따른 발진기를 이용하여 발진주파수가 50MHz인 발진신호를 생성하는 과정을 나타내는 파형도이다.
도 10은 본 발명에 따른 발진기를 이용하여 발진주파수가 22MHz인 발진신호를 생성하는 과정을 나타내는 파형도이다.
본 발명은 발진기에 관한 것으로, 특히 회로를 추가하거나 수정하지 않고 다양한 주파수의 발진 신호를 생성할 수 있는 발진기에 관한 것이다.
도 1은 종래의 발진기의 예를 나타낸다.
도 1을 참조하면 발진기(100, Oscillator)는 전류기준회로(110), 발진주파수 제어 레지스터(120), 기준전압발생기(130) 및 RC 코어(140)를 구비한다. 도 1에 도시된 발진기(100)는 ISCAS 05 pp. 400-403에 실린 "A digitally programmable on-chip RC-Oscillator in 0.25um CMOS Logic Process"이다.
이 회로의 동작은 상기 잡지를 이용하면 되므로 여기서 설명은 하지 않는다. 다만, 발진기(100)는, 가변저항(Rtrim)을 이용하여 전류 공급원을 만들어 커패시터(Ct)에 전하를 충전시키거나 충전된 전하를 방전시키는 반복되는 과정을 하나의 주기로 하는 신호를 생성한다.
도 1에 도시된 구조의 발진기(100)의 경우, 회로에서 사용하는 저항과 커패시터의 값이 공정의 편차 및 온도 변화에 따라 변하기 때문에, 원하는 주파수에 정확하게 일치된 신호를 생성하기가 어렵다. 또한 저항 및 커패시터 이외에도 발진기를 구성하는 트랜지스터들의 전압-전류 특성도 공정에 따른 편차, 온도의 변화 및 전원전압에 포함된 잡음에 의하여 변하게 되어, 발진기(100)로부터 출력되는 신호의 주파수를 변하게 하는 추가 요인이 된다.
또한 도 1에 도시된 발진기(100)는 개방형 루프(Open Loop)의 구조이므로, 출력신호의 주파수의 상태를 판단하여 일정한 주파수를 가지는 신호를 생성해내도록 제어할 수 없다. 따라서 저항 값과 커패시터의 커패시턴스를 조절할 수 있도록 하는 추가회로가 필요하게 된다. 이를 위해 발진기(100)가 구현된 반도체 칩의 내부에 복수 개의 저항 및 복수 개의 커패시터를 적절하게 구비하여 원하는 저항 값 및 커패시턴스를 생성시키게 하거나, 상기 칩의 외부에 그 값을 알고 있는 저항 및 커패시터를 설치하여 사용하여 발진기(100)로부터 출력되는 신호의 주파수를 제어할 수 있다.
그러나 이러한 회로와 방법은 레이아웃에서 많은 면적을 차지하게 되고, 칩의 외부에 추가되어야 하는 수동소자들에 의해 시스템이 복잡해지는 단점이 있다. 또한 발진기(100)가 임의의 한 주파수의 신호를 생성하도록 최적화되었다면, 상기 발진기(100)를 이용하여 이 전과 다른 주파수의 신호를 생성하도록 하기 위해서는 발진기를 다시 설계해야하는 불편함이 있다.
본 발명이 이루고자 하는 기술적 과제는, 발진기 회로의 추가 변경 없이 출력되는 발진 신호의 주파수를 가변시킬 수 있는 발진주파수를 가변시킬 수 있는 발진기를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 발진기는, 발진주파수 데이터 저장부, 발진신호 생성부 및 발진주파수 제어부를 구비한다.
상기 발진주파수 데이터 저장부는 발진주파수 제어부로부터 출력되는 타겟 발진주파수 데이터를 저장한다. 상기 발진신호 생성부는 연산 인에이블 신호에 응답하여 동작하며, 상기 발진주파수 데이터 저장부로부터 수신한 타겟 발진주파수 데이터와 발진주파수 제어부로부터 출력되는 생성 발진주파수 데이터를 이용하여 상기 타겟 발진주파수 데이터가 지시하는 주파수와 동일한 주파수를 가지는 발진신호를 생성한다. 상기 발진주파수 제어부는 상기 연산 인에이블 신호에 응답하여 동작하며, 상기 발진신호를 디지털 데이터로 변환시킨 상기 생성 발진주파수 데이터 및 타겟 발진신호를 디지털 데이터로 변환시킨 상기 타겟 발진주파수 데이터를 생성한다. 여기서 상기 타겟 발진신호는 상기 발진기를 이용하여 생성하고자 하는 발진신호의 주파수에 대한 정보를 가진 신호이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 2는 본 발명에 따른 발진주파수를 가변시킬 수 있는 발진기의 블록다이어그램이다.
도 2를 참조하면, 상기 발진기(200)는 발진주파수 데이터 저장부(210), 발진신호 생성부(220) 및 발진주파수 제어부(230)를 구비한다.
발진주파수 데이터 저장부(210)는 발진주파수 제어부(230)로부터 출력되는 적어도 하나의 타겟 발진주파수 데이터(T_OSCD)를 저장하며 생성 발진주파수 데이터(G_OSCD)를 이용하여 분주제어신호(D_C)를 생성하며, 이를 위해 논리회로(211), ROM(212) 및 래치회로(213)를 구비한다.
논리회로(211)는 변환기(234)로부터 출력되는 생성 발진주파수 데이 터(G_OSCD)를 이용하여 분주제어신호(D_C)를 생성한다. ROM(211, Read Only Memory)은 상기 적어도 하나의 타겟 발진주파수 데이터(T_OSCD) 및 분주제어신호(D_C)를 저장한다. 래치회로(213)는 ROM(212)으로부터 하나의 타겟 발진주파수 데이터(T_OSCD)를 수신하여 저장하고 출력한다. 또한 ROM(212)로부터 분주제어신호(D_C)를 수신하여 저장하고 출력한다. 발진기(200)가 생성해 낼 발진신호(OSC_out)의 주파수에 대한 데이터가 많으면 많을수록 본 발명에 따른 발진기(200)가 사용될 수 있는 영역은 넓어 질 것이다.
발진신호 생성부(220)는 연산 인에이블 신호(OP_en)에 응답하여 동작하며, 상기 발진주파수 데이터 저장부(210)로부터 수신한 타겟 발진주파수 데이터와 발진주파수 제어부(230)로부터 출력되는 생성 발진주파수 데이터를 이용하여 상기 타겟 발진주파수 데이터가 지시하는 주파수와 동일한 주파수를 가지는 발진신호(OSC_out)를 생성한다. 발진신호 생성부(220)는, 상기의 기능을 수행하기 위해, 비교기(221), 멀티스텝 주파수 제어부(222) 및 전류제어 발진기(223)를 구비한다. 비교기(221)는 연산 인에이블 신호(OP_en)에 응답하여 상기 타겟 발진주파수 데이터 및 상기 생성 발진주파수 데이터를 비교한 비교신호(COM)를 출력한다. 멀티스텝 주파수 제어부(222)는 비교신호(COM)에 응답하여 스텝별 주파수 제어신호(SFCS)를 출력한다. 전류 제어 발진기(223)는 스텝별 주파수 제어신호(SFCS)에 응답하여 상기 발진신호(OSC_out)를 생성한다.
발진주파수 제어부(230)는 상기 연산 인에이블 신호(OP_en)에 응답하여 동작하며, 상기 발진신호(OSC_out)를 디지털 데이터로 변환시킨 상기 생성 발진주파수 데이터 및 타겟 발진신호(T/F)를 디지털 데이터로 변환시킨 상기 타겟 발진주파수 데이터를 출력한다. 발진주파수 제어부(230)는, 상기 기능을 수행하기 위해, 분주기(231), 펄스 생성기(232), 제1멀티플렉서(233) 및 변환기(234)를 구비한다.
분주기(231)는 분주제어신호(D_C)에 응답하여 발진신호(OSC_out)의 주파수를 분주시킨 분주신호를 생성한다. 펄스생성기(232)는 상기 연산 인에이블 신호(OP_en)에 응답하여 상기 분주기(231)로부터 출력되는 분주신호의 한 주기와 동일한 시간 동안 인에이블 되는 펄스를 생성한다. 제1멀티플렉서(233)는 초기화 인에이블 신호(CAL_en)에 응답하여 상기 타겟 발진신호(T/F) 및 상기 펄스 생성기(232)로부터 출력되는 펄스 중 하나를 선택하여 출력한다. 변환기(234)는 상기 연산 인에이블 신호(OP_en)에 응답하여 상기 제1멀티플렉서(233)로부터 출력되는 신호를 디지털 데이터로 변환하며, 상기 펄스 생성기(232)로부터 출력된 신호를 변환시킨 상기 생성 발진주파수 데이터는 상기 발진신호 생성부(220)로 전달하고, 상기 타겟 발진신호(T/F)를 변환시킨 상기 타겟 발진주파수 데이터는 상기 저장부(210)로 전달한다.
이하에서는 도 2에 도시된 발진기의 동작에 대하여 설명한다.
본 발명에 따른 발진기(200)는 발진기가 생성해 낼 발진신호(OSC_out)의 주파수에 대한 정보를 먼저 발진주파수 데이터 저장부(210)에 저장해 둔다. 상기 주파수 정보는 언제든지 입력할 수 있는데, 일단 초기화 인에이블 신호(CAL_en)를 이용하여 제1멀티플렉서(233)가 전류제어 발진기(223)가 생성해 낼 발진신호(OSC_out)의 주파수에 대한 정보를 가지고 있는 타겟 발진신호(T/F)를 수신하도 록 한다. 타겟 발진신호(T/F)는 변환기(234)에서 타겟 발진주파수 데이터로 변환되는데, 상기 타겟 발진신호(T/F)에 포함된 주파수 정보를 저장장치에 보관시키기 위해서는 디지털 데이터로 변환되는 것이 바람직하다. 타겟 발진신호(T/F)는, 주파수에 대한 정보를 가지고 있기만 하면 어떤 형태의 것이든 가능하며, 예를 들면 임의의 주파수의 한 주기 동안의 시간에 대한 정보가 타겟 발진신호(T/F)로 입력될 수 있다. 상기 정보의 형태에 따라 변환기(234)의 전기적 특성이 결정되는데, 상기 변환기(234)로는 시간을 디지털 데이터로 변환시키는 TDC(Time to Digital Converter) 같은 것을 사용할 수 있다.
디지털로 변환된 타겟 발진주파수 데이터는 ROM(211)에 저장되는데, ROM(211)에는 복수 개의 타겟 발진주파수 데이터를 저장할 수 있으며, 필요에 따라 그 중 하나를 래치회로(212)에 전달하여 사용할 수 있다. 만일 이미 저장되어 있지 않은 주파수 특성을 가진 발진신호(OSC_out)를 생성하기 위해서는 필요한 정보를 입력시켜 타겟 발진주파수 데이터를 새롭게 생성시켜 사용하면 된다.
상술한 바와 같이 적어도 하나의 타겟 발진주파수 데이터를 저장시킨 후에는 언제든지 저장되어 있는 주파수 특성을 가진 발진신호(OSC_out)를 생성시킬 수 있다. 예를 들면, 상기 초기화 인에이블 신호(CAL_en)가 인에이블 되었을 때 타겟 발진주파수 데이터를 생성시켜 저장시킨다고 가정하면, 디스에이블 되었을 때 원하는 발진신호(OSC_out)를 생성시키도록 발진기(200)의 동작을 제어하면 된다.
이하에서는 일단 저장된 타겟 발진주파수 데이터를 이용하여 발진신호(OSC_out)를 생성하는 과정에 대하여 설명한다.
임의의 발진신호(OSC_out)가 출력되고 있다고 가정하면, 분주기(231)는 상기 발진신호(OSC_out)를 일정한 분주비로 분주시킨 분주신호를 생성한다. 논리회로(213)는 변환기(234)로부터 출력되는 생성 발진주파수 데이터를 이용하여 분주제어신호(D_C)를 생성시키기 때문에, 이 때 논리회로(211)에서는 생성 발진주파수 데이터(G_OSCD)를 모니터하여 분주의 수가 적절한가를 판단하여 분주제어신호(D_C)의 값을 결정할 수 있다. 이 과정이 본 발명의 핵심아이디어 중의 하나로 발진기(200)가 넓은 영역의 주파수를 만들어 낼 수 있도록 한다. 즉, 전류제어 발진기(223)가 어떠한 영역의 주파수를 가진 발신신호(OSC_out)를 만들어도, 일정한 주파수 해상도(resolution)를 가지는 하나의 변환기(234)를 이용하여 발진신호(OSC_out)를 디지털 데이터로 변환시킬 수 있다.
펄스 생성기(232)는 분주기(231)로부터 출력되는 분주신호의 한 주기 동안 인에이블 되는 펄스 신호를 생성시킨다. 펄스 신호는 제1멀티플렉서(233)를 경유하여 변환기(234)에 입력되어 디지털 데이터 즉 생성 발진주파수 데이터로 변환된다.
비교기(221)는 상기 변환된 생성 발진주파수 데이터와 래치회로(212)로부터 출력되는 타겟 발진주파수 데이터를 비교한 비교신호(COM)를 생성한다. 비교신호(COM)는, 생성 발진주파수 데이터가 의미하는 현재 출력되고 있는 발진신호(OSC_out)의 주파수와 타겟 발진주파수 데이터가 의미하는 목표로 하는 발진신호(OSC_out)의 주파수를 비교한 값이다. 비교신호(COM)가 현재 출력되고 있는 발진신호(OSC_out)의 주파수가 목표로 하는 발진신호(OSC_out)의 주파수에 비해 낮다는 것을 지시할 경우에는, 멀티스텝 주파수 제어부(222)는 상기 비교신호(COM)를 이용 하여 전류제어 발진기(223)가 생성하는 발진신호(OSC_out)의 주파수를 증가시키도록 스텝별 주파수 제어신호(SFCS)를 제어한다. 그 반대의 경우도 마찬가지이며, 상기의 과정이 반복되면서, 전류 제어발진기(223)는 스텝별 주파수 제어신호(SFCS)에 응답하여 주파수를 증가시키거나 감소시키면서 목표로 하는 발진신호(OSC_out)를 생성시킬 수 있게 된다.
도 3은 도 2에 도시된 멀티스텝 주파수 제어부(222)의 동작을 설명한다.
도 3을 참조하면, 멀티스텝 주파수 제어부(222)는 3개의 코어스 스텝(Coarse Step)과 1개의 파인 스텝(Fine Step)을 구비한다. 먼저 코어스 스텝을 진행하고 마지막으로 파인 스텝을 수행하게 된다.
첫 번째 코어스 스텝의 비교 간격이, 예를 들어, 4MHz일 경우, 두 번째 코어스, 세 번째 및 네 번째 코어스 스텝의 비교 간격은 각각 0.4MHz, 40KHz 및 4KHz가 될 수 있다.
첫 번째 코어스 스텝에서, 생성 발진주파수 데이터와 타겟 발진주파수 데이터를 비교한 결과, 생성된 발진신호의 주파수가 타겟 발진신호의 주파수에 비하여 낮을 경우에는 계속하여 하나의 스텝을 증가시켜가면서 발진신호를 생성시키도록 스텝별 주파수 제어 신호(SFCS)를 조절한다. 몇 개의 스텝이 진행된 후 생성된 발진신호의 주파수가 타겟 발진신호의 주파수에 비하여 높을 경우에는, 스텝별 주파수 제어 신호(SFCS)의 값을 바로 이전의 스텝에서 출격시킨 값으로 되돌리고, 두 번째 코어스 스텝이 진행되도록 한다.
두 번째 코어스 스텝에서도 첫 번째 코어스 스텝에서와 마찬가지로, 생성 발 진신호의 주파수가 타겟 발진신호의 주파수보다 높을 때 까지 스텝을 증가시켜 간다. 다만 비교 스텝의 간격이 첫 번째에 비해 10분의 1로 감소되었다는 것이 다를 뿐이다. 생성 발진신호의 주파수가 타겟 발진신호의 주파수보다 높을 때에는 스텝별 주파수 제어 신호(SFCS)의 값을 바로 이전의 스텝에서 출격시킨 값으로 되돌리고, 세 번째 코어스 스텝이 진행되도록 한다.
세 번째 코어스 스텝 및 네 번째 파인 스텝도 마찬가지로 동작하게 된다. 마지막 네 번째 파인 스텝의 경우에는 생성 발진신호의 주파수가 타겟 발진신호의 주파수보다 높을 때 더 이상 스텝을 변경시키지 않게 하기 위해 3개의 코오스 스텝별 주파수 제어 신호(SFCS)의 값을 고정시키고 파인 스텝 단계에서 이전의 단계를 계속적으로 수행한다. 이렇게 하면 주파수 변화의 분해능(resolution)은 가장 작은 값으로 유지되고, 발진신호(OSC_out)의 주파수는 타겟 주파수의 값을 갖게 된다.
상기의 과정은 예를 든 것으로 본 발명이 제안하는 방법이 모두 4개의 스텝을 한정하는 것을 의미하는 것은 아니다. 또한 스텝이 많으면 많을수록 보다 정밀한 주파수 특성을 구현할 수 있다는 것도 당연하다.
도 4는 도 3에 도시된 스텝 비교기능을 수행하는 멀티스텝 주파수 제어부(222)의 일실시예이다.
도 4는 4개의 스위치들(SW1 ~ SW4), 4개의 쉬프트 레지스터들(Shift Register1 ~ Shift Register4), 1개의 스위치 제어기(Switch Controller)로 구성되어 있다. 4개의 쉬프트 레지스터(Shift Register1 ~ Shift Register4)는 비교기(221)로부터 출력되는 비교신호(COM)로부터 4개의 스텝 각각에 대한 스텝별 주파 수 제어신호(SFCS)를 만들어 낸다. 상기 비교신호(COM)는 전류제어 발진기(223)에서 생성되는 발진신호의 주파수를 빠르게 혹은 느리게 제어하는 역할을 수행하고, 펄스 생성기(232)로부터 출력되는 펄스 신호는 이를 제어하는 클럭 신호의 역할을 수행한다.
4개의 스위치(SW1 ~ SW4)는 4개의 스텝을 각각 분리시키는 역할을 한다. 예를 들어 첫 번째 코어스(coarse) 스텝을 수행하는 경우는 나머지 스위치는 오프 되어 있어야 한다. 이를 제어하기 위해 스위치 제어기(Switch Controller)가 필요하다. 스위치 제어기(Switch Controller)는 주파수가 감소하다가 증가하는 위치 혹은 증가하다가 감소하는 위치에서 4개의 스위치를 제어한다. 예를 들어 두 번째 코오스 스텝에서 주파수가 감소하다가 증가하는 순간 스위치 제어기는 세 번째 스위치를 턴 온 시키고 나머지 스위치를 턴 오프 시킴으로서 세 번째 코어스 스텝이 동작하게 한다.
도 5는 도 3에 도시된 펄스 생성기(232)의 일실시예이다.
도 5를 참조하면, 펄스 생성기(232)는, 인버터(510), 지연기(520), 제2멀티플렉서(530), 제1플립플롭(540), 제2플립플롭(550) 및 앤드게이트(560)를 구비한다.
인버터(510)는 분주기(231)로부터 출력되는 분주신호의 위상을 반전시킨 반전분주신호를 생성한다. 지연기(520)는 분주기(231)로부터 출력되는 분주신호(CLK)를 일정시간 지연시킨다. 제2멀티플렉서(530)는 연산 인에이블 신호(OP_en)에 응답하여 분주기(231)로부터 출력되는 분주신호(CLK) 및 상기 인버터(510)로부터 출력 되는 반전분주신호 중 하나를 선택하여 출력한다. 제1플립플롭(540)은 지연기(520)로부터 출력되는 신호에 응답하여 제2멀티플렉서(530)로부터 출력되는 신호를 저장하고 출력한다. 제2플립플롭(550)은 지연기(520)로부터 출력되는 신호에 응답하여 분주기(231)로부터 출력되는 분주신호(CLK)를 저장하고 출력한다. 제1앤드게이트(560)는 상기 제1플립플롭(540) 및 상기 제2플립플롭(550)으로부터 출력되는 신호를 논리 곱한다.
도 5를 참조하면, 펄스 생성기(232)는 분주신호(CLK)의 한 주기(T) 동안 인에이블 되는 펄스 신호(out)를 생성한다.
도 6은 도 3에 도시된 변환기(234)의 일실시예이다.
도 6을 참조하면, 변환기(234)는, 제2앤드게이트(610), 오어게이트(620), 지연라인(630) 및 카운터(640)를 구비한다.
제2앤드게이트(610)는, 연산 인에이블 신호(OP_en) 및 지연라인(630)의 출력신호를 논리 곱한다. 오어게이트(620)는 제2앤드게이트(610)의 출력신호 및 상기 멀티플렉서(233)로부터 출력되는 신호를 논리 합한다. 지연라인(630)은 상기 오어게이트(620)로부터 출력되는 신호를 일정시간 지연시킨다. 카운터(640)는 상기 지연라인(630)으로부터 출력되는 신호의 주파수를 검출한다.
도 7은 도 6에 도시된 변환기(234)의 동작을 설명한다.
도 7을 참조하면, 변환기(234)는 멀티플렉서(233)로부터 출력되는 신호(Input)의 시간 축 상의 간격을 최종적으로는 파형이 사라질 때 까지 계속하여 감소시켜 가면서 이를 시간단위로 카운트하고, 카운트의 결과를 그대로 디지털 데 이터로 이용하는 것을 나타낸다.
도 8은 연산 인에이블 신호(OP_en)를 나타낸다.
도 8을 참조하면, 연산 인에이블 신호(OP_en)는 발진신호(OSC_out)를 직접 이용하여 또는 발진신호(OSC_out)를 분주시킨 분주신호를 이용하여 생성한다. 연산 인에이블 신호(OP_en)의 한 주기 중 일정 주기 동안(D1)에는 상기 발진신호 생성부(220)가 동작하고, 나머지 주기 동안(D2)에는 상기 발진주파수 제어부(230)가 동작하게 될 것이다. 상기 D1 및 D2의 폭은 발진신호 생성부(220)가 동작하는데 소요되는 최소한의 시간 및 발진주파수 제어부(230)가 동작하는데 소요되는 최소한의 시간을 고려하여 만들어 진다.
즉 D1의 시간 간격은 생성 발진주파수 데이터 및 타겟 발진주파수 데이터를 비교하는데 소요되는 시간, 비교신호(COM)를 이용하여 스텝별 주파수 제어 신호(SFCS)를 생성하는데 소요되는 시간 및 스텝별 주파수 제어 신호(SFCS)에 응답하여 발진신호(OSC_out)를 생성하는데 소요되는 시간을 모두 합한 시간보다 긴 시간이 될 것이다. 이는 발진기가 사용하는 시스템 클럭 및 각 기능블록들(221, 222, 223)의 전기적 특성에 의하여 결정될 것이다.
D2의 시간 간격은 발진신호(OSC_out)를 분주하는데 소요되는 시간, 분주신호를 이용하여 펄스를 생성하는데 소요되는 시간, 스위치를 통과하는데 소요되는 시간 및 펄스를 디지털 데이터로 변환시키는데 소요되는 시간을 모두 합한 시간보다 긴 시간이 될 것이다. D1과 마찬가지로 발진기가 사용하는 시스템 클럭 및 각 기능블록들(231, 232, 233, 234)의 전기적 특성에 의하여 결정될 것이다.
본 발명에 다른 발진기의 동작을 컴퓨터 모의실험을 통해 검증하였다.
도 9는 본 발명에 따른 발진기를 이용하여 발진주파수가 50MHz인 발진신호를 생성하는 과정을 나타내는 파형도이다.
도 9를 참조하면, 최초 100MHz로 출력되던 발진신호의 주파수가 점진적으로 감소되면서 67.5MHz의 주파수를 거쳐 목표로 하는 50MHz의 발진주파수 신호를 생성됨을 알 수 있다.
도 10은 본 발명에 따른 발진기를 이용하여 발진주파수가 22MHz인 발진신호를 생성하는 과정을 나타내는 파형도이다.
도 10을 참조하며, 최초 100MHz로 출력되던 발진신호의 주파수가 점진적으로 감소되면서 30MHz의 주파수를 거쳐 목표로 하는 22MHz의 발진주파수 신호를 생성됨을 알 수 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
상술한 바와 같이, 본 발명에 따른 발진기는, 복수 개의 타겟 발진주파수 데이터를 저장시킬 수 있으므로, 회로의 추가 변경 없이 출력되는 발진 신호의 주파수를 가변시킬 수 있다. 또한 주파수 제어를 수행하는 스텝의 수에 따라 출력되는 발진 신호의 주파수 정밀도(Resolution)도 조절할 수 있으므로, 센서 기기의 클럭 발진기나 디스플레이 메인 클럭 발진기 등과 같이 이용할 수 있는 산업 분야도 다양할 수 있다는 장점이 있다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 발진주파수 데이터 저장부에 저장되어 있는 발진주파수와 발진기에서 생성된 발진신호(OSC_out)의 발진주파수를 비교하여 원하는 발진주파수로 가변시키는 발진기에 있어서,
    상기 발진주파수 데이터 저장부에 저장된 발진주파수는 상기 발진기를 이용하여 생성하고자 하는 발진신호(OSC_out)의 주파수에 대한 정보를 갖는 신호인 타겟 발진신호의 타겟 발진주파수이며, 외부에서 입력된 타겟 발진주파수가 발진주파수 제어부에서 디지털 데이터로 변환되고 이와 같이 변환된 적어도 하나의 타겟 발진주파수 데이터(T_OSCD)를 저장하는 롬(ROM)으로부터 하나의 타겟 발진주파수 데이터(T_OSCD)를 수신하여 저장하고 출력하는 래치회로를 더 구비하고;
    연산 인에이블 신호(OP_en)에 응답하여 동작하며, 상기 발진신호(OSC_out)를 디지털 데이터로 변환시킨 상기 생성 발진주파수 데이터(G_OSCD) 및 타겟 발진신호(T/F)를 디지털 데이터로 변환시킨 상기 타겟 발진주파수 데이터(T_OSCD)를 생성하는 발진주파수 제어부; 및
    상기 연산 인에이블 신호(OP_en)에 응답하여 동작하며, 상기 발진주파수 데이터 저장부로부터 수신한 타겟 발진주파수 데이터(T_OSCD)와 상기 발진주파수 제어부로부터 출력되는 생성 발진주파수 데이터(G_OSCD)를 이용하여 상기 타겟 발진주파수 데이터가 지시하는 주파수와 동일한 주파수를 가지는 발진신호(OSC_out)를 생성하는 발진신호 생성부를 포함하는 것을 특징으로 하는 발진주파수를 가변시킬 수 있는 발진기.
  5. 제4항에 있어서, 상기 발진신호 생성부(220)는,
    상기 연산 인에이블 신호(OP_en)에 응답하여 상기 타겟 발진주파수 데이터(T_OSCD) 및 상기 생성 발진주파수 데이터(G_OSCD)를 비교한 비교신호(COM)를 출력하는 비교기(221);
    상기 비교신호(COM)에 응답하여 스텝별 주파수 제어신호(SFCS)를 출력하는 멀티스텝 주파수 제어부(222); 및
    상기 스텝별 주파수 제어신호(SFCS)에 응답하여 상기 발진신호(OSC_out)를 생성하는 전류 제어 발진기(223)를 구비하는 것을 특징으로 하는 발진주파수를 가변시킬 수 있는 발진기.
  6. 제4항에 있어서, 상기 발진주파수 제어부(230)는,
    상기 발진신호(OSC_out)의 주파수를 분주시킨 분주신호를 생성하는 분주기(231);
    상기 연산 인에이블 신호(OP_en)에 응답하여 상기 분주기(231)로부터 출력되는 분주신호의 한 주기와 동일한 시간 동안 인에이블 되는 펄스를 생성하는 펄스생성기(232);
    초기화 인에이블 신호(CAL_en)에 응답하여 상기 타겟 발진신호(T/F) 및 상기 펄스 생성기(232)로부터 출력되는 펄스 중 하나를 선택하여 출력하는 제1멀티플렉서(233); 및
    상기 연산 인에이블 신호(OP_en)에 응답하여 상기 제1멀티플렉서(233)로부터 출력되는 신호를 디지털 데이터로 변환하며, 상기 펄스 생성기(232)로부터 출력된 신호를 변환시킨 상기 생성 발진주파수 데이터는 상기 발진신호 생성부(220)로 전달하고, 상기 타겟 발진신호(T/F)를 변환시킨 상기 타겟 발진주파수 데이터는 상기 저장부(210)로 전달하는 변환기(234)를 구비하는 것을 특징으로 하는 발진주파수를 가변시킬 수 있는 발진기.
  7. 제6항에 있어서, 상기 펄스생성기(232)는,
    상기 분주기(231)로부터 출력되는 분주신호를 일정시간 지연시켜 출력하는 지연기(520);
    상기 연산 인에이블 신호에 응답하여 상기 분주기(231)로부터 출력되는 분주신호 및 상기 분주신호의 위상을 반전시킨 반전분주신호 중 하나를 선택하여 출력하는 제2멀티플렉서(530);
    상기 지연기(520)로부터 출력되는 신호에 응답하여 상기 제2멀티플렉서(530)로부터 출력되는 신호를 저장하고 출력하는 제1플립플롭(540);
    상기 지연기(520)로부터 출력되는 신호에 응답하여 상기 분주기(231)로부터 출력되는 분주신호를 저장하고 출력하는 제2플립플롭(550); 및
    상기 제1플립플롭(540) 및 상기 제2플립플롭(550)으로부터 출력되는 신호를 논리 곱하는 제1앤드게이트(560)를 구비하는 것을 특징으로 하는 발진주파수를 가변시킬 수 있는 발진기.
  8. 제7항에 있어서, 상기 펄스생성기(232)는,
    상기 분주기(231)로부터 출력되는 분주신호를 수신하여 상기 반전분주신호를 생성하는 인버터(510)를 더 구비하는 것을 특징으로 하는 발진주파수를 가변시킬 수 있는 발진기.
  9. 제6항에 있어서, 상기 변환기(234)는,
    리셋 신호 및 지연라인(630)의 출력신호를 논리 곱하는 제2앤드게이트(610);
    상기 제2앤드게이트(610)의 출력신호 및 상기 멀티플렉서(233)로부터 출력되는 신호를 논리 합하는 오어게이트(620);
    상기 오어게이트(620)로부터 출력되는 신호를 일정시간 지연시키는 지연라인(630); 및
    상기 지연라인(630)으로부터 출력되는 신호의 주파수를 검출하는 카운터(640)를 구비하는 것을 특징으로 하는 발진주파수를 가변시킬 수 있는 발진기.
  10. 제4항에 있어서, 상기 발진주파수 데이터 저장부(210)는,
    상기 변환기(234)로부터 출력되는 생성 발진주파수 데이터(G_OSCD)를 이용하여 분주제어신호(D_C)를 출력하는 논리회로(211)를 더 구비하고,
    상기 ROM(212)은 상기 분주제어신호(D_C)를 더 저장하고, 상기 래치회로(213)는 상기 ROM(212)로부터 상기 분주제어신호(D_C)를 더 저장하며,
    상기 분주기(231)는 상기 분주제어신호(D_C)에 응답하여 분주 수를 변경시키는 것을 특징으로 하는 발진주파수를 가변시킬 수 있는 발진기.
  11. 제4항에 있어서,
    상기 연산 인에이블 신호는 상기 발진신호(OSC_out) 또는 상기 발진신호(OSC_out)를 분주시킨 분주신호를 이용하여 생성하며,
    상기 연산 인에이블 신호의 한 주기 중 일정 주기 동안(D1)에는 상기 발진신호 생성부(220)가 동작하고, 나머지 주기 동안(D2)에는 상기 발진주파수 제어부(230)가 동작하는 것을 특징으로 하는 발진주파수를 가변시킬 수 있는 발진기.
KR1020060128309A 2006-12-15 2006-12-15 발진주파수를 가변시킬 수 있는 발진기 KR100868734B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060128309A KR100868734B1 (ko) 2006-12-15 2006-12-15 발진주파수를 가변시킬 수 있는 발진기
PCT/KR2007/006193 WO2008072851A1 (en) 2006-12-15 2007-12-03 Oscillating-frequency variable oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128309A KR100868734B1 (ko) 2006-12-15 2006-12-15 발진주파수를 가변시킬 수 있는 발진기

Publications (2)

Publication Number Publication Date
KR20080055253A KR20080055253A (ko) 2008-06-19
KR100868734B1 true KR100868734B1 (ko) 2008-11-13

Family

ID=39511838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128309A KR100868734B1 (ko) 2006-12-15 2006-12-15 발진주파수를 가변시킬 수 있는 발진기

Country Status (2)

Country Link
KR (1) KR100868734B1 (ko)
WO (1) WO2008072851A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028212B1 (ko) * 2009-03-16 2011-04-11 엘에스산전 주식회사 위치결정 모듈의 펄스 발생기
DE102015110293A1 (de) * 2015-06-26 2016-12-29 Intel IP Corporation Ein System und ein Verfahren zum Bestimmen einer Korrektur für einen Ausgangswert eines Zeit-zu-Digital-Wandlers innerhalb einer Phasenregelschleife
EP3573241B1 (fr) * 2018-05-24 2022-08-03 The Swatch Group Research and Development Ltd Oscillateur de référence à rapport cyclique variable, synthétiseur de fréquence et récepteur de signaux avec l'oscillateur de référence
WO2023121374A1 (ko) * 2021-12-24 2023-06-29 주식회사 엘엑스세미콘 주파수 제어 회로 및 주파수 제어 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229326A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 発振回路の周波数調整装置
JP2002026724A (ja) 2000-07-11 2002-01-25 Sony Tektronix Corp 位相シフト発振回路
KR20060051906A (ko) * 2004-10-01 2006-05-19 산요덴키가부시키가이샤 발진 주파수 제어 회로
JP2006229630A (ja) * 2005-02-17 2006-08-31 Fujitsu Ltd 発振回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598394B2 (ja) * 1997-02-13 2004-12-08 日本電信電話株式会社 サービス管理方法及び装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229326A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 発振回路の周波数調整装置
JP2002026724A (ja) 2000-07-11 2002-01-25 Sony Tektronix Corp 位相シフト発振回路
KR20060051906A (ko) * 2004-10-01 2006-05-19 산요덴키가부시키가이샤 발진 주파수 제어 회로
JP2006229630A (ja) * 2005-02-17 2006-08-31 Fujitsu Ltd 発振回路

Also Published As

Publication number Publication date
WO2008072851A1 (en) 2008-06-19
KR20080055253A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
KR101077745B1 (ko) 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치
US6204694B1 (en) Programmable clock signal generation circuits and methods for generating accurate, high frequency, clock signals
KR101630872B1 (ko) 반도체 집적회로
EP1249936A2 (en) Lock detection circuit
KR100352328B1 (ko) 주파수제어루프를구비한링발진기
EP0347085A2 (en) Integrated circuit
KR100862317B1 (ko) 디지털 주파수 곱셈기, 및 출력 신호 생성 방법
JP2013038744A (ja) 発振回路及びそれを備えた半導体集積回路
CN107040243A (zh) 低频精密振荡器
KR100868734B1 (ko) 발진주파수를 가변시킬 수 있는 발진기
JP3540589B2 (ja) クロック逓倍回路
JP4364621B2 (ja) クロックジェネレータ
CN110518906B (zh) 信号生成电路及其方法、数字时间转换电路及其方法
JP3842227B2 (ja) Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
CN107528567A (zh) 注入锁定振荡器及包括其的半导体器件
CN104956591B (zh) 锁相回路和用于操作该锁相回路的方法
KR100524165B1 (ko) 반도체 집적 회로
JP3293756B2 (ja) 電圧制御回路及びそれを用いた温度補償型圧電発振器
EP3282583B1 (en) Oscillator circuit
US6373343B1 (en) Oscillator and method
JP4492907B2 (ja) Ｐｌｌ回路及びそのロック判定回路並びにテスト方法と装置
CN114787927A (zh) 基于存储单元环的时间数字转换器
JP2003110364A (ja) 信号波形生成出力装置
JPH05259900A (ja) 位相変調回路
JP3569268B2 (ja) 位相比較方法、位相比較回路、及び、ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 12