CN107528567A - 注入锁定振荡器及包括其的半导体器件 - Google Patents

注入锁定振荡器及包括其的半导体器件 Download PDF

Info

Publication number
CN107528567A
CN107528567A CN201710457131.6A CN201710457131A CN107528567A CN 107528567 A CN107528567 A CN 107528567A CN 201710457131 A CN201710457131 A CN 201710457131A CN 107528567 A CN107528567 A CN 107528567A
Authority
CN
China
Prior art keywords
signal
injection
switch
oscillator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710457131.6A
Other languages
English (en)
Other versions
CN107528567B (zh
Inventor
金圣祐
赵成龙
池汉圭
金秀桓
郑德均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul National University Industry Foundation
SK Hynix Inc
Original Assignee
Seoul National University Industry Foundation
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul National University Industry Foundation, Hynix Semiconductor Inc filed Critical Seoul National University Industry Foundation
Publication of CN107528567A publication Critical patent/CN107528567A/zh
Application granted granted Critical
Publication of CN107528567B publication Critical patent/CN107528567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

根据本发明的实施例的注入锁定振荡器包括：振荡器，包括第一振荡节点和第二振荡节点，第一振荡信号通过第一振荡节点输出，第二振荡信号通过第二振荡节点输出，第二振荡信号具有与第一振荡信号的相位相反的相位；以及注入电路，用于根据参考信号在第一振荡节点和第二振荡节点之间提供注入电流，其中，注入电路包括充电元件，该充电元件被配置为响应于参考信号而被充电或放电以及在第一振荡节点和第二振荡节点之间提供注入电流。

Description

注入锁定振荡器及包括其的半导体器件
相关申请的交叉引用
本申请要求2016年6月21日提交的第10-2016-0076972号韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开的实施例涉及一种注入锁定振荡器及包括其的半导体器件。
背景技术
已经开发了一种技术，其中脉冲从参考信号产生并且被注入到注入锁定振荡器，使得注入锁定振荡器提供其频率是参考信号的频率的倍数的输出信号。
传统的注入锁定振荡器使用脉冲发生电路，因此传统的注入锁定振荡器的整个电路变得复杂。
此外，由于传统的注入锁定振荡器在短脉冲宽度期间执行脉冲注入，所以注入电流的量可能不足，并且锁定范围可能受到限制。
在注入锁定振荡器中，当锁定范围窄时，抖动跟踪带宽减小，并且因此抖动噪声或相位噪声增加。
因此，存在对其中锁定范围扩大并且其电路简单的注入锁定振荡器的需求。
还存在对包括这种注入锁定振荡器的半导体器件的需求，从而减少抖动。
发明内容
各种实施例涉及在不使用脉冲发生电路的情况下具有宽锁定范围的注入锁定振荡器，以及包括注入锁定振荡器的半导体器件，从而减少抖动。
在实施例中，注入锁定振荡器可以包括：振荡器，包括第一振荡节点和第二振荡节点，第一振荡信号通过第一振荡节点输出，第二振荡信号通过第二振荡节点输出，第二振荡信号具有与第一振荡信号的相位相反的相位；以及注入电路，被配置为根据参考信号在第一振荡节点和第二振荡节点之间提供注入电流，其中，注入电路包括充电元件，该充电元件被配置为响应于参考信号而被充电或放电以及在第一振荡节点和第二振荡节点之间提供注入电流。
在实施例中，半导体器件可以包括：注入锁定振荡器，被配置为根据从参考信号得出的注入信号提供注入电流，以及提供输出信号，输出信号的频率由第一偏置控制信号来控制；脉冲宽度比较器，被配置为在第一反馈控制操作期间，将在提供注入电流的第一时段期间的输出信号的第一脉冲宽度与在不存在注入电流的第二时段期间的输出信号的第二脉冲宽度进行比较，以及输出脉冲宽度比较信号；以及第一滤波器，被配置为根据在第一反馈控制操作期间从脉冲宽度比较器输出的脉冲宽度比较信号来控制第一偏置控制信号。
附图说明
图1是根据本公开的实施例的注入锁定振荡器的框图。
图2是根据本公开的实施例的图1的单位单元的电路图。
图3是根据本公开的实施例的图1的注入电路的电路图。
图4和图5是用于说明图3的注入电路的操作的示图。
图6到图8是用于说明图1的注入锁定振荡器的操作的时序图。
图9和图10是示出图1的注入锁定振荡器的模拟结果的曲线图。
图11是根据本公开的实施例的半导体器件的框图。
图12是根据本公开的实施例的图11的数字滤波器的框图。
图13是根据本公开的实施例的图11的脉冲宽度比较器的电路图。
图14是示出图11的半导体器件的操作的时序图。
图15是示出本公开的实施例的效果的曲线图。
具体实施方式
在下文中，下面将参考附图更详细地描述各种实施例。
图1是根据本公开的实施例的注入锁定振荡器100的框图。
参考图1，注入锁定振荡器100包括多个单位单元120-1和120-2、注入电路110以及电流源130。
在本实施例中，多个单位单元120-1和120-2以环形结构彼此连接，并且产生具有相反相位的输出信号OUT和OUTB。
在下文中，输出信号OUT由第一输出信号来表示，而输出信号OUTB由第二输出信号来表示。
图1示出了包括两个单位单元120-1和120-2的注入锁定振荡器100，但是包括在注入锁定振荡器100中的单位单元的数量可以根据实施例来变化。
为了说明方便，在本实施例中，在两个单位单元120-1和120-2之间传输的信号由振荡信号OSC和OSCB来表示。
在下文中，振荡信号OSC和OSCB被表示为第一振荡信号OSC和第二振荡信号OSCB。参考图1，因为单位单元120-1和120-2以环形结构彼此连接，所以从单位单元120-1输出的第一振荡信号OSC和第二振荡信号OSCB被输入到单位单元120-2，而从单位单元120-2输出的第一输出信号OUT和第二输出信号OUTB被输入到单位单元120-1。
图2图示根据本公开的实施例的图1的单位单元120-1的电路图。
单位单元120-1包括反相器121至124。反相器121反相第二输出信号OUTB并且输出第一振荡信号OSC。反相器122反相第一输出信号OUT并且输出第二振荡信号OSCB。反相器123和124以锁存结构连接到反相器121和122的输出端。
尽管未示出，但是在实施例中，单位单元120-2包括与图2所示的单位单元120-1相同的配置。
返回参考图1，注入电路110连接在从其输出第一振荡信号OSC的第一振荡节点与从其输出第二振荡信号OSCB的第二振荡节点之间。注入电路110根据参考信号REF在第一振荡节点和第二振荡节点之间提供注入电流，从而移动第一振荡信号OSC和第二振荡信号OSCB的相位以及第一输出信号OUT和第二输出信号OUTB的相位，导致注入锁定现象。
图1所示的实施例示出了注入电路110，该注入电路110被应用到包括以环形结构彼此连接的多个单位单元120-1和120-2的注入锁定振荡器100。结果，在由多个单位单元120-1和120-2产生的两个振荡信号OSC和OSCB之间执行注入。然而，实施例不限于此。
在其它实施例中，注入电路110可以被应用到输出差分振荡信号的其它类型的振荡器，诸如电感器-电容器(LC)振荡器。
图3图示根据本公开的实施例的图1的注入电路110的电路图。
参考图3，注入电路110包括充电元件和开关电路。开关电路包括在第一振荡节点和第二振荡节点之间串联连接的第一开关111和第二开关112，并且还包括在第一振荡节点和第二振荡节点之间串联连接的第三开关113和第四开关114。
注入电路110包括作为第一开关111和第二开关112之间的公共节点的第一节点N1、作为第三开关113和第四开关114的公共节点的第二节点N2。充电元件包括连接在第一节点N1和第二节点N2之间的电容器115。
第一开关111和第四开关114由第一注入信号INJP来控制，而第二开关112和第三开关113由第二注入信号INJN来控制。
在该实施例中，第一注入信号INJP和第二注入信号INJN通过将参考信号REF的占空比调节为1:1来产生，并且第一注入信号INJP和第二注入信号INJN的频率等于参考信号REF的频率。
在该实施例中，第二注入信号INJN具有与第一注入信号INJP的相位相反的相位。
因此，当参考信号REF的占空比为1:1时，参考信号REF具有与第一注入信号INJP和第二注入信号INJN中的一个基本相同的相位。
在本实施例中，第一至第四开关111至114可以由NMOS晶体管来实现。
在图3中，注入电路110响应于从参考信号REF得出的第一注入信号INJP和第二注入信号INJN而在第一振荡节点和第二振荡节点之间施加注入电流。
图4和图5是用于说明图3的注入电路110的操作的示图。
在图4和图5中，假设第一振荡信号OSC具有逻辑值“1”，而第二振荡信号OSCB具有逻辑值“0”。
参考图4，当第一注入信号INJP具有逻辑值“1”而第二注入信号INJN具有逻辑值“0”时，第一开关111和第四开关114被导通，而第二开关112和第三开关113被关断。
此时，电容器115充电有电荷Q。第一节点N1具有正极性，而第二节点N2具有负极性。
参考图5，当第一注入信号INJP具有逻辑值“0”而第二注入信号INJN具有逻辑值“1”时，第一开关111和第四开关114被关断，而第二开关112和第三开关113被导通。
此时，电容器115充电有电荷Q。第一节点N1具有负极性，而第二节点N2具有正极性。
即，当第一注入信号INJP从逻辑值“1”转变为逻辑值“0”时，储存在电容器115中的电荷从+Q变为-Q。
在该过程中，瞬间注入电流Ic在电容器115两端在第一节点N1和第二节点N2之间流动。
注入电流的大小与电容器115的电容成比例。
特别地，当从第一节点N1流向第二节点N2的注入电流Ic的方向被表示为正方向时，在第一注入信号INJP从逻辑值“1”转变到逻辑值“0”时，负的注入电流Ic瞬间流动，如图7所示。
图4和图5示出了第一振荡信号OSC具有逻辑值“1”而第二振荡信号OSCB具有逻辑值“0”的情况。
因此，如果第一振荡信号OSC具有逻辑值“0”，而第二振荡信号OSCB具有逻辑值“1”，则当第一注入信号INJP从逻辑值“1”转变为逻辑值“0”时，正的注入电流Ic瞬间流动，如图8所示。
以这种方式，与参考信号REF的每个转变相对应的注入电流Ic被施加在第一振荡节点和第二振荡节点之间。
在该实施例中，由于注入电流Ic与电容器115的电容成比例，所以可以通过增加电容器115的电容来增加锁定范围。
图6至图8是用于说明图1的注入锁定振荡器100的操作的时序图。
更具体地，图6至图8示出了在第一注入信号INJP的转变点处，注入电流Ic和振荡信号OSC根据振荡信号OSC大小的相位变化。
图6示出了在第一注入信号INJP的转变点处，第一振荡信号OSC和第二振荡信号OSCB的电压彼此相同的情况。
在这种情况下，由于在与电容器115的两端相对应的第一节点N1和第二节点N2处的电压具有相同的电平，因此电容器115不被充电，因此注入电流Ic的大小在第一注入信号INJP的转变点处变为零。
当第一开关111被导通时，第一节点N1具有与第一振荡信号OSC相同的电压电平，而当第二开关112被导通时，第一节点N1具有与第二振荡信号OSCB相同的电压电平。
当第三开关113被导通时，第二节点N2具有与第一振荡信号OSC相同的电压电平，而当第四开关114被导通时，第二节点N2具有与第二振荡信号OSCB相同的电压电平。
因此，当第一注入信号INJP具有逻辑值“1”时，第一节点N1具有与第一振荡信号OSC基本相同的波形，而当第一注入信号INJP具有逻辑值“0”时，第一节点N1具有与第二振荡信号OSCB基本相同的波形。
当第一注入信号INJP具有逻辑值“1”时，第二节点N2具有与第二振荡信号OSCB基本相同的波形，而当第一注入信号INJP具有逻辑值“0”时，第二节点N2具有与第一振荡信号OSC基本相同的波形。
图7示出了在第一注入信号INJP的转变期间，第一振荡信号OSC具有逻辑值“1”(如图4和图5所示)的情况。
当第一注入信号INJP从逻辑值“1”转变为逻辑值“0”时，注入电流Ic流过第三开关113、第二节点N2、第一节点N1以及第二开关112。即，在第一注入信号INJP的转变期间，负的注入电流Ic流动。
因此，在第一注入信号INJP的转变期间，第一振荡信号OSC的电压瞬间减小，而第二振荡信号OSCB的电压瞬间增加。
结果，由于负的注入电流Ic，第一振荡信号OSC和第二振荡信号OSCB的相位增加或被推大。
在转变之前，第一节点N1的电压基本上等于第一振荡信号OSC的电压，而在转变之后，第一节点N1的电压基本上等于第二振荡信号OSCB的电压。
在转变之前，第二节点N2的电压基本上等于第二振荡信号OSCB的电压，而在转变之后，第二节点N2的电压基本上等于第一振荡信号OSC的电压。
图8示出了当第一注入信号INJP从逻辑值“1”转变为逻辑值“0”时，第一振荡信号OSC具有逻辑值“0”的情况。
当第一注入信号INJP从逻辑值“1”转变为逻辑值“0”时，注入电流Ic流过第二开关112、第一节点N1、第二节点N2以及第三开关113。即，在第一注入信号INJP的转变期间，正的注入电流Ic流动。
因此，在第一注入信号INJP的转变期间，第一振荡信号OSC的电压瞬间增加，而第二振荡信号OSCB的电压瞬间减小。
结果，由于正的注入电流Ic，第一振荡信号OSC和第二振荡信号OSCB的相位减小或被拉小。
在转变之前，第一节点N1的电压基本上等于第一振荡信号OSC的电压，而在转变之后，第一节点N1的电压基本上等于第二振荡信号OSCB的电压。
在转变之前，第二节点N2的电压基本上等于第二振荡信号OSCB的电压，而在转变之后，第二节点N2的电压基本上等于第一振荡信号OSC的电压。
如果输出信号OSC的频率被表示为“f”，参考信号REF的频率被表示为“fref”，则输出信号OSC和参考信号REF的频率之间的关系可以被表示如下：
[式1]
f＝N*fref，其中N是整数，表示实际倍增率或分频比。
当通过参考信号REF拉小或推大输出信号OSC的相位如图7和图8中所示地来进行时，如果输出信号OSC的频率被保持为参考信号REF的频率的倍数，则可以认为获得注入锁定。
图9和图10是示出图1的注入锁定振荡器的模拟结果的曲线图。
图9表示通过执行PDR(相位域响应)模拟而获得的曲线图。在图9中，“输入相位”表示在参考信号REF与输出信号OSC之间的初始相位差，而“相位变化”表示输出信号OSC相对于其初始相位的相位变化。
如在图9的曲线图中所示，输出信号OSC的相位变化根据输入相位而振荡。
已知当在通过PDR模拟获得的曲线图中上峰值和下峰值之间的间隔为P时，可以建立式2。
[式2]
其中，M是表示有效倍增率的自然数，f0是无注入时注入锁定振荡器100的自由运行频率，而Δfmax是锁定范围。有效倍增率M由实际倍增率N除以参考信号REF的每个循环的注入次数来给出。
式2的锁定范围Δfmax基于参考信号REF的频率的最大值和最小值之间的差值来确定，在该范围，注入锁定可行。
如果参考信号REF的频率超出该范围，则不会发生注入锁定。
从式2可以看出，对于特定数字M随着间隔P增大，锁定范围Δfmax变大。
如图9所描绘的，与不存在电容器115的情况(a)相比，当存在电容器115时，相位变化的上峰值和下峰值之间的间隔P增加，并且间隔P随着电容器115的电容按照情况(b)、(c)和(d)的顺序增加而增加。
因此，曲线图示出了锁定范围Δfmax可以通过使用包括电容器115以及开关111至114的注入电路110(如图3所示)来增加。
图10是示出在锁定范围和电容器115的电容之间的关系的曲线图。图10示出了锁定范围随着电容器115的电容减小而减小。
图10中的测量值对应于在注入锁定振荡器(其包括具有30fF电容的电容器115)处测量的锁定范围。
图10示出了测量的锁定范围与图9所示的模拟结果一致。测量的锁定范围为17.25MHz，而模拟锁定范围为18.92MHz。考虑到f0＝3.328GHz、CCS＝30fF以及有效倍增率M＝32(其是实际倍增率N64的一半)的设计来执行模拟。通过模拟获得的P值是65.5°。
图11是根据本公开的实施例的半导体器件1000的框图。
半导体器件1000包括图1所示的注入锁定振荡器100，并且输出输出信号OUT。输出信号OUT的频率是参考信号REF的频率的N(＝64)倍。
半导体器件1000包括注入锁定振荡器100、数字滤波器200、占空比调节器300、脉冲宽度比较器400、计数器控制器510、计数器520、第一分频器600、第一选择器710、第二选择器720、第二分频器800以及相位频率比较器900。
半导体器件1000可以包括锁相环，其用于在注入锁定操作被执行之前，将注入锁定振荡器100的输出信号OUT的频率设置为接近输出信号OUT的频率的目标值的值。目标值可以是N×fref，其中fref为参考信号REF的频率。
在半导体器件1000的操作开始时，禁止锁相控制信号PLLDONE，从而执行锁相操作。
锁相环包括相位频率比较器900、数字滤波器200、注入锁定振荡器100以及第二分频器800。
在该实施例中，第二分频器800的分频比设置为64(即，N为64)，其是用于确定输出信号OUT的频率的目标值的参考值。
相位频率比较器900将与占空比校正过的参考信号REF相对应的第一注入信号INJP的相位和频率与从第二分频器800输出的第二分频信号DIV64中的每个的相位和频率进行比较。
第二选择器720选择相位频率比较器900的输出，并且当锁相控制信号PLLDONE被禁止为例如逻辑值“0”时，第二选择器720将该输出提供给数字滤波器200。
数字滤波器200根据相位频率比较器900的输出来输出第一偏置控制信号FCW。
注入锁定振荡器100根据第一偏置控制信号FCW来调节由图1中的电流源130提供的偏置电流，从而调节输出信号OUT的频率。
脉冲宽度比较器400、计数器控制器510、计数器520、第一分频器600以及第一选择器710可以被禁止，直到锁相操作完成。
当锁相操作完成时，锁相控制信号PLLDONE被激活为例如逻辑值“1”。
在锁相操作完成之后，第二选择器720向数字滤波器200提供从脉冲宽度比较器400输出的脉冲宽度比较信号UP/DN。
在锁相操作完成之后，半导体器件1000通过使用反馈控制操作来控制输出信号OUT的注入锁定操作。
反馈控制操作包括第一反馈控制过程，其用于调节注入锁定振荡器100的偏置电流。
在该实施例中，另外执行用于控制脉冲宽度比较器400的失配的第二反馈控制过程。
注入锁定振荡器100的偏置电流可以通过在第一反馈控制过程中控制第一偏置控制信号FCW来控制。
在本实施例中，第二偏置控制信号MCW在第二反馈控制过程中被控制，以自动调节施加到脉冲宽度比较器400的偏置电流。
这将参考图13来详细描述。
在本实施例中，当第二分频器800的分频比被设置为64时，在第一注入信号INJP从逻辑值“0”转变为逻辑值“1”或从逻辑值“1”转变为逻辑值“0”之后，执行第一反馈控制过程长达输出信号OUT的16个周期，在第一注入信号INJP从逻辑值“1”转变为逻辑值“0”或从逻辑值“0”转变为逻辑值“1”之前，执行第二反馈控制过程长达16个周期。第二反馈控制过程可以跟随第一反馈控制过程。
这将参考图14来详细描述。
图12图示根据本公开的实施例的图11的数字滤波器200的框图。
数字滤波器200包括执行第一反馈控制操作以输出第一偏置控制信号FCW的第一数字滤波器210以及执行第二反馈控制操作以输出第二偏置控制信号MCW的第二数字滤波器220。
第一数字滤波器210和第二数字滤波器220可以使用包括Σ-Δ调制器的传统数字滤波器来实现。
在锁相操作完成之后，从脉冲宽度比较器400输出的脉冲宽度比较信号UP/DN被施加到第一数字滤波器210和第二数字滤波器220。
在本实施例中，第一数字滤波器210使用施加的脉冲宽度比较信号UP/DN来在第一注入信号INJP转变之后在输出信号OUT的16个周期输出第一偏置控制信号FCW，而第二数字滤波器220使用施加的脉冲宽度比较信号UP/DN来在第一注入信号INJP再次转变之前在输出信号OUT的16个周期输出第二偏置控制信号MCW。
为此，在该实施例中，数字滤波器200还包括第三选择器230，其用于响应于计数器信号CNT[2]来选择第一数字滤波器210或第二数字滤波器220。
返回参考图11，计数器520输出3比特位计数器信号CNT。在输出信号OUT的上升沿处，计数器信号CNT的值在输出信号OUT的每四个周期增加一。
计数器520在输出信号OUT的每32个周期从0到7重复计数。
当计数器520从0到3计数时，执行第一反馈控制操作，而当计数器520从4到7计数时，执行第二反馈控制操作。
计数信号CNT的较低的2个比特位CNT[1:0]被提供给第一选择器710，并且被用作选择信号。
因此，随着计数值从0到3增加或者从4到7增加，从第一分频器600输出的第一分频信号DIV4被作为第一脉冲信号ENPLS、第二脉冲信号ONPLS、时钟脉冲信号CLKPLS或复位脉冲信号RSTPLS提供给脉冲宽度比较器400。
此时，时钟脉冲信号CLKPLS和复位脉冲信号RSTPLS通过反相第一分频信号DIV4来获得。
第一分频器600输出第一分频信号DIV4，其通过将输出信号OUT除以四而获得。
计数器控制器510响应于复位信号RSTB、参考信号REF以及输出信号OUT来输出用于复位计数器520的计数器复位信号RSTCNT。
计数器控制器510输出计数器复位信号RSTCNT，其是在复位信号RSTB是具有例如逻辑值“1”的非激活的状态下在参考信号REF转变为逻辑值“1”时上升的脉冲信号。
当计数器复位信号RSTCNT用例如逻辑值“1”来激活时，计数信号CNT被复位到“000”。
图13是根据本公开的实施例的图11的脉冲宽度比较器400的电路图。
脉冲宽度比较器400包括第一电流源410、第二电流源420、第一电容器470、第二电容器480、第一充电开关430、第二充电开关440、第一放电开关450、第二放电开关460以及信号比较器490。
第一电流源410由第二偏置控制信号MCW的第三偏置控制信号MCW2来控制，而第二电流源420由第二偏置控制信号MCW的第四偏置控制信号MCW1来控制。
第一充电开关430响应于第一脉冲信号ENPLS来对第一电容器470充电，而第二充电开关440响应于第二脉冲信号ONPLS来对第二电容器480充电。
第一放电开关450响应于复位脉冲信号RSTPLS来对第一电容器470放电，而第二放电开关460响应于复位脉冲信号RSTPLS来对第二电容器480放电。
信号比较器490在时钟脉冲信号CLKPLS的上升沿处比较在第一电容器470中充电的第一充电电压VEN与在第二电容器480中充电的第二充电电压VON，并且输出脉冲宽度比较信号UP/DN。
期望的是，第一电流源410、第一充电开关430、第一放电开关450以及第一电容器470的第一特性分别与第二电流源420、第二充电开关440、第二放电开关460以及第二电容器480的第二特性基本相同。
然而，由于各种原因(诸如在制造过程中的PVT变化)，可能会发生第一特性和第二特性之间的失配。因此，由于失配，第一充电电压VEN和第二充电电压VON的充电条件和放电条件变得不同，并且可能发生脉冲宽度比较信号UP/DN的失真。
脉冲宽度比较信号UP/DN的失真可能导致第一反馈控制操作中的错误。
因此，在本实施例中，失配可以由通过第二反馈控制操作来调节第二偏置控制信号MCW的值来解决。结果，可以更精确地执行第一反馈控制操作。
将参考图14所示的时序图来描述图11的半导体器件的操作。
在图14的时序图中，假设锁相环的初始操作完成并且锁相信号PLLDONE被激活。
在本实施例中，在注入锁定完成时输出信号OUT的频率是参考信号REF的频率的64倍。
当在时刻t0复位信号RSTB为非激活的状态下参考信号REF从逻辑值“0”转变为逻辑值“1”时，输出输出信号OUT的一个周期的具有逻辑电平“1”的计数器复位信号RSTCNT脉冲。
因此，计数器信号CNT在时刻t1被初始化为零。
第一选择器710将第一分频信号DIV4作为时刻t1和时刻t5之间(其中计数器信号CNT被设置为零)的第一脉冲信号ENPLS提供给脉冲宽度比较器400。
在时刻t3完成针对参考信号REF的占空比调节操作，因此开始输出第一注入信号INJP。
如上参考图7和图8所述，注入电流在第一注入信号INJP的转变期间流动，使得输出信号OUT的相位被向前拉出或向后推移。
由于注入电流的影响，在输出信号OUT的时刻t2和时刻t3之间的宽度发生变化，该变化导致在第一分频信号DIV4的时刻t2和时刻t4之间的宽度变化。
因此，在第一脉冲信号ENPLS的时刻t2和时刻t4之间的宽度反映了由于注入电流所引起的输出信号OUT的频率变化。
脉冲宽度比较器400的第一充电开关430被导通，以在第一脉冲信号ENPLS处于低逻辑状态的时段期间对第一电容器470充电。因此，第一充电电压VEN反映了处于低逻辑状态的第一脉冲信号ENPLS的时间长度。
在从时刻t1经过输出信号OUT的4个周期之后，在时刻t5计数值增加到1之后，在计数器信号CNT具有计数值1的时段中，第一选择器710将第一分频信号DIV4作为第二脉冲信号ONPLS提供给脉冲宽度比较器400。
在第二脉冲信号ONPLS的时刻t6和时刻t7之间的宽度反映了在不存在注入电流的情况下输出信号OUT的频率。
脉冲宽度比较器400的第二充电开关440被导通，以在第二脉冲信号ONPLS处于低逻辑状态的时段期间对第二电容器480充电。因此，第二充电电压VON反映了第二脉冲信号ONPLS处于低逻辑状态的时间段，即，从时刻t6到时刻t7的时段。
在时刻t8，第一选择器710将第一分频信号DIV4反相，以在计数器值增加到2之后，在计数器信号CNT具有计数值2的时段中提供时钟脉冲信号CLKPLS。
脉冲宽度比较器400的信号比较器490将第一充电电压VEN与第二充电电压VON进行比较，并且在时钟脉冲信号CLKPLS的上升沿处将第一充电电压VEN输出为脉冲宽度比较信号UP/DN。
在时刻t8(其中时钟脉冲信号CLKPLS转变为逻辑值“1”)处输出脉冲宽度比较信号UP/DN。
此时，脉冲宽度比较信号UP/DN表示目标频率64fref与输出信号OUT的频率之间的差值。
脉冲宽度比较信号UP/DN通过图12的第三选择器230被提供给第一数字滤波器210，并且输出信号OUT根据从第一数字滤波器210输出的第一偏置控制信号FCW来调节。
之后，第一选择器710将第一分频信号DIV4反相，以在计数器值在时刻t9之后增加到3之后，在计数器信号CNT具有计数值3的时段内提供复位脉冲信号RSTPLS。
因此，在时刻t10和时刻t11之间的时段(其中复位脉冲信号RSTPLS处于高逻辑状态)期间，第一放电开关450和第二放电开关460被导通。因此，第一电容器470和第二电容器480被放电，并且第一充电电压VEN和第二充电电压VON中的每一个变为零。
第一选择器710在时刻t12和时刻t13之间的时段(其中在计数器值于时刻t11之后增加到4之后，计数器信号CNT具有计数器值4)中，将第一分频信号DIV4作为第一脉冲信号ENPLS提供给脉冲宽度比较器400。
在第一脉冲信号ENPLS的时刻t12和时刻t13之间的时段反映了在不存在注入电流的情况下输出信号OUT的频率。
脉冲宽度比较器400的第一充电开关430在第一脉冲信号ENPLS处于低逻辑状态的时段期间被导通，以对第一电容器470充电。第一充电电压VEN反映了第一脉冲信号ENPLS处于低逻辑状态的时段。
之后，在时刻t14和时刻t15之间的时段(其中在计数器值于时刻t13之后增加到5之后，计数器信号CNT具有计数器值5)内，第一选择器710将第一分频信号DIV4作为第二脉冲信号ONPLS提供给脉冲宽度比较器400。
在第二脉冲信号ONPLS的时刻t14和时刻t15之间的时段反映了在不存在注入电流的情况下输出信号OUT的频率。
脉冲宽度比较器400的第二充电开关440在第二脉冲信号ONPLS处于低逻辑状态的时段期间被导通，以对第二电容器480充电。因此，第二充电电压VON反映了第二脉冲信号ONPLS处于低逻辑状态的时段。
在时刻t16，第一选择器710反相第一分频信号DIV4，以在计数器值于时刻t15后增加到6之后，在计数器信号CNT具有计数器值6的时段中提供时钟脉冲信号CLKPLS。
脉冲宽度比较器400的信号比较器490将第一充电电压VEN与第二充电电压VON进行比较，并且在时钟脉冲信号CLKPLS的上升沿处将比较结果输出为脉冲宽度比较信号UP/DN。
当时钟脉冲信号CLKPLS转变为逻辑值“1”时，在时刻t16输出脉冲宽度比较信号UP/DN。
此时，脉冲宽度比较信号UP/DN表示与第一充电电压VEN和第二充电电压VON的产生有关的失配。
脉冲宽度比较信号UP/DN响应于在计数器信号CNT具有计数器值4时已转变为逻辑值“1”的计数器信号CNT[2]，通过图12的第三选择器230被提供给第二数字滤波器220，并且因此，第一电流源410的偏置电流和第二电流源420的偏置电流根据从第二数字滤波器220输出的第二偏置控制信号MCW来调节。
因此，第二反馈控制操作减小了与第一充电电压VEN和第二充电电压VON的产生相关联的失配。
当在产生第一充电电压VEN和第二充电电压VON的过程中的失配被减小时，可以更准确地执行第一反馈控制操作。
第一选择器710将第一分频信号DIV4反相，以在计数器值于时刻t17之后增加到7之后，在计数器信号CNT具有计数器值7的时段内提供复位脉冲信号RSTPLS。
因此，在时刻t18和时刻t19之间的时段(当复位脉冲信号RSTPLS处于高逻辑状态时)期间，第一放电开关450和第二放电开关460被导通，因此，第一电容器470和第二电容器480被放电，并且第一充电电压VEN和第二充电电压VON中的每个变为零。
在时刻t20，计数器值被复位到0，并且在计数器值为零的时段内，第一选择器710将第一分频信号DIV4作为第一脉冲信号ENPLS输出到脉冲宽度比较器400。
注入电流由第一注入信号INJP来产生，该第一注入信号INJP在时刻t21和时刻t23之间的时段(其中第一脉冲信号ENPLS处于低逻辑状态)内在时刻t22处转变。
此后，操作与上述类似地进行。
如上所述，通过第一反馈控制操作的频率误差校正处理以及通过第二反馈控制操作的失配校正处理被交替执行。
图15是示出本公开的实施例的效果的模拟曲线图，并且示出了根据偏移频率的相位噪声的大小。
在图15中，偏移频率表示与目标频率64fref的频率偏差，而相位噪声表示在与频率偏差相对应的频率处的相位噪声。
曲线(A)示出了当在图1的注入锁定振荡器100中未执行注入锁定时的传统环形振荡器的相位噪声。
曲线(B)示出了在图1的注入锁定振荡器100的目标频率64fref与环形振荡器的自由运行频率f0之间的差值不为零时的相位噪声。
曲线(C)示出了图11的半导体器件的相位噪声。
在曲线(C)中，菱形标记表示偏移频率何时为1MHz。
从图15的曲线可以看出，与传统的环形振荡器相比，根据本公开的注入锁定振荡器的相位噪声显著降低。
同样，可以看出，还执行如参考图11至图14所描述的反馈控制操作的半导体器件改善了注入锁定振荡器的相位噪声特性。
尽管出于说明的目的，已经描述了各种实施例，但是对于本领域技术人员明显的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种改变和修改。

Claims (20)

1.一种注入锁定振荡器，包括：
振荡器，包括第一振荡节点和第二振荡节点，第一振荡信号通过第一振荡节点输出，第二振荡信号通过第二振荡节点输出，第二振荡信号具有与第一振荡信号的相位相反的相位；以及
注入电路，被配置为根据参考信号在第一振荡节点和第二振荡节点之间提供注入电流，
其中，注入电路包括充电元件，充电元件被配置为响应于参考信号而被充电或放电以及在第一振荡节点和第二振荡节点之间提供注入电流。
2.如权利要求1所述的注入锁定振荡器，其中，振荡器是环形振荡器。
3.如权利要求2所述的注入锁定振荡器，还包括：
电流源，被配置为向环形振荡器提供偏置电流。
4.如权利要求1所述的注入锁定振荡器，其中，注入电路还包括：
第一开关和第二开关，在第一振荡节点和第二振荡节点之间串联连接；以及
第三开关和第四开关，在第一振荡节点和第二振荡节点之间串联连接，以及
其中，充电元件连接在第一节点与第二节点之间，第一开关和第二开关在第一节点处彼此连接，第三开关和第四开关在第二节点处彼此连接。
5.如权利要求4所述的注入锁定振荡器，其中，第一开关和第四开关由从参考信号得出的第一注入信号来控制，以及
其中，第二开关和第三开关由具有与第一注入信号的相位相反的相位的第二注入信号来控制。
6.如权利要求5所述的注入锁定振荡器，其中，第一注入信号通过将参考信号的占空比调节为1:1来获得。
7.如权利要求4所述的注入锁定振荡器，其中，充电元件是电容器，第一开关至第四开关是NMOS晶体管。
8.一种半导体器件，包括：
注入锁定振荡器，被配置为根据从参考信号得出的注入信号来提供注入电流，以及提供输出信号，输出信号的频率由第一偏置控制信号来控制；
脉冲宽度比较器，被配置为在第一反馈控制操作期间，将在提供注入电流时的第一时段期间的输出信号的第一脉冲宽度与在不存在注入电流时的第二时段期间的输出信号的第二脉冲宽度进行比较，以及输出脉冲宽度比较信号；以及
第一滤波器，被配置为根据在第一反馈控制操作期间从脉冲宽度比较器输出的脉冲宽度比较信号来输出第一偏置控制信号。
9.如权利要求8所述的半导体器件，其中，脉冲宽度比较器在第二反馈控制操作期间，将在提供注入电流时的第三时段期间的输出信号的第三脉冲宽度与在没有提供注入电流的第四时段期间的输出信号的第四脉冲宽度进行比较，以及输出脉冲宽度比较信号，以及
其中，半导体器件还包括第二滤波器，第二滤波器被配置为根据在第二反馈控制操作期间从脉冲宽度比较器输出的脉冲宽度比较信号来输出第二偏置控制信号。
10.如权利要求9所述的半导体器件，其中，脉冲宽度比较器包括：
第一电流源和第二电流源；
第一电容器和第二电容器；
第一充电开关，被配置为通过响应于第一脉冲信号来耦合第一电容器和第一电流源以对第一电容器充电；
第二充电开关，被配置为通过响应于第二脉冲信号来耦合第二电容器和第二电流源以对第二电容器充电；
信号比较器，被配置为响应于时钟脉冲信号，将第一电容器的第一充电电压和第二电容器的第二充电电压进行比较；以及
第一放电开关和第二放电开关，被配置为响应于复位脉冲信号，对第一电容器和第二电容器分别放电。
11.如权利要求10所述的半导体器件，还包括：
第一分频器，被配置为对输出信号分频；
计数器，被配置为根据输出信号来执行计数操作；以及
第一选择器，被配置为根据从计数器输出的计数器值，将第一分频器的输出输出为或将通过反相第一分频器的输出而产生的信号输出为第一脉冲信号、第二脉冲信号、时钟脉冲信号以及复位时钟脉冲信号中的一个。
12.如权利要求10所述的半导体器件，其中，第二滤波器输出第二偏置控制信号以控制第一电流源或第二电流源。
13.如权利要求8所述的半导体器件，还包括：占空比调节器，被配置为通过调节参考信号的占空比来输出注入信号。
14.如权利要求13所述的半导体器件，还包括：
第二分频器，被配置为对输出信号分频；
相位频率比较器，被配置为将来自占空比调节器的输出的相位和频率与来自第二分频器的输出的相位和频率进行比较；以及
第二选择器，被配置为根据是否正在执行锁相操作来输出脉冲宽度比较器的输出或相位频率比较器的输出，
其中，第一滤波器被配置为当正在执行锁相操作时，根据相位频率比较器的输出来输出第一偏置控制信号。
15.如权利要求8所述的半导体器件，其中，注入锁定振荡器包括：
振荡器，包括第一振荡节点和第二振荡节点，第一振荡信号通过第一振荡节点输出，第二振荡信号通过第二振荡节点输出，第二振荡信号具有与第一振荡信号的相位相反的相位；以及
注入电路，被配置为根据注入信号在第一振荡节点和第二振荡节点之间提供注入电流，
其中，注入电路包括充电元件，充电元件被配置为响应于注入信号而被充电或放电以及在第一振荡节点和第二振荡节点之间提供注入电流。
16.如权利要求15所述的半导体器件，其中，振荡器是环形振荡器。
17.如权利要求16所述的半导体器件，其中，注入锁定振荡器还包括：
电流源，被配置为向环形振荡器提供偏置电流。
18.如权利要求15所述的半导体器件，其中，注入电路还包括：
第一开关和第二开关，在第一振荡节点和第二振荡节点之间串联连接；以及
第三开关和第四开关，在第一振荡节点和第二振荡节点之间串联连接，以及
其中，充电元件连接在第一节点与第二节点之间，第一开关和第二开关在第一节点处彼此连接，第三开关和第四开关在第二节点处彼此连接。
19.如权利要求18所述的半导体器件，其中，第一开关和第四开关由具有与注入信号的相位相同的相位的第一注入信号来控制，以及
其中，第二开关和第三开关由具有与注入信号的相位相反的相位的第二注入信号来控制。
20.如权利要求19所述的半导体器件，其中，充电元件是电容器，第一开关至第四开关是NMOS晶体管。
CN201710457131.6A 2016-06-21 2017-06-16 注入锁定振荡器及包括其的半导体器件 Active CN107528567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0076972 2016-06-21
KR1020160076972A KR102469786B1 (ko) 2016-06-21 2016-06-21 인젝션 고정 발진기 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
CN107528567A true CN107528567A (zh) 2017-12-29
CN107528567B CN107528567B (zh) 2020-11-17

Family

ID=60660412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710457131.6A Active CN107528567B (zh) 2016-06-21 2017-06-16 注入锁定振荡器及包括其的半导体器件

Country Status (3)

Country Link
US (1) US10284211B2 (zh)
KR (1) KR102469786B1 (zh)
CN (1) CN107528567B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314519A (zh) * 2018-09-14 2019-02-05 深圳市汇顶科技股份有限公司 计算机可读存储介质、快速启动时钟系统及其控制方法
CN112468142A (zh) * 2020-11-24 2021-03-09 合肥工业大学 一种基于多点注入技术的分数倍频注入锁定振荡器工作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135452B2 (en) 2017-02-21 2018-11-20 Infineon Technologies Ag Digital frequency synthesizer with robust injection locked divider
US10241537B2 (en) * 2017-06-14 2019-03-26 Apple Inc. Digital on-chip duty cycle monitoring device
US10536151B1 (en) * 2018-06-29 2020-01-14 Xilinx, Inc. Ultra-low-power injection locked oscillator for IQ clock generation
KR20220030008A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 인젝션 락킹 오실레이터 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188247A1 (en) * 2006-02-10 2007-08-16 Broadcom Corporation Resonance mode selection using a resonator-synchronized second-order oscillator
US20120086482A1 (en) * 2010-10-07 2012-04-12 Advanced Micro Devices, Inc. Voltage-controlled oscillator module having adjustable oscillator gain and related operating methods
CN103378857A (zh) * 2012-04-26 2013-10-30 索尼公司 振荡器、振荡方法、图像传感器和成像装置
CN104579319A (zh) * 2014-04-22 2015-04-29 上海华虹宏力半导体制造有限公司 多相位时钟生成器
CN105577120A (zh) * 2007-04-05 2016-05-11 高通股份有限公司 振荡器和开始振荡的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929825B1 (ko) 2008-04-01 2009-12-07 주식회사 하이닉스반도체 클럭 동기화 회로와 그의 구동 방법
US8941420B2 (en) 2011-07-01 2015-01-27 Rambus Inc. Low-latency, frequency-agile clock multiplier
KR101935832B1 (ko) * 2012-10-31 2019-01-07 한국전자통신연구원 신호의 듀티비 조절 장치
US9432178B2 (en) * 2014-03-24 2016-08-30 Mediatek Inc. Clock and data recovery circuit using an injection locked oscillator
US9755574B2 (en) * 2015-08-06 2017-09-05 Sony Corporation Injection-locked oscillator and method for controlling jitter and/or phase noise

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188247A1 (en) * 2006-02-10 2007-08-16 Broadcom Corporation Resonance mode selection using a resonator-synchronized second-order oscillator
CN105577120A (zh) * 2007-04-05 2016-05-11 高通股份有限公司 振荡器和开始振荡的方法
US20120086482A1 (en) * 2010-10-07 2012-04-12 Advanced Micro Devices, Inc. Voltage-controlled oscillator module having adjustable oscillator gain and related operating methods
CN103378857A (zh) * 2012-04-26 2013-10-30 索尼公司 振荡器、振荡方法、图像传感器和成像装置
CN104579319A (zh) * 2014-04-22 2015-04-29 上海华虹宏力半导体制造有限公司 多相位时钟生成器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314519A (zh) * 2018-09-14 2019-02-05 深圳市汇顶科技股份有限公司 计算机可读存储介质、快速启动时钟系统及其控制方法
CN109314519B (zh) * 2018-09-14 2023-01-24 深圳市汇顶科技股份有限公司 计算机可读存储介质、快速启动时钟系统及其控制方法
CN112468142A (zh) * 2020-11-24 2021-03-09 合肥工业大学 一种基于多点注入技术的分数倍频注入锁定振荡器工作方法
CN112468142B (zh) * 2020-11-24 2022-09-20 合肥工业大学 一种基于多点注入技术的分数倍频注入锁定振荡器工作方法

Also Published As

Publication number Publication date
US10284211B2 (en) 2019-05-07
KR102469786B1 (ko) 2022-11-23
KR20170143158A (ko) 2017-12-29
US20170366195A1 (en) 2017-12-21
CN107528567B (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN107528567A (zh) 注入锁定振荡器及包括其的半导体器件
US6794944B2 (en) Lock detection circuit
CN102832930B (zh) 数字锁相回路系统及方法
US7816959B1 (en) Clock circuit for reducing long term jitter
CN104903963B (zh) 低噪声低参考毛刺的倍频延迟锁定环
US8350631B1 (en) Relaxation oscillator with low power consumption
WO2021068326A1 (zh) 一种基于控制信号脉宽提取的锁相加速电路及锁相环系统
JP3445412B2 (ja) 周波数制御ループを備えたリング発振器
CN105071786B (zh) 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器
US7188131B2 (en) Random number generator
CN100588122C (zh) 脉冲发生器、光盘写入器和调谐器
JP2004032586A (ja) 逓倍ｐｌｌ回路
CN103338038A (zh) 锁相环电路
US20090015300A1 (en) Method and apparatus for producing a signal
JP2007142791A (ja) 周波数シンセサイザ
CN106301355B (zh) 一种多相位时钟输出的装置
JPH08274635A (ja) 位相ロック回路
Li et al. An Event-Driven-Based Behavioral Modeling for Fractional-N CP-PLL
JPH05259900A (ja) 位相変調回路
US11742865B2 (en) Methods and apparatus of charge-sharing locking with digital controlled oscillators
JPH0951255A (ja) 遅延クロック生成回路
US6680633B2 (en) Small-sized analog generator producing clock signals
SU1109914A1 (ru) Цифровой синтезатор частоты
CN103297043B (zh) 压控振荡电路
JPH09130238A (ja) 位相比較回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant