CN103297043B - 压控振荡电路 - Google Patents

压控振荡电路 Download PDF

Info

Publication number
CN103297043B
CN103297043B CN201210044563.1A CN201210044563A CN103297043B CN 103297043 B CN103297043 B CN 103297043B CN 201210044563 A CN201210044563 A CN 201210044563A CN 103297043 B CN103297043 B CN 103297043B
Authority
CN
China
Prior art keywords
charge
control circuit
discharge control
voltage
control switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210044563.1A
Other languages
English (en)
Other versions
CN103297043A (zh
Inventor
李国宏
毛成烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Saimi Kentuo Microelectronics Co ltd
Original Assignee
WUXI CHIPOWN MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI CHIPOWN MICROELECTRONICS CO Ltd filed Critical WUXI CHIPOWN MICROELECTRONICS CO Ltd
Priority to CN201210044563.1A priority Critical patent/CN103297043B/zh
Publication of CN103297043A publication Critical patent/CN103297043A/zh
Application granted granted Critical
Publication of CN103297043B publication Critical patent/CN103297043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种压控振荡电路，其包括N个充放电控制电路和N个负载电容。每个充放电控制电路包括有两个输入端和一个输出端，每个充放电控制电路的一个输入端连接控制电压，另一个输入端连接前一个充放电控制电路的输出端，每个充放电控制电路的输出端连接一个负载电容的一端。每个充放电控制电路包括比较器、电流源和控制开关，所述比较器的两个输入端分别为对应充放电控制电路的两个输入端，所述比较器的输出端连接所述控制开关的控制端，所述电流源和所述控制开关串联在电源和地之间，所述电流源和所述控制开关之间的节点为对应充放电控制电路的输出端。这样，可以在有限的面积和功耗下实现较高的线性度。

Description

压控振荡电路
【技术领域】
本发明涉及一种集成电路设计领域，尤其涉及一种压控振荡电路。
【背景技术】
压控振荡电路(VCO)是锁相环中最重要的部分之一。图1示出了现有的一种典型的锁相环(PLL)，所述锁相环包括鉴相鉴频器(PFD)110、电荷泵(CP)120、环路滤波器(LF)130、压控振荡器(VCO)140和分频器(Divider)150。所述锁相环可以使得输出信号Fout的相位与输入信号Fin的相位同步。所述锁相环则广泛应用于各种电路中，作为电路的时钟产生器使用。
传统的压控振荡器VCO主要包括电流控制环形振荡器和电感电容型压控振荡器。所述电流控制环形振荡器的主要缺点是：线性度较差，电压与电流不是正好成正比关系，因而在锁相环的整个工作范围内，会造成不同频段的传输函数不一致，对锁相环锁定造成困难。所述电感电容型比较器的线性度较好，但是电感面积较大，不利于低成本应用，而且LC振荡的瞬时电流较大，从而导致功耗较大，会对电路设计造成一定压力。
因为，有必要提出一种新型的压控振荡电路。
【发明内容】
本发明的目的在于提供一种压控振荡电路，其可以在有限的面积和功耗下实现较高的线性度，在一定程度上解决了面积与线性度的矛盾以及功耗与线性度的矛盾。
根据本发明的目的，本发明提供一种压控振荡电路，其包括N个充放电控制电路和N个负载电容。每个充放电控制电路包括有两个输入端和一个输出端，每个充放电控制电路的一个输入端连接控制电压，另一个输入端连接前一个充放电控制电路的输出端，每个充放电控制电路的输出端连接一个负载电容的一端。每个充放电控制电路包括比较器、电流源和控制开关，所述比较器的两个输入端分别为对应充放电控制电路的两个输入端，所述比较器的输出端连接所述控制开关的控制端，所述电流源和所述控制开关串联在电源和地之间，所述电流源和所述控制开关之间的节点为对应充放电控制电路的输出端，其中N为大于等于3的奇数。
在一个进一步的实施例中，每个负载电容的另一端连接地，每个充放电控制电路中的电流源的一端接电源，另一端通过所述控制开关接地，每个充放电控制电路中的比较器的两个输入端分为一个正相输入端和一个反相输入端，其中正相输入端端连接所述控制电压。
在一个更进一步的实施例中，所述比较器的正相输入端的电压大于其反相输入端的电压时，驱动对应的控制开关断开，所述比较器的正相输入端的电压小于其反相输入端的电压时，驱动对应的控制开关导通。
在一个再进一步的实施例中，所述控制开关包括一个逻辑反相器和一个NMOS晶体管，该逻辑反相器的输入端为所述控制开关的控制端，该逻辑反相器的输出端接所述NMOS晶体管的栅极，所述NMOS晶体管的漏极和源极为所述控制开关的两个连接端。
在一个进一步的实施例中，每个负载电容的另一端连接电源，每个充放电控制电路中的电流源的一端接地，另一端通过所述控制开关接电源，每个充放电控制电路中的比较器的两个输入端分为一个正相输入端和一个反相输入端，其中正相输入端端连接所述控制电压。
在一个更进一步的实施例中，所述比较器的正相输入端的电压大于其反相输入端的电压时，驱动对应的控制开关导通，所述比较器的正相输入端的电压小于其反相输入端的电压时，驱动对应的控制开关断开。
在一个再进一步的实施例中，所述控制开关包括一个逻辑反相器和一个PMOS晶体管，该逻辑反相器的输入端为所述控制开关的控制端，该逻辑反相器的输出端接所述PMOS晶体管的栅极，所述PMOS晶体管的漏极和源极为所述控制开关的两个连接端。
与现有技术相比，本发明中影响振荡周期的参数都是精确可控的，因此可以实现较高的线性度，并且不采用LC振荡的方式，因此可以在有限的面积和功耗下实现较高的线性度，在一定程度上解决了面积与线性度的矛盾以及功耗与线性度的矛盾。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为现有技术中的现有技术中的锁相环的结构框图；
图2为本发明中的压控振荡电路在一个实施例中的结构框图；
图3为图2中的充放电控制电路在一个实施例中的结构框图；
图4为图3中的控制开关在一个实施例中的电路结构图；
图5为本发明中的压控振荡电路在另一个实施例中的结构框图；
图6为图5中的充放电控制电路在一个实施例中的结构框图；
图7为图6中的控制开关在一个实施例中的电路结构图；和
图8为图3或图6中的比较器在一个实施例中的电路结构图。
【具体实施方式】
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
图2为本发明中的压控振荡电路在一个实施例中的结构框图。所述压控振荡电路包括N个充放电控制电路(分别标记为U1、U2、……、UN)和N个负载电容(分别标记为CL1、CL2、……、CLN)，其中N为大于等于3的奇数。
每个充放电控制电路包括有一个正相输入端、一个反相位输入端和一个输出端，所述充放电控制电路UN的反相输入端标记为NN。每个充放电控制电路的正相输入端接控制电压Vctl。所述充放电控制电路U2的反相输入端N2连接所述充放电控制电路U1的输出端，所述充放电控制电路UN-1的反相输入端NN-1连接所述充放电控制电路UN-2的输出端(未图示)，所述充放电控制电路UN的反相输入端NN连接所述充放电控制电路UN-1的输出端，而所述充放电控制电路U1的反相输入端N1连接所述充放电控制电路UN的输出端，这样形成环路振荡电路。所述充放电控制电路U1可以被称为第一级充放电控制电路，所述充放电控制电路UN可以被称为末级充放电控制电路，所述充放电控制电路U2可以被称为第二级充放电控制电路，所述充放电控制电路U1可以被称为所述充放电控制电路U2的前一级充放电控制电路，而所述充放电控制电路U2可以被称为所述充放电控制电路U1的后一级充放电控制电路，第一级充放电控制电路的前一级充放电控制电路为末级充放电控制电路UN，末级充放电控制电路UN的后一级充放电控制电路。
每个充放电控制电路的输出端还与一个负载电容的一端相连，该电容的另一端接地。具体的，所述充放电控制电路U1的输出端连接负载电容CL1，所述充放电控制电路U2的输出端连接负载电容CL2，所述充放电控制电路UN的输出端连接负载电容CLN。
图3为图2中的充放电控制电路在一个实施例中的结构框图，其中图2中的各个充放电电路的结构可以相同。如图3所示，所述充放电控制电路包括比较器CMP、电流源Is和控制开关Sw。所述比较器的正相输入端V+和反相输入端V-分别为充放电控制电路的正相输入端和反相输入端，所述比较器的输出端Vc连接所述控制开关的控制端，所述电流源Is的一端接电源，另一端通过所述控制开关Sw接地。所述电流源Is和所述控制开关的中间节点为所述充放电控制电路的输出端。所述电流源Is可以由一个加电压偏置的PMOS(P-typeMetalOxideSemiconductor)晶体管实现。
在所述比较器CMP的正相输入端的电压大于负相输入端时，所述比较器CMP的输出端Vc驱动所述控制开关Sw断开，此时所述电流源Is将为连接于对应充放电控制电路的输出端的负载电容充电。在比较器CMP的正相输入端的电压小于负相输入端时，所述比较器CMP的输出端Vc驱动所述控制开关Sw导通，此时所述控制开关对连接于对应充放电控制电路的输出端的负载电容放电。此例中，充电速度较慢，放电速度较快，因此负载电容的电容电压将会是一定周期的锯齿波振荡信号。
图4为图3中的控制开关Sw在一个实施例中的电路结构图。所述控制开关Sw包括一个逻辑反相器INV和一个NMOS(N-typeMetalOxideSemiconductor)晶体管MN。该逻辑反相器INV的输入端为所述控制开关Sw的控制端，该逻辑反相器INV的输出端接所述NMOS晶体管MN的栅极，所述NMOS晶体管MN的漏极和源极为所述控制开关Sw的两个连接端。在所述比较器CMP的输出端Vc为高电平时，所述NMOS晶体管断开，在所述比较器CMP的输出端Vc为低电平时，所述NMOS晶体管导通。
图5为本发明中的压控振荡电路在另一个实施例中的结构框图。图5中的压控振荡电路与图2中的压控振荡电路的结构基本相同，两者的区别包括：每个负载电容的另一端不是接地，而是接电源。
图6示出了图5中的充放电控制电路在一个实施例中的结构框图。图6中的充放电控制电路与图3中的充放电控制电路的结构基本相同，两者的区别包括：图3中的电流源Is是一端接电源，另一端通过控制开关Sw接地，而图6中的电流源Is是一端接地，另一端通过控制开关Sw接电源。
在图5所示的实施例中，在所述比较器CMP的正相输入端的电压大于负相输入端时，所述比较器CMP的输出端Vc驱动所述控制开关Sw导通，此时负载电容的两端都连接电源，从而为该负载电容充电。在比较器CMP的正相输入端的电压小于负相输入端时，所述比较器CMP的输出端Vc驱动所述控制开关Sw断开，此时所述电流源Is对连接于对应充放电控制电路的输出端的负载电容放电。此例中，充电速度较快，放电速度较慢，因此负载电容的电容电压将会是一定周期的锯齿波振荡信号。
图7为图6中的控制开关Sw在一个实施例中的电路结构图。所述控制开关Sw包括一个逻辑反相器INV和一个PMOS晶体管MP。该逻辑反相器INV的输入端为所述控制开关Sw的控制端，该逻辑反相器INV的输出端接所述PMOS晶体管MP的栅极，所述PMOS晶体管MP的漏极和源极为所述控制开关的两个连接端。在所述比较器CMP的输出端Vc为高电平时，所述PMOS晶体管导通，在所述比较器CMP的输出端Vc为低电平时，所述PMOS晶体管断开。
对于图2和图5所示的压控振荡电路来说，根据电路原理可知，单级比较器控制的电流源对负载电容的充电时间T1为：
T 1 = C L V ctl I 0 ,
其中CL为负载电容，Io为所述电流源Is的充电电流，Vctl为所述控制电压。
当N级充放电控制电路串联后，整个环路振荡器的振荡周期为NT1，这样振荡周期就是由级数、电流源Is的电流和负载电容来共同决定。由于CL，Io都为精确可控的值，因而振荡周期NT1可以严格与所述控制电压Vctl成正比。这样，可以获得很高的线性度。本发明中的比较器CMP的比较时间Tc需要设计的远远小于(差一个数量级以上)所述充电时间T1，这样可以保证所述比较时间Tc可以忽略。此外，本发明不采用LC振荡的方式，从而可以节省面积，功耗也相对较小。
图8为图3或图6中的比较器CMP在一个实施例中的电路结构图。如图8所示，所述比较器包括NMOS晶体管M1、M2、M6、M7和PMOS晶体管M3、M4、M5。所述晶体管M1的栅极为所述比较器的反相输入端，所述晶体管M2的栅极为所述比较器的正相输入端。所述晶体管M1、M2的源极连接所述晶体管M7的漏极，所述晶体管M1的漏极连接所述晶体管M3的漏极以及栅极，所述晶体管M2的漏极连接所述晶体管M4的漏极以及M5的栅极；所述晶体管M7的源极接地，所述晶体管M7的栅极接偏置电压Vb；所述晶体管M3的源级接电源，所述晶体管M4的源极接电源；所述晶体管M5的源极接电源，所述晶体管M5的漏极接所述比较器的输出端Vc；所述晶体管M6的栅极接偏置电压Vb，源级接地，漏极接所述比较器的输出端Vc。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (4)

1.一种压控振荡电路，其特征在于，其包括：N个充放电控制电路和N个负载电容，
每个充放电控制电路包括有两个输入端和一个输出端，每个充放电控制电路的一个输入端连接控制电压，另一个输入端连接前一个充放电控制电路的输出端，每个充放电控制电路的输出端连接一个负载电容的一端，
每个充放电控制电路包括比较器、电流源和控制开关，所述比较器的两个输入端分别为对应充放电控制电路的两个输入端，所述比较器的输出端连接所述控制开关的控制端，所述电流源和所述控制开关串联在电源和地之间，所述电流源和所述控制开关之间的节点为对应充放电控制电路的输出端，
其中N为大于等于3的奇数：
每个负载电容的另一端连接地，每个充放电控制电路中的电流源的一端接电源，另一端通过所述控制开关接地，每个充放电控制电路中的比较器的两个输入端分为一个正相输入端和一个反相输入端，其中正相输入端端连接所述控制电压，
所述比较器的正相输入端的电压大于其反相输入端的电压时，驱动对应的控制开关断开，所述比较器的正相输入端的电压小于其反相输入端的电压时，驱动对应的控制开关导通。
2.根据权利要求1所述的压控振荡电路，其特征在于：所述控制开关包括一个逻辑反相器和一个NMOS晶体管，该逻辑反相器的输入端为所述控制开关的控制端，该逻辑反相器的输出端接所述NMOS晶体管的栅极，所述NMOS晶体管的漏极和源极为所述控制开关的两个连接端。
3.一种压控振荡电路，其特征在于，其包括：N个充放电控制电路和N个负载电容，
每个充放电控制电路包括有两个输入端和一个输出端，每个充放电控制电路的一个输入端连接控制电压，另一个输入端连接前一个充放电控制电路的输出端，每个充放电控制电路的输出端连接一个负载电容的一端，
每个充放电控制电路包括比较器、电流源和控制开关，所述比较器的两个输入端分别为对应充放电控制电路的两个输入端，所述比较器的输出端连接所述控制开关的控制端，所述电流源和所述控制开关串联在电源和地之间，所述电流源和所述控制开关之间的节点为对应充放电控制电路的输出端，
其中N为大于等于3的奇数：
每个负载电容的另一端连接电源，每个充放电控制电路中的电流源的一端接地，另一端通过所述控制开关接电源，每个充放电控制电路中的比较器的两个输入端分为一个正相输入端和一个反相输入端，其中正相输入端端连接所述控制电压，
所述比较器的正相输入端的电压大于其反相输入端的电压时，驱动对应的控制开关导通，所述比较器的正相输入端的电压小于其反相输入端的电压时，驱动对应的控制开关断开。
4.根据权利要求3所述的压控振荡电路，其特征在于：所述控制开关包括一个逻辑反相器和一个PMOS晶体管，该逻辑反相器的输入端为所述控制开关的控制端，该逻辑反相器的输出端接所述PMOS晶体管的栅极，所述PMOS晶体管的漏极和源极为所述控制开关的两个连接端。
CN201210044563.1A 2012-02-24 2012-02-24 压控振荡电路 Active CN103297043B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210044563.1A CN103297043B (zh) 2012-02-24 2012-02-24 压控振荡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210044563.1A CN103297043B (zh) 2012-02-24 2012-02-24 压控振荡电路

Publications (2)

Publication Number Publication Date
CN103297043A CN103297043A (zh) 2013-09-11
CN103297043B true CN103297043B (zh) 2015-12-02

Family

ID=49097446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210044563.1A Active CN103297043B (zh) 2012-02-24 2012-02-24 压控振荡电路

Country Status (1)

Country Link
CN (1) CN103297043B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520038A (zh) * 2003-02-05 2004-08-11 ���ǵ�����ʽ���� 具有改进的锁相/解锁检测功能的锁相回路
CN1671050A (zh) * 2004-09-30 2005-09-21 东南大学 压控振荡器用稳幅电路
CN101938214A (zh) * 2010-07-09 2011-01-05 无锡市晶源微电子有限公司 具有自延时保护功能的内部振荡器模块
CN102036457A (zh) * 2010-09-29 2011-04-27 北京工业大学 基于电子镇流器的可编程vco电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520038A (zh) * 2003-02-05 2004-08-11 ���ǵ�����ʽ���� 具有改进的锁相/解锁检测功能的锁相回路
CN1671050A (zh) * 2004-09-30 2005-09-21 东南大学 压控振荡器用稳幅电路
CN101938214A (zh) * 2010-07-09 2011-01-05 无锡市晶源微电子有限公司 具有自延时保护功能的内部振荡器模块
CN102036457A (zh) * 2010-09-29 2011-04-27 北京工业大学 基于电子镇流器的可编程vco电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CMOS可调谐环形压控振荡电路的设计;曾德友，凌朝东，张艳红;《电力科学与技术学报》;20070630;第22卷(第2期);72-75 *
一种宽调节范围高线性度压控振荡电路的设计;朱章华，来新泉，张艳维;《电子器件》;20071231;第30卷(第6期);2073-2076 *
宽调谐高线性低相噪压控振荡器设计;王洁;《中国优秀硕士学位论文全文数据库信息科技辑》;20050615(第2期);I135-220 *

Also Published As

Publication number Publication date
CN103297043A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN100454755C (zh) 环形电压控制振荡器以及延迟单元电路
CN103199857B (zh) 基于电流控制振荡器(cco)的pll
CN103180329A (zh) 高速射频分频器
WO2021068326A1 (zh) 一种基于控制信号脉宽提取的锁相加速电路及锁相环系统
EP3028383B1 (en) Clock doubler including duty cycle correction and method for operating the same.
CN109639272A (zh) 一种自适应宽带锁相环电路
CN102684685B (zh) 锁相回路及其方法
US20030117201A1 (en) Quadrature signal generation with phase error correction
CN103368563B (zh) 一种锁相环频率调谐装置及方法
CN103312319B (zh) 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路
CN103684438A (zh) 延迟锁相环
CN107040210A (zh) 一种rc振荡器及dc‑dc电源芯片
CN107528567A (zh) 注入锁定振荡器及包括其的半导体器件
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
CN100592629C (zh) 三角波信号的相位同步化方法、及其系统
CN102394642B (zh) 一种锁相环型频率合成器及射频程控分频器
CN105610436A (zh) 一种具备自适应加速锁定结构的电荷泵锁相环
CN107809240A (zh) 用于锁相环电路的环路滤波器及锁相环电路
CN103297043B (zh) 压控振荡电路
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
CN108449085A (zh) 锁相环和电子系统
CN107276566A (zh) 环形振荡电路
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法
CN103825555B (zh) 一种振荡电路
CN102811052B (zh) 一种锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240519

Address after: Room 1501, Block C, Cygnus, Software Park, No. 111, Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Patentee after: Wuxi Saimi Kentuo Microelectronics Co.,Ltd.

Country or region after: China

Address before: 214028 No.8, Xinhui Ring Road, New District, Wuxi City, Jiangsu Province

Patentee before: WUXI ETEK MICROELECTRONICS CO.,LTD.

Country or region before: China

TR01 Transfer of patent right