CN103199857B - 基于电流控制振荡器(cco)的pll - Google Patents

基于电流控制振荡器(cco)的pll Download PDF

Info

Publication number
CN103199857B
CN103199857B CN201210187425.9A CN201210187425A CN103199857B CN 103199857 B CN103199857 B CN 103199857B CN 201210187425 A CN201210187425 A CN 201210187425A CN 103199857 B CN103199857 B CN 103199857B
Authority
CN
China
Prior art keywords
voltage
current
frequency
cco
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210187425.9A
Other languages
English (en)
Other versions
CN103199857A (zh
Inventor
陈建宏
黃明杰
钟道文
林志昌
隋彧文
薛福隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103199857A publication Critical patent/CN103199857A/zh
Application granted granted Critical
Publication of CN103199857B publication Critical patent/CN103199857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种PLL电路包括：相位频率检测器；可编程电荷泵，连接至相位频率检测器的输出端；环路滤波器，连接至电荷泵的输出端，环路滤波器提供微调电压；第一电压电流转换器，第一电压至电流转换器提供对应微调电压的微调电流；电流控制振荡器(CCO)；反馈除法器，连接至CCO的输出端和相位频率检测器的输入端；和模拟校准电路。模拟校准电路提供用于粗调CCO的振荡频率的频率基准点的粗调电流，其中，CCO响应于粗调电流和微调电流在输出端处生成频率信号，其中，频率基准点是连续可调的。本发明还提供了一种基于电流控制振荡器(CCO)的PLL。

Description

基于电流控制振荡器(CCO)的PLL
技术领域
本文中论述的实施例涉及锁相环(PPL)，更具体而言，涉及基于电流控制振荡器(CCO)的PLL。
背景技术
锁相环用于各种应用，诸如时钟恢复、频率和相位调制、和频率合成器。设计采用具有随附的电压电流(V2I)转换器的电压控制振荡器(VCO)或者电流控制振荡器(CCO)作为锁相环的中心设计元件，从而振荡器产生与其输入电压(在VCO的情况下)或者输入电流(在CCO的情况下)成比例的输出频率。
需要宽频率范围来涵盖现代CPU和片上系统(SOC)应用的锁定要求的宽频率范围。振荡器的典型缺点是由于集成电路工艺变化而造成的所施加输入的输出频率的不确定性。这导致需要具有较大增益(Kvco)的振荡器以提供期望的频率。但是，较大增益还具有响应于所施加输入电压的任何噪声在输出频率中产生较大变化的效应，其也被称为相位噪声或抖动。振荡器输出端的相位噪声是不期望的，这是因为它限制了输出信号的纯度。需要较低Kvco，以最小化来自输入端(即，参考时钟)的噪声传递。
基于CCO的PLL已经被提出但也具有很高的Kvco(例如，10GHz/V或者更大)，其不良的传递噪声同样也需要较大的环路滤波电容器(这具有面积较大的缺点)或者用于PLL带宽范围要求的较低电荷泵电流。较低电荷泵电流使振荡器对与电荷注入、位移电流、器件泄漏等不匹配的电荷泵电流更敏感。
期望改进的基于CCO的PLL电路。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种锁相环(PLL)电路，包括：相位频率检测器；可编程电荷泵，连接至所述相位频率检测器的输出端；环路滤波器，连接至所述电荷泵的输出端，所述环路滤波器提供微调电压；第一电压电流转换器，所述第一电压电流转换器提供对应于所述微调电压的微调电流；电流控制振荡器(CCO)；反馈除法器，连接至所述CCO的输出端和所述相位频率检测器的输入端；以及模拟校准电路，用于提供粗调电流，所述粗调电流用于粗调所述CCO的振荡器频率的频率基准点，其中，所述CCO响应于所述粗调电流和所述微调电流在输出端处生成频率信号，其中，所述频率基准点是连续可调的。
在该PLL电路中，所述模拟校准电路被配置为响应于在预定参考电压对之间限定的范围之外的微调电压来自动调整所述频率基准点。
在该PLL电路中，第一个预定参考电压是低参考电压，第二个预定参考电压是高参考电压，其中，所述模拟校准电路包括：第二电压电流转换器，具有用于接收粗调电压的连接至粗调电压节点的输入端和用于提供所述粗调电流的输出端；感测电路，用于感测所述微调电压是否高于所述高参考电压或者低于所述低参考电压；电容器，连接至所述粗调电压节点；以及电荷泵电路，响应所述感测电路，如果所述微调电压低于所述低参考电压，则对所述电容器进行充电以增加所述粗调电压，而如果所述微调电压高于所述高参考电压，则对所述电容器进行放电以降低所述粗调电压。
在该PLL电路中，所述感测电路包括：具有连接至所述低参考电压的输入端的第一比较器和具有连接至所述高参考电压的输入端的第二比较器。
在该PLL电路中，所述电荷泵电路包括：上拉电流源、连接至所述第一比较器的输出端并且连接在所述粗调电压节点和所述上拉电流源之间的PMOS晶体管、下拉电流源以及连接至所述第二比较器的输出端并且连接在所述粗调电压节点和所述下拉电流源之间的NMOS晶体管。
在该PLL电路中，还包括：用于预充电所述粗调电压节点以设置所述CCO的预定初始振荡频率的预充电电路。
在该PLL电路中，所述预充电电路响应于控制信号以在初始启动阶段后关断。
在该PLL电路中，所述模拟校准电路包括：用于提供用于设置所述CCO的预定初始振荡频率的启动电流的电流源。
在该PLL电路中，所述电流源包括：用于响应于预定输入电压提供所述启动电流的第三电压电流转换器。
在该PLL电路中，所述粗调电流是手动可调的。
在该PLL电路中，所述模拟校准电路还包括：第二电压电流转换器和用于调整所述第二电压电流转换器的输入电压的可变电流或偏压。
根据本发明的另一方面，提供了一种锁相环(PLL)电路，包括：相位频率检测器；可编程电荷泵，连接至所述相位频率检测器的输出端；环路滤波器，连接至所述电荷泵的输出端，所述环路滤波器提供微调电压；第一电压电流转换器，所述第一电压电流转换器提供对应于所述微调电压的微调电流；电流控制振荡器(CCO)；反馈除法器，连接至所述CCO的输出端和所述相位频率检测器的输入端；以及数字校准电路，用于自动提供粗调电流，所述粗调电流用于粗调所述CCO的振荡器频率的频率基准点，其中，所述CCO响应于所述粗调电流和所述微调电流在输出端处生成频率信号，其中，所述频率基准点是递增可调的。
在该PLL电路中，所述数字校准电路被配置为响应于在预定参考电压对之间限定的范围之外的所述微调电压来自动调整所述频率基准点。
在该PLL电路中，所述第一个预定参考电压是低参考电压，所述第二个预定参考电压是高参考电压，其中，所述数字校准电路包括：感测电路，用于感测所述微调电压是否高于所述高参考电压或者低于所述低参考电压；以及状态机，用于响应于所述感测电路的输出提供数字控制信号，其中，所述数字控制信号用于设置所述粗调电流。
在该PLL电路中，所述感测电路包括：具有连接至所述低参考电压的输入端的第一比较器、具有连接至所述高参考电压的输入端的第二个比较器以及响应于来自所述第一比较器和所述第二比较器的输出的状态机。
在该PLL电路中，所述状态机被配置为如果所述微调电压低于所述低参考电压，则调整所述数字控制信号以增大所述粗调电流，而如果所述微调电压高于所述低参考电压，则减小所述粗调电流。
在该PLL电路中，所述数字控制信号包括多个校准位，所述PLL电路包括：用于响应于所述校准位提供所述粗调电流的粗调模块，所述粗调模块包括多个可选择的电压电流转换器，能够利用所述校准位来选择所述可选择的电压电流转换器以分别向所述粗调电流贡献电流。
根据本发明的又一方面，提供了一种使基于电流控制振荡器(CCO)的锁相环(PLL)锁定的方法，所述CCO响应于与来自环路滤波器的微调电压相对应的微调电流在输出端处生成频率信号，包括以下步骤：提供粗调电流，所述粗调电流用于粗调所述CCO的振荡器频率的频率基准点；利用感测电流来感测所述微调电压是否在预定参考电压对之间限定的范围之外；如果所述微调电压在所述范围之外，则调整所述粗调电流，以移动所述频率基准点，从而令所述微调电压处于所述范围内。
在该方法中，所述频率基准点是连续可调的。
在该方法中，还包括以下步骤：将所述粗调电流设置为对应于所述CCO的预定初始振荡器频率的初始值。
附图说明
附图示出本发明的实施例，以及与本发明有关的其他信息，其中：
图1是具有模拟自动校准电路的基于CCO的PLL电路的实施例的示意图；
图2是示出图1的环路滤波器、环路电压至电流转换器和模拟自动校准电路的电路示意图；
图3是图1的PLL电路的频率与电压关系的图表；
图4是具有模拟自动校准电路的基于CCO的PLL电路的可选实施例的示意图；
图5是示出图4的环路滤波器、环路电压至电流转换器和模拟自动校准电路的电路示意图；
图6是图4的PLL电路的频率对电压的图表；
图7是具有数字自动校准电路的基于CCO的PLL电路的实施例的示意图；
图8A是示出图7的环路滤波器、环路电压至电流转换器和数字自动校准电路的电路示意图；
图8B是示出数字自动校准电路的其他部件的图8的校准；
图9是图7的PLL电路的频率与电压的关系的图表；
图10是具有手动连续可调模拟校准电路的基于CCO的PLL电路的实施例的示意图；
图11A和图11B是示出图1的手动连续可调模拟校准电路的实施例的电路示意图；以及
图12是图10的PLL电路的频率与电压的关系的图表；
图13示出了使基于CCO的PLL自动锁定的方法。
具体实施方式
结合附图阅读示例性实施例的描述，其应被视为整个书面说明书的一部分。在说明书中，除非明确说明外，关于电连接等诸如“耦合”、“连接”、“互连”的术语指的是其中的结构通过介入结构直接地或者非直接地与另一结构的关系。
图1示出具有模拟粗调校准的基于CCO的PLL电路100的实施例。PLL电路100包括连接至参考时钟信号(refclk)的输入除法器105。来自输入除法器105的分频输出信号FREF被提供给相位频率检测器110。相位频率检测器110还具有连接至由反馈除法器135提供的反馈信号FBCK的输入端。相位频率检测器110的输出被提供给可编程的电荷泵(chargepump)115。将电荷泵115的输出端连接至环路滤波器120，其为电压电流转换器125提供微调电压Vtune。电压电流转换器125为电流控制振荡器(CCO)130提供微调电流Itune。CCO130的输出被提供给反馈除法器135。还示出了锁定检测器145用于确定是否已经达到频率锁定(frequencylock)。到目前为止，PLL电路100具有常规设计并且使用与本领域的PLL设计中类似的常规元件。
在示出的实施例中，PLL电路包括模拟自动校准电路140，其提供粗调CCO130的振荡器频率的频率基准点(frequencypivotpoint)的标记为Ipivot的粗调电流。自动校准电路140连接至环路滤波器120。将基准电流Ipivot与调整电流Itune相加，并且组合电流控制CCO130。自动校准电路140设计为具有可校准且自动可调的粗调基准点。通过粗调电压电流电路(结合图2更详细地论述)实现粗调，以调整CCO振荡器频率的基准点。
图2更详细地示出了自动校准电路140。在图2中还更详细地示出了环路滤波器120和电压电流转换器125。校准电路包括第二电压电流转换器141，其响应于粗调电压Vpivot提供粗调电流Ipivot。将电压电流转换器125、141连接至模拟电压源(AVDD)或者用于模拟电路的稳压器(VRA)。通过感测电路142提供基准电压(pivotvoltage)Vpivot。感测电路142包括一对比较器CMP1、CMP2，每一个都具有连接至环路滤波器的内节点的输入端，其具有对应于电压Vtune但(比Vtune)小得多的纹波的电压值。将第一比较器CMP1的第二输入端连接至低参考电压Vref_lo，并且将第二比较器的第二输入端连接至高参考电压Vref_hi。校准电压140还包括电荷泵电路146，其包括开关晶体管的堆叠件(包括与上拉电流源I1和下拉电流源I2串联连接的PMOSP1和NMOSN1)。将比较器CMP1的输出端连接至晶体管P1的栅极端，并且将比较器CMP2的输出端连接至晶体管N1的栅极端。在粗调电压节点处，将晶体管N1、P1的公共漏极端连接至第二电压电流变换器电路141的输入端，以提供电压Vpivot。
校准电路140还包括预充电电路143(包括PMOS晶体管P2)，其具有连接至电源节点的源极端、连接至预置电压(Preset)的栅终端和连接至Vpivot节点的漏极端。还将电容器C1连接至Vpivot节点。
晶体管P2和电容器C1相配合，以预充电粗调电压(即，Vpivot)至使COO能够在用于锁定PLL的预定初始CCO频率处振荡的电压。具体来说，在启动时，电压Preset变为低，其导通PMOSP2以对电容器C1进行充电，使得节点Vpivot呈现初始值。然后Preset变为高，截止PMOSP2。在这个时候，当设置Vpivot的初始值时，第二电压电流转换器141提供基于电压Vpivot的粗调电流Ipivot。通过组合电流Itune+Ipivot来设置CCO130的初始频率。
其后，响应于电荷泵115的输出，以常规方式操作PLL以修正微调电压Vtune(从而还修正了Itune)。
校准电路140操作如下。当CCO输出端的频率低于PLL的目标频率并且Vtune低于Vref_lo时，该电路用于通过基准电流Ipivot将电流加至CCO。具体来说，在这种情况下，从环路滤波器输入至比较器CMP1和CMP2的电压都将低于Vref_lo和Vref_hi。该两个比较器的输出是逻辑“0”，其导通PMOSP1并且截止NMOSN1。由于PMOSP1，将上拉电流源I1连接至粗调电压节点，对电容器C1充电并且增加电压Vpivot，这样转而增加基准电流Ipivot。从根本上说，此操作移动了CCO的基准点。
相反地，当CCO的频率过高(即，高于PLL的目标频率)并且Vtune高于Vref_hi时，校准电路140用于通过基准电流Ipivot降低COO的电流。具体来说，当环路滤波器120提供给比较器的电压高于Vref_hi时，这两个比较器输出逻辑“1”，其截止PMOSP1并且导通NMOSN1。NMOSN1将下拉电流源I2连接至电容器，将电容器C1放电并且降低电压Vpivot。这样转而降低了基准电流Ipivot。
当PLL的频率位于目标频率处于目标频率或者在目标频率附近时(即，在仅需要调整微调电压Vtune的范围内)，来自环路滤波器的电压将降至Vref_lo和Vref_hi之间。在此情况下，比较器CMP1输出逻辑“1”并且比较器CMP2输出逻辑“0”。两个晶体管P1和N1都处于截止状态，并且基准点仍是通过由电容器C1的电荷提供的电压的电流值来设置。
如上所述，自动校准电路140感测对应于CCO微调电压的电压并且将其与预定电压阈值对进行比较。在该电压阈值对之间，Kvco保持相对恒定。如果微调电压落在由预定电压阈值对限定的范围之外，则自动校准电路充电或者放电粗调电压节点，以增加或减小频率基准点。即，当微调电压不能使PLL电路锁定时，自动校准电路移动基准点。微调Kvco相对恒定但仍然可以具有一些斜坡(slope)，而在微调电压(Vtune)的高电平值和低电平值附近变平。在实施例中，可以选择Vref_lo和Vref_hi值以接近微调Kvco的拐点。
图3是来自其示例性模拟的图1的PLL电路的频率与微调电压Vtune和粗调电压Vpivot的关系的图表。从图表中可以看出，可以连续地(即，不以离散递增)向上或向下移动基准点，并且通过预充电电路设置初始基准点。具有模拟自动校准电路140的PLL电路的优势是其提供了连续范围的基准点，在较宽的频率范围内，使微调Kvco能够具有较小的变化。具有可用的连续范围的基准点意味着没有PPL不能锁定的频率死区(frequencydeadzone)。在该范围内的低Kvco降低了噪声传递。
图4示出使用模拟粗调校准的基于CCO的PLL电路100A的可选实施例。除了对自动校准电路140A稍做修改，PLL电路100A与PLL电路100相同。具体来说，如关于图5中更详细地示出，自动校准电路140A提供了基准电流Ipivot和启动基准电流(start-uppivotcurrent)Ipivot_0。
除了没有预充电电路143(即，PMOSP2已经被去除)并且增加了第三电压电流转换器电路144，图5示出校准电路140A与校准电路140相同。在该实施例中，由固定的CCO电流Ipivot_0设置初始CCO频率。第三电压电流转换器电路144提供来自启动基准电压Vpivot_0的固定启动基准电流Ipivot_0。因为没有预充电电路，所以电容器C1其中没有储存初始电荷。因此，在启动时，电压Vpivot等于零伏特，基准电流Ipivot是零安培。但是，当启动Vpivot是预定正电压时，其使I_pivot为预定正电流。Ipivot_0被设置为初始基准点。应当设置此基准点从而使CCO的初始启动频率低于目标频率，这是因为在启动时电容器不充电因此Vpivot可以仅随着电容器被充电而增加。如果初始频率设置得太高，则校准电路将不能降低该频率。
同图3一样，图6是来自其示例性模拟的图4的PLL电路的频率与微调电压Vtune和粗调电压Vpivot的关系的图表。从图表中可以看出，可以连续地向上或向下移动基准点，并且通过Ipivot_0设置初始基准点。具有自动校准电路140A的PLL电路的优势是其提供了连续范围的基准点，在较宽的频率范围内，使微调Kvco能够具有较小的变化。具有可用的连续范围的基准点意味着没有PLL不能锁定的频率死区。
下面论述的图7至图9的实施例采用数字控制环路以自动调整校准位，使CCO能够在锁定PLL的期望频率处振荡。
具体来说，图7示出采用数字粗调校准的基于CCO的PLL电路200的可选实施例。除了使用数字自动校准电路240，PLL电路200与PLL电路100相同。来自图1的相同元件用相同的参考标号标记但增加了100，例如，反馈除法器235等同于反馈除法器135。如有关图8A、图8B和图9更详细地示出，数字自动校准电路240提供标记为Ipivot_tot的基准电流，其与调整电流Itune相加。电流Ipivot_tot是“n”个基准电流Ipivot的总和。不同于一些传统的基于COO的PLL，在生产或者硅测试期间，PLL不依赖手动试错法控制来调整用于设置锁定基于CCO的PLL的正确的基准电流的校准位。使用自动校准减少劳动力以及测试和生产成本。
参考图8A，如果微调电压(Vtune)落在预定的电压阈值对之外，则自动校准电路240采用连接至环路滤波器220的感测电路241和状态机243以响应于感测电路输出调整校准位，从而增加或者减小粗调基准(电流)点。如图2和图5中示出的实施例一样，感测电路241包括分别连接至参考电压Vref_lo和Vref_hi以及连接至环路滤波器220的比较器CMP1和CMP2。增益Kvco在电压阈值对之间保持恒定。
图8B是图8A的附加部分并且示出在准备基准电流Ipivot_tot中校准位bit_1至bit_n的使用方式。电路包括连接至恒流源的NMOS晶体管N3，该恒流源利用NMOS晶体管N4提供相应的电流镜250[1:n]。电路包括“n”个电压电流转换器260和对应的“n”个开关电路262。每个开关电路均包括连接在Vpivot节点(即，电流镜250的上半部分)和每一个NMOS晶体管N4(即，电流镜250的下半部分)之间的PMOS晶体管P3以及连接在NMOS晶体管N4的栅极和地电位之间的NMOS晶体管N5。PMOSP3和NMOSN5的栅极由对应校准位的逻辑反转(即通过相应的bit_[1:n]_bar)来控制。通过实例，当校准位“n”是逻辑低时，bit_n_bar是逻辑高。PMOS晶体管P3截止，断开电流镜250[n]的两半部分。NMOSN5导通，将N4的栅极连接至地电位，从而截止N4。转而，电流Ipivot_n是零并且没有对Ipivot_tot起到贡献，Ipivot_tot是所有Ipivot电流Ipivot_1至Ipivot_n的总和。当校准位“n”是逻辑高时，bit_n_bar是逻辑低。PMOS晶体管P3导通，将电流镜250[n]的两半部分和NMOSN4的栅极连接至Vpivot。NMOSN5截止。
图9是来自其示例性模拟的图7的PLL电路200的频率与微调电压Vtune的关系的图表。不同于先前的实施例，从图表中可以看到，基准点不是沿光滑曲线连续可调而是以向上或向下离散递增移动。如该图表中示出，该实施例提供以多频带形式的宽频率范围，其中增益(Kvco)在位于单波段内的电压阈值对之间保持相对恒定。
图10示出了基于CCO的PLL电路300的另一实施例。除了使用用于提供基准电流Ipivot的手动连续可调校准电路340，PLL电路300与PLL电路100相同。来自图10中的元件用相同的参考标号标记但增加了200，例如，反馈除法器335与反馈除法器135相同，第一电压至电流转换器325与电压至电流转换器125相同。
图11A和图11B分别示出手动连续可调校准电路340A、340B的实施例。每个实施例均包括电压电流转换器344。校准电路340A使用电流镜341和手动可变电流源342，诸如与可变电阻器串联的外部可变电流源或者外部电压源，以提供连续可变基准电压Vpivot作为电压电流转换器344的输入。校准电路340B使用可变电压源343，诸如外部可变电压源，以提供连续可变基准电压Vpivot作为电压电流转换器344的输入。转而，基准电流Ipivot在值范围内是连续可调的。
同图3和图6一样，图12是来自其示例性模拟的图10的PLL电路300的频率与微调电压Vtune和粗调电压Vpivot的关系的图表。从图表中可以看出，可以连续地向上或向下移动基准点。通过来自电流源342的预定初始电流源值或者来自电压源343的预定初始电压值来设置初始基准点，从而使初始CCO频率接近PLL的锁定频率。如该图表中所示出的，PLL电路的优势是其提供连续范围的基准点，在较宽的频率范围内，具有大Kvco，也具有小Kvco。具有可用的连续范围的基准点意味着没有PLL不能锁定的频率死区。
采用具有离散(即，递增)手动校准控制的基于CCO的PLL得到用于使PLL锁定设置的正确基准电流设置是困难的。如前所述的，Kvco和频率覆盖范围可以随着工艺变化而显著变化，从而，采用离散设置，每个邻近的频带是不能彼此重叠的。由于这些频率死区，PLL将无法锁定。可以使用更精细的步骤缓解该问题但需要更多的校准位并因此具有硬件危害以及更高的测试/生产成本。图10的实施例采用连续可调外部电流或者偏压使用模拟控制从而手动更改基准电流，这样消除了频率死区。该方法非常适合电路评价和低容量产品。
图13示出使基于CCO的PLL自动锁定的方法，其中CCO响应于对应来自环路滤波器的微调电流，在输出端处产生频率信号。可以通过例如图1、图4或者图7的校准电路来实施该方法。在步骤S1中，提供粗调电流用于粗调CCO的振荡频率的频率基准点，并且PLL提供用于CCO的微调电流。在步骤S2中，感测电路感测微调电压是否在预定参考电压对之间限定的范围之外。在步骤S4中，如果微调电压在该范围之外，则调整粗调电流，以移动频率基准点使微调电压处于该范围内。在步骤S3中，如果微调电压在该范围之内，则允许PLL微调环路提供锁定工作。重复步骤以保持微调电压处于预定义的范围内，直到达到锁定。
如本文中所述，各种基于CCO的PLL电路的实施例提供较小的增益(Kvco)但较宽的频带。更平坦的Kvco提供了更好的PLL抖动性能。采用连续可调的基准点的实施例还能够防止由于工艺(和/或电压源)变化造成的校准环路失败。具有自动校准的实施例提供了显著的生产/测试成本节约。
在锁相环(PLL)电路的一个实施例中，PLL电路包括相位频率检测器；连接至相位频率检测器的输出端的可编程电荷泵；连接至电荷泵的输出端的环路滤波器，环路滤波器提供微调电压；第一电压至电流转换器，第一电压至电流转换器提供对应微调电压的微调电流；电流控制振荡器(CCO)；连接至COO的输出端和相位频率检测器的输入端的反馈除法器；和模拟校准电路。模拟校准电路提供用于粗调CCO的振荡器频率的频率基准点的粗调电流，其中CCO响应于粗调和微调电流，在输出端处产生频率信号，其中频率基准点是连续可调的。
在另一实施例中，PLL电路包括相位频率检测器；连接至相位频率检测器的输出端的可编程电荷泵；连接至电荷泵的输出端的环路滤波器，环路滤波器提供微调电压；第一电压至电流转换器，第一电压至电流转换器提供对应微调电压的微调电流；电流控制振荡器(CCO)；连接至CCO的输出端和相位频率检测器的输入端的反馈除法器；和数字校准电路。数字校准电路自动地提供用于粗调CCO的振荡器频率的频率基准点的粗调电流，其中CCO响应于粗调和微调电流，在输出端处生成频率信号，其中频率基准点是递增可调的(incrementallyadjustable)。
在将基于CCO的PLL锁定的方法的实施例中，其中CCO响应于对应来自环路滤波器的微调电流，在输出端处生成频率信号。该方法包括以下步骤：提供粗调电流，该粗调电流用于粗调CCO的振荡频率的频率基准点；如果微调电压在预定的参考电压对之间限定的范围之外，则利用感测电路进行感测；如果微调电压在该范围之外，则调整粗调电流以移动频率基准点使微调电压处于该范围内。
虽然已经以示例性实施例的形式描述了本发明，但是它不限于此。相反，所附权利要求应当广泛存在以包括其他变化并且本领域的技术人员在不脱离本发明等同物的范围内可以制造本发明的实施例。

Claims (18)

1.一种锁相环PLL电路，包括：
相位频率检测器；
可编程电荷泵，连接至所述相位频率检测器的输出端；
环路滤波器，连接至所述电荷泵的输出端，所述环路滤波器提供微调电压；
第一电压电流转换器，所述第一电压电流转换器提供对应于所述微调电压的微调电流；
电流控制振荡器CCO；
反馈除法器，连接至所述CCO的输出端和所述相位频率检测器的输入端；以及
模拟校准电路，用于提供粗调电流，所述粗调电流用于粗调所述CCO的振荡器频率的频率基准点，其中，所述CCO响应于所述粗调电流和所述微调电流在输出端处生成频率信号，其中，所述频率基准点是连续可调的；
其中，所述模拟校准电路被配置为响应于在预定参考电压对之间限定的范围之外的微调电压来自动调整所述频率基准点。
2.根据权利要求1所述的PLL电路，其中，第一个预定参考电压是低参考电压，第二个预定参考电压是高参考电压，其中，所述模拟校准电路包括：
第二电压电流转换器，具有用于接收粗调电压的连接至粗调电压节点的输入端和用于提供所述粗调电流的输出端；
感测电路，用于感测所述微调电压是否高于所述高参考电压或者低于所述低参考电压；
电容器，连接至所述粗调电压节点；以及
电荷泵电路，响应所述感测电路，如果所述微调电压低于所述低参考电压，则对所述电容器进行充电以增加所述粗调电压，而如果所述微调电压高于所述高参考电压，则对所述电容器进行放电以降低所述粗调电压。
3.根据权利要求2所述的PLL电路，其中，所述感测电路包括：具有连接至所述低参考电压的输入端的第一比较器和具有连接至所述高参考电压的输入端的第二比较器。
4.根据权利要求3所述的PLL电路，其中，所述电荷泵电路包括：上拉电流源、连接至所述第一比较器的输出端并且连接在所述粗调电压节点和所述上拉电流源之间的PMOS晶体管、下拉电流源以及连接至所述第二比较器的输出端并且连接在所述粗调电压节点和所述下拉电流源之间的NMOS晶体管。
5.根据权利要求2所述的PLL电路，还包括：用于预充电所述粗调电压节点以设置所述CCO的预定初始振荡频率的预充电电路。
6.根据权利要求5所述的PLL电路，其中，所述预充电电路响应于控制信号以在初始启动阶段后关断。
7.根据权利要求2所述的PLL电路，其中，所述模拟校准电路包括：用于提供用于设置所述CCO的预定初始振荡频率的启动电流的电流源。
8.根据权利要求7所述的PLL电路，其中，所述电流源包括：用于响应于预定输入电压提供所述启动电流的第三电压电流转换器。
9.根据权利要求1所述的PLL电路，其中，所述粗调电流是手动可调的。
10.根据权利要求9所述的PLL电路，其中，所述模拟校准电路还包括：第二电压电流转换器和用于调整所述第二电压电流转换器的输入电压的可变电流或偏压。
11.一种锁相环PLL电路，包括：
相位频率检测器；
可编程电荷泵，连接至所述相位频率检测器的输出端；
环路滤波器，连接至所述电荷泵的输出端，所述环路滤波器提供微调电压；
第一电压电流转换器，所述第一电压电流转换器提供对应于所述微调电压的微调电流；
电流控制振荡器CCO；
反馈除法器，连接至所述CCO的输出端和所述相位频率检测器的输入端；以及
数字校准电路，用于自动提供粗调电流，所述粗调电流用于粗调所述CCO的振荡器频率的频率基准点，其中，所述CCO响应于所述粗调电流和所述微调电流在输出端处生成频率信号，其中，所述频率基准点是递增可调的；
其中，所述数字校准电路被配置为响应于在预定参考电压对之间限定的范围之外的所述微调电压来自动调整所述频率基准点。
12.根据权利要求11所述的PLL电路，其中，第一个预定参考电压是低参考电压，第二个预定参考电压是高参考电压，其中，所述数字校准电路包括：
感测电路，用于感测所述微调电压是否高于所述高参考电压或者低于所述低参考电压；以及
状态机，用于响应于所述感测电路的输出提供数字控制信号，其中，所述数字控制信号用于设置所述粗调电流。
13.根据权利要求12所述的PLL电路，其中，所述感测电路包括：具有连接至所述低参考电压的输入端的第一比较器、具有连接至所述高参考电压的输入端的第二个比较器以及响应于来自所述第一比较器和所述第二个比较器的输出的状态机。
14.根据权利要求12所述的PLL电路，其中，所述状态机被配置为如果所述微调电压低于所述低参考电压，则调整所述数字控制信号以增大所述粗调电流，而如果所述微调电压高于所述低参考电压，则减小所述粗调电流。
15.根据权利要求12所述的PLL电路，其中，所述数字控制信号包括多个校准位，所述PLL电路包括：用于响应于所述校准位提供所述粗调电流的粗调模块，所述粗调模块包括多个可选择的电压电流转换器，能够利用所述校准位来选择所述可选择的电压电流转换器以分别向所述粗调电流贡献电流。
16.一种使基于电流控制振荡器(CCO)的锁相环(PLL)锁定的方法，所述电流控制振荡器响应于与来自环路滤波器的微调电压相对应的微调电流在输出端处生成频率信号，包括以下步骤：
提供粗调电流，所述粗调电流用于粗调所述电流控制振荡器的振荡器频率的频率基准点；
利用感测电流来感测所述微调电压是否在预定参考电压对之间限定的范围之外；
如果所述微调电压在所述范围之外，则调整所述粗调电流，以移动所述频率基准点，从而令所述微调电压处于所述范围内。
17.根据权利要求16所述的方法，其中，所述频率基准点是连续可调的。
18.根据权利要求16所述的方法，还包括以下步骤：将所述粗调电流设置为对应于所述电流控制振荡器的预定初始振荡器频率的初始值。
CN201210187425.9A 2012-01-06 2012-06-07 基于电流控制振荡器(cco)的pll Active CN103199857B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/344,637 2012-01-06
US13/344,637 US8432204B1 (en) 2012-01-06 2012-01-06 Current-controlled oscillator (CCO) based PLL

Publications (2)

Publication Number Publication Date
CN103199857A CN103199857A (zh) 2013-07-10
CN103199857B true CN103199857B (zh) 2015-11-11

Family

ID=48146085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210187425.9A Active CN103199857B (zh) 2012-01-06 2012-06-07 基于电流控制振荡器(cco)的pll

Country Status (2)

Country Link
US (1) US8432204B1 (zh)
CN (1) CN103199857B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9065457B2 (en) * 2012-04-26 2015-06-23 Skyworks Solutions, Inc. Circuits and methods for eliminating reference spurs in fractional-N frequency synthesis
CN103401555B (zh) * 2013-07-30 2016-09-14 中科院微电子研究所昆山分所 一种锁相环快速频带切换方法及频带切换的锁相环电路
US9473157B2 (en) * 2014-07-24 2016-10-18 Mediatek Inc. Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof
US9548746B2 (en) * 2014-12-22 2017-01-17 Intel IP Corporation Coarse tuning selection for phase locked loops
CN104579330A (zh) * 2015-01-20 2015-04-29 北京华强智连微电子有限责任公司 一种锁相环的两步自动频率校准电路和方法
JP6559548B2 (ja) * 2015-11-11 2019-08-14 エイブリック株式会社 発振回路装置
US10396975B2 (en) * 2016-06-29 2019-08-27 Maxim Integrated Products, Inc. Clock recovery system and method for near field communication with active load modulation
CN107769769A (zh) * 2017-10-18 2018-03-06 西安全志科技有限公司 振荡器的功率控制电路及其控制方法、集成芯片
CN110061736B (zh) * 2018-01-17 2024-09-17 恩智浦美国有限公司 具有起动电路的电流控制振荡器
US10784875B2 (en) 2018-12-23 2020-09-22 Texas Instruments Incorporated Loop filter for a phase-locked loop
US10693477B1 (en) 2019-03-21 2020-06-23 Apple Inc. Voltage-to-current converter circuit
CN113839666A (zh) * 2020-06-24 2021-12-24 意法半导体(鲁塞)公司 用于管理锁相环的启动的处理和对应的集成电路
FR3112044B1 (fr) * 2020-06-24 2023-10-27 St Microelectronics Rousset Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant
US11959995B2 (en) * 2020-08-07 2024-04-16 Stmicroelectronics S.R.L. Phase-locked loop circuit, corresponding radar sensor, vehicle and method of operation
KR20220153172A (ko) * 2021-05-10 2022-11-18 삼성전자주식회사 위상 고정 루프 및 위상 고정 루프의 동작 방법
US11595048B1 (en) * 2022-03-25 2023-02-28 Cypress Semiconductor Corporation Faster phase-locked loop locking using successive approximation toward a target frequency

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978425A (en) * 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
US20090153203A1 (en) * 2005-09-08 2009-06-18 Tatsuo Okamoto Pll circuit
CN101594142A (zh) * 2008-05-27 2009-12-02 台湾积体电路制造股份有限公司 具有增益控制的锁相回路及其电路、及电压控制振荡器
CN101877589A (zh) * 2009-04-29 2010-11-03 联发科技股份有限公司 锁相环电路
CN101944910A (zh) * 2009-07-07 2011-01-12 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133485B1 (en) * 2001-06-25 2006-11-07 Silicon Laboratories Inc. Feedback system incorporating slow digital switching for glitch-free state changes
US6727768B1 (en) 2002-10-29 2004-04-27 Institute Of Microelectronics Relaxation CCO for PLL-based constant tuning of GM-C filters
US7352249B2 (en) 2003-10-03 2008-04-01 Analog Devices, Inc. Phase-locked loop bandwidth calibration circuit and method thereof
US7420427B2 (en) * 2005-03-28 2008-09-02 Texas Instruments Incorporated Phase-locked loop with a digital calibration loop and an analog calibration loop
US7808288B2 (en) 2006-12-28 2010-10-05 Stmicroelectronics, Pvt. Ltd. System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
US8073414B2 (en) * 2008-06-27 2011-12-06 Sirf Technology Inc. Auto-tuning system for an on-chip RF filter
WO2011140713A1 (en) * 2010-05-13 2011-11-17 Huawei Technologies Co., Ltd. System and method for calibrating output frequency in phase locked loop
US8134417B2 (en) * 2010-06-10 2012-03-13 Advanced Micro Devices, Inc. Automatic amplitude control for voltage controlled oscillator
CA2880722C (en) * 2010-09-13 2017-08-08 Semtech Canada Corporation Decision feedback equalizer and transceiver
US8542138B2 (en) * 2011-01-28 2013-09-24 The Regents Of The University Of California Ring oscillator delta sigma ADC modulator with replica path nonlinearity calibration
US8373460B2 (en) * 2011-03-28 2013-02-12 Freescale Semiconductor, Inc. Dual loop phase locked loop with low voltage-controlled oscillator gain

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978425A (en) * 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
US20090153203A1 (en) * 2005-09-08 2009-06-18 Tatsuo Okamoto Pll circuit
CN101594142A (zh) * 2008-05-27 2009-12-02 台湾积体电路制造股份有限公司 具有增益控制的锁相回路及其电路、及电压控制振荡器
CN101877589A (zh) * 2009-04-29 2010-11-03 联发科技股份有限公司 锁相环电路
CN101944910A (zh) * 2009-07-07 2011-01-12 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法

Also Published As

Publication number Publication date
CN103199857A (zh) 2013-07-10
US8432204B1 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
CN103199857B (zh) 基于电流控制振荡器(cco)的pll
US9099994B2 (en) Relaxation oscillator
KR100806117B1 (ko) 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법
US7696799B2 (en) Delay cell of voltage controlled delay line using digital and analog control scheme
KR101632467B1 (ko) Pll을 이용한 교정된 이완 발진기
US11387815B2 (en) Apparatus and method for improving lock time
JP4539977B2 (ja) 容量性チャージ・ポンプ
US20050046497A1 (en) Synchronous clock generation circuit capable of ensuring wide lock-in range and attaining lower jitter
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US8570113B2 (en) Digital VCO calibration method and apparatus
US20080088379A1 (en) Current device and method for phase-locked loop
US7471160B2 (en) Real-time frequency band selection circuit for use with a voltage controlled oscillator
CN108173545B (zh) 锁相环电路、多锁相环系统及其输出相位同步方法
US11196410B2 (en) Method of generating precise and PVT-stable time delay or frequency using CMOS circuits
US20200195255A1 (en) Low power and low jitter phase locked loop with digital leakage compensation
US20190220055A1 (en) Hybrid Single Loop Feedback Retiming Circuit
CN113839668A (zh) 双模锁相环电路、振荡电路及振荡电路的控制方法
US20200373928A1 (en) Phase-locked Loop Circuit
US6614318B1 (en) Voltage controlled oscillator with jitter correction
JP2008113434A (ja) チャージポンプがない位相固定ループ回路及びこれを含む集積回路
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
JP4534140B2 (ja) Ｐｌｌ回路
CN101527566A (zh) 应用于锁相回路的电流装置及其方法
CN110061739B (zh) 一种对工艺引起mos电容栅极漏电不敏感的pll电路
KR101419834B1 (ko) 전압 제어 발진기를 이용하는 주파수 합성 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant