CN103180329A - 高速射频分频器 - Google Patents

高速射频分频器 Download PDF

Info

Publication number
CN103180329A
CN103180329A CN2011800474695A CN201180047469A CN103180329A CN 103180329 A CN103180329 A CN 103180329A CN 2011800474695 A CN2011800474695 A CN 2011800474695A CN 201180047469 A CN201180047469 A CN 201180047469A CN 103180329 A CN103180329 A CN 103180329A
Authority
CN
China
Prior art keywords
clock
output terminal
input end
sheffer stroke
stroke gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800474695A
Other languages
English (en)
Inventor
雷尔南德斯·海森
保罗·马特曼
约翰内斯·佩特鲁斯·安东尼厄斯·弗兰巴赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST Ericsson SA
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN103180329A publication Critical patent/CN103180329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/12—Output circuits with parallel read-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/026—Input circuits comprising logic circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

高速RF差分、正交、二分时钟分频器设计基于以串环构型连接的反相器和钟控电路。在一个实施方式中，在所述反相器中仅使用NMOS晶体管，以及在所述钟控电路中仅使用PMOS晶体管。该结构仅使用12个晶体管。由于各个VCO输出端仅与两个晶体管连接，故输入端可以直接耦合到VCO输出端并且提供最小的负载。另一实施方式包括以串环构型连接的钟控的反相器级，在该反相器级之间有反相器。在所述反相器的外侧使用所述RF时钟（或VCO信号）以用于速度改进。在两个电路中，正时钟输入端和负时钟输入端交替连接在所述环的各个级处。

Description

高速射频分频器
优先权声明
本申请要求2010年9月30日向美国专利局递交的名称为“High Speed RFDivider”的美国专利申请No.61/388,076的优先权，该美国专利申请的全部内容以引用方式并入本文。
技术领域
本发明总体涉及射频（RF）时钟分频器，尤其涉及高速RF差分、正交时钟分频器设计。
背景技术
射频（RF）时钟分频器是公知的并且通常用于通信系统。在很多RF电路（例如，锁相回路（PLL）电路）中，时钟分频器为重要的构件。在典型的PLL中，压控振荡器（VCO）的输出通过时钟分频器分频成通过温度补偿晶体振荡器（TCXO）输出的频率（例如，通常从10MHz到30MHz）。在相位/频率检测器中比较分频的信号和TCXO频率，并且输出的差信号被过滤且用来调整VCO输出频率。
时钟分频器的另一重要应用是生成具有一定的相位关系的关联时钟信号。多数当前的无线通信系统采用利用复值的调制方案，该复值具有既占据同相（I）向量空间又占据正交（Q）向量空间的调制符号，其中，I轴和Q轴表示90度的相移。因此，频率下转换混合器和解调器通常用独立的I信号路径和Q信号路径来实现。因此，时钟分频器不仅对来自源（例如，晶体振荡器或VCO）的周期信号分频，而且以两个输出提供分频的时钟，两个输出的相移为90度，该时钟分频器是特别有利的。与模拟阻容（RC）正交生成技术相比，多相频率分频器方法比较容易实施、功率消耗较低、和提供较小的相不平衡。
图1描述平衡的正交二分时钟分频器电路的常规锁存环实施方式。该结构基于两个串联连接的D-锁存器且通过差分时钟信号的交替相钟控。“Cp”为钟控第一D-锁存器的正时钟信号。“Cn”为平衡的负时钟信号-与Cp有180度移相，其钟控第二D-锁存器。第一锁存器的输入为第二锁存器的反相输出。输出AA和输出CC包括一个具有Cp/Cn的一半频率的平衡的时钟输出。输出BB和输出DD包括第二平衡的时钟输出，该时钟输出也具有Cp/Cn的一半频率，且与AA/CC移相90度。
常规的RF时钟分频器电路通常具有大量的缺陷。它们具有有限的最大工作频率和/或高的电流消耗。它们可能没有全摆幅输出的信号摆幅（轨对轨（rail-to-rail））。一些设计是不平衡的，或者不是全差分的。一些设计在驱动电路（例如，VCO）中施加高电容性的负载。此外，当输入信号小时，一些分频器拓扑结构具有有限的灵敏度。
发明内容
根据本发明的实施方式，高速RF差分、正交二分时钟分频器设计基于以串环形式连接的反相器和钟控电路。在一个实施方式中，在所述反相器中仅使用NMOS晶体管，以及在所述钟控电路中仅使用PMOS晶体管。该结构仅使用12个晶体管。由于各个VCO输出端仅与两个晶体管连接，故输入端可以直接耦合至VCO输出端，并且提供最小的负载。这些优点和优异的对称性使得该实施方式特别地可应用为用于直接耦合到RF VCO的高速分频器。另一实施方式包括以串环构型连接的钟控的反相器级，在各级之间有反相器。在反相器的外侧使用RF时钟（或VCO信号）以用于速度改进。在两个电路中，正的时钟输入端和负的时钟输入端交替连接在所述环的各个级处。
一个实施方式涉及一种RF正交时钟分频器。所述RF分频器包括：一对锁存器，所述锁存器分别包括交叉耦合的PMOS晶体管对，其可操作以强制在各个锁存器的输出端处的互补电压值。所述锁存器连接在正电压供给节点和四个中心节点之间。所述RF-分频器还包括以串环构型连接的四个与非（NAND）门，各个级包括一对堆叠的NMOS晶体管。所述与非门连接在所述中心节点和接地节点之间，且每一中心节点与每一与非门中的一个晶体管的栅极连接。正的差分RF时钟输入端和负的差分RF时钟输入端分别与各个与非门中的一个晶体管的栅极连接。所述正的时钟输入端和负的时钟输入端在所述环中的各个连续的与非门处交替。当所述与非门为未激活时，所述锁存器可操作以保持所述中心节点的互补状态。在所述输入时钟的各个相位期间，一个与非门是激活的并且可以使关联的锁存器的输出反相。
另一实施方式涉及一种RF正交时钟分频器。所述RF分频器包括正的差分RF时钟输入端和负的差分RF时钟输入端以及以串环形式连接的四个钟控的反相器级。各个钟控的反相器级包括与一对堆叠的NMOS晶体管相连接的一对堆叠的PMOS晶体管。反相器插入在各个钟控的反相器级之间。各个钟控的反相器级的PMOS晶体管之一与正电压供给节点连接，且所述NMOS晶体管之一与接地节点连接。各个钟控的反相器级的一个PMOS晶体管的栅极和一个NMOS晶体管的栅极连接到一起形成反相器。各个钟控的反相器级的一个PMOS晶体管的栅极和一个NMOS晶体管的栅极分别与不同的输入时钟连接，使得所述PMOS晶体管和所述NMOS晶体管的所述正输入端和所述负输入端在所述环中的各个连续的钟控的反相器电路处交替。
另一实施方式涉及一种RF正交时钟分频器。所述RF分频器包括正差分RF时钟输入端和负差分RF时钟输入端以及具有所述时钟输入端的一半频率的第一正差分RF时钟输出端和第一负差分RF时钟输出端。所述RF分频器还包括具有所述时钟输入端的一半频率且与所述第一RF时钟输出端移相90度的第二正差分RF时钟输出端和第二负差分RF时钟输出端。所述RF分频器还包括构造成反相器的多个晶体管和构造成钟控电路的多个晶体管，各个钟控电路与反相器相关联。
附图说明
图1为现有技术的包括两个锁存器的RF时钟分频器的示意图；
图2A和图2B为对VCO的输出分频的RF时钟分频器的功能框图；
图3为根据本发明的一个实施方式的高速二分RF时钟分频器的示意图；
图4为图3的电路的波形图；
图5为根据本发明的另一实施方式的包括反相器的高速二分RF时钟分频器的示意图；
图6为根据本发明的另一实施方式的包括奇数反相器的高速二分RF时钟分频器的示意图；和
图7为图5和图6的电路的波形图。
具体实施方式
图2描述根据本发明的实施方式的用于RF时钟分频器的典型应用，并且说明需要具有低电容性负载的平衡差分输入和平衡差分正交输出。这些电路在多种通信系统应用中具有特别的效用，其中需要高速分频器将VCO频率分频成低频（例如，在PLL电路中）。高频振荡器信号例如被二分频使得更加适于使用的频率被构造，其可以用来进一步的合成。此外，具有正交相位关系的多个时钟输出在通信系统应用中是有利的。
用于RF分频器的输入信号通过VCO来生成。正的输入信号“Cp”和负的输入时钟“Cn”是互补的信号并且该信号的形状基本上为正弦曲线。本发明的实施方式的特征为差分输入或平衡输入，使得RF分频器可以被直接连接到VCO的储能电路（tank）。振荡器和分频器之间的连接可以直接完成（图2A）或通过使用AC耦合来完成（图2B）。通过使用AC耦合，对于在分频器和振荡器信号的共模电平之间形成独立的偏置电平存在额外的设计自由。输出节点AA、BB、CC和DD表示具有正交相位关系的二分信号。同节点BB和DD一样，节点AA和CC为互补的信号。
图3描述高速、平衡、正交的二分RF时钟分频器10的第一实施方式。RF-分频器10包括两个与正电压供给节点VDD连接的锁存器12、14和四个接地的与非门16、18、20、22（这些与非门16、18、20、22也可被认为是时钟电路）。在标记为AA、BB、CC和DD的四个中心节点处，锁存器12、14的输出端连接到与非门16、18、20、22的输出端，这些输出端为RF-分频器10的输出端，这将在本文更详细地说明。
输入时钟为具有正信号Cp和负信号Cn的差分时钟信号（即，Cn与Cp有180度移相）。Cp和Cn基本上为正弦曲线，并且例如可以包括VCO储能电路的输出。
在节点AA和节点CC处采集第一差分输出时钟信号。第一输出时钟具有输入时钟的一半频率。在节点BB和节点DD处采集第二差分输出时钟信号。第二输出时钟也具有输入时钟的一半频率，并且与第一时钟输出移相90度。
各个锁存器12、14被分别形成为一对交叉耦合的PMOS晶体管M1/M2和PMOS晶体管M3/M4。第一锁存器的输出端AA和CC总是具有相反的状态。类似地，第二锁存器14的输出端BB和DD总是具有相反的状态。当与其连接的与非门16、18、20、22为未激活时，锁存器12、14强制中心节点AA、BB、CC和DD的状态。
各个与非门16、18、20、22形成为一对堆叠的NMOS晶体管。也就是说，通过NMOS晶体管M5和NMOS晶体管M6形成与非门16；通过NMOS晶体管M7和NMOS晶体管M8形成与非门18；通过NMOS晶体管M9和NMOS晶体管M10形成与非门20；通过NMOS晶体管M11和NMOS晶体管M12形成与非门22。如本文所使用的，如果两个构件NMOS晶体管为“接通”或为导电状态（也就是说，施加到两个晶体管的栅极的输入为足够高的电压以超出开关阈值并且使该晶体管导电），则与非门16、18、20、22为“激活的”。激活的与非门可操作以将其输出节点置于（或接近）接地。如本文所使用的，如果一个或两个构件NMOS晶体管为“断开”或未导电状态（也就是说，施加到至少一个晶体管的栅极的输入低于其阈值电平），则与非门16、18、20、22是“未激活的”。未激活的与非门对其输出节点的状态没有影响。
与非门16、18、20、22以串环形式连接，环中的各个与非门中的一个晶体管的栅极连接为前一个与非门的输出，最后一个与非门22的输出端DD连接至第一与非门16的晶体管M6的栅极。正时钟Cp连接至环中的每隔一个与非门的一个晶体管（即，与非门18的晶体管M7和与非门22的晶体管M11）的栅极。负时钟Cn与环中的交替的每隔一个与非门的一个晶体管（即，与非门16的晶体管M5和与非门20的晶体管M9）的栅极相连接。因此，正输入时钟相位Cp和负输入时钟相位Cn在环中的各个连续的与非门处交替。
在运行中，当与非门16、18、20、22为未激活时，锁存器12、14在输出节点处保持差分值或者互补值。在输入时钟C的各个相位期间，仅一个与非门16、18、20、22为激活的，且可操作以将其输出节点拉低。这导致相应的锁存器12、14反转其输出端的状态。由于与非门16、18、20、22的串环形式、通过反相器输出端与与非门的耦合而实现的反馈反相以及在环中的连续与非门状态的交替相钟控，故得到的输出模式为输入时钟的一半频率且具有正交相位差。
参照表1的状态表说明了RF-分频器10电路运行。为了该说明的目的，1表示高电压值或正电压值，并且0表示低电压电平或接地电压电平。这些为相关信号在输入时钟相位结束时实现的电压电平。1和0的使用仅仅为了标记；其不表示这些信号为方波。相反，高频周期信号通常为正弦曲线，如图4中所示。这些周期在图4的曲线图中也进行了标记。
表1：用于图3的RF-分频器的状态表
周期 Cp Cn AA BB CC DD
t0 0 1 0 0 1 1
t1 1 0 0 1 1 0
t2 0 1 1 1 0 0
t3 1 0 1 0 0 1
t4 0 1 0 0 1 1
t5 1 0 0 1 1 0
t6 0 1 1 1 0 0
t7 1 0 1 0 0 1
t8 0 1 0 0 1 1
在t0处，输出AA和BB为0，并且相应的互补输出CC和DD为1。
在周期t1期间，Cp为1，这能启用与非门18和与非门22。其中，由于到M12的CC输入也是1，故仅与非门22变得为激活的。与非门22为激活的所产生的作用是将其输出节点DD拉为0。锁存器14随后强制使输出节点BB互补，或者为1。所有其他的与非门为未激活的，由于Cn=0，与非门16和与非门20是未激活的，并且由于AA=0，与非门18是未激活的。节点AA和节点CC不变。
在周期t2期间，Cp=0且Cn=1，这启用与非门16和与非门20。其中，由于到M10的BB输入也是1，故仅与非门20变得为激活的。与非门20为激活的所产生的作用是将其输出节点CC拉为0。锁存器12随后强制使输出节点AA互补，或者为1。所有其他的与非门为未激活的，由于Cp=0，与非门18和与非门22是未激活的，并且由于DD=0，与非门16是未激活的。节点BB和节点DD不变。
在周期t3期间，Cp=1且Cn=0，这启用与非门18和与非门22。其中，由于到M8的AA输入也是1，故仅与非门18变得为激活的。与非门18为激活的所产生的作用是将其输出节点BB拉为0。锁存器14随后强制使输出节点DD互补，或者为1。所有其他的与非门为未激活的，由于Cn=0，与非门16和与非门20是未激活的，并且由于CC=0，与非门22是未激活的。节点AA和CC节点不变。
在周期t4期间，Cp=0且Cn=1，这启用与非门16和20。其中，由于到M6的DD输入也是1，故仅与非门16变得为激活的。与非门16为激活的所产生的作用是将其输出节点AA拉为0。锁存器12随后强制使输出节点CC互补的，或者为1。所有其他的与非门为未激活的，由于Cp=0，与非门18和与非门22是未激活的，并且由于BB=0，与非门20是未激活的。节点BB和节点DD不变。
在周期t4结束时的状态与t0处的状态相同。上文关于周期t1到t4描述的过程将在周期t5到t8上重复，然后周而复始。通过浏览任何输出的列可以看出，输出变化的频率为每个输入时钟变化的频率的一半。还可以看出，输出AA/CC和输出BB/DD总是互补的。观察在周期t1到t5上的行BB和行AA。在这些周期期间，在周期t1到t4期间输出BB在整个周期（1100）上变换。然而，在周期t2到t5期间，输出AA在整个周期（1100）上发生相同的上升沿到上升沿变换。因此输出AA相对于输出BB的计时呈现出
Figure BDA00002990798900081
周期（90度）的偏移。在图4的波形图中这些关系也是清楚的。
通过该方式，图3的RF-分频器10实施了一种RF、差分、正交的二分时钟分频器。该RF-分频器10仅通过四个PMOS晶体管和八个NMOS晶体管来实现这一点。输入时钟分量Cp和Cn分别具有仅两个NMOS晶体管的扇出；因此，RF-分频器10在时钟生成电路（例如，VCO）上没有施加明显的电容性负载。因为该输入时钟信号为差分的，则它们在VCO储能电路中可与差分电路直接连接。由于最小数量的晶体管和简单的拓扑结构，RF-分频器10可以以非常高的速度运行、占据最小的硅封装和消耗最小的功率。
图5示出一种高速、平衡、正交、二分的RF时钟分频器50的第二实施方式。该RF分频器50包括以环形式的在正电压供给节点VDD和地之间连接的串联连接的钟控的反相器电路52、54、56、58的四个级。反相器53、55、57、59被插入在钟控的反相器电路52、54、56、58之间。通过限制各个钟控的反相器电路52、54、56、58的负载和提供驱动强度到连续的钟控的反相器电路52、54、56、58（以及输出），反相器53、55、57、59增大了RF-分频器50的速度。各个钟控的反相器级的输入因此为环中的前一级的输出的互补量。
输入时钟为具有正信号Cp和负信号Cn的差分时钟信号（即，Cn与Cp移相180度）。Cp和Cn基本上为正弦的，并且例如可以包括VCO储能电路的输出。如下文更详细地描述的，输入时钟信号Cp和输入时钟信号Cn与各个钟控的反相器级52、54、56、58相连接，同时到PMOS时钟晶体管和NMQS时钟晶体管的连接在各个级中切换。
在各个钟控的反相器级52、54、56、58之后的反相器53、55、57、59的输出端处并行采集输出时钟信号。第一差分输出时钟信号包括输出AA和输出CC。第一输出时钟为输入时钟的频率的一半。第二差分输出时钟信号包括输出BB和输出DD。第二输出时钟也具有输入时钟的频率的一半，并且与第一时钟输出移相90度。
参照钟控的反相器级52描述钟控的反相器级52、54、56、58。钟控的反相器52包括四个堆叠的晶体管-两个PMOS晶体管Ml、M2和两个NMOS晶体管M3、M4。内部晶体管M2、M3构成反相器，它们的栅极被连接到一起并且与数据输入端（在先状态的反相输出端）连接。外部晶体管Ml、M4构成钟控电路，且负的输入时钟信号Cn与PMOS晶体管Ml的栅极连接，以及正的输入时钟信号Cp与NMOS晶体管M4的栅极连接。在输入时钟的一个相位期间，当Cp=1且Cn=0时，晶体管Ml和M4被启用，以及钟控的反相器级52的输出为施加到其输入端的信号的互补信号。在输入时钟的其他相位期间，当Cp=0且Cn=1时，晶体管Ml和M4不可用，钟控的反相器级52的输出处于高阻抗（也称为三态的）。在该情况下，钟控的反相器级52和下一级（或者在级52和级54之间插入的作为缓冲器的反相器）的输入电容一起形成采样与保持功能，其在输出端处保持前一状态。该结构在本领域中也被称为钟控的CMOS或者C2MOS。
与PMOS钟控晶体管或者NMOS钟控晶体管连接的时钟信号（Cp或Cn）在环中的各个级中交替。因此，在环上的每隔一级交替地启用。
参照表2的状态表，说明了RF-分频器50电路运行。为了该说明的目的，1表示高电压值或正电压值，并且0表示低电压电平或接地电压电平。这些为相关信号在输入时钟相位的结束时实现的（或接近的）电压电平。1和0的使用仅仅为了标记；其不表示这些信号为方波或者它们必须达到电源节点的全电压值。本领域的技术人员可以理解，高频的“时钟”信号，诸如RF信号，通常为正弦曲线而不是方形。此外，信号摆幅可以不达到电源电压值（VDD和GND）。因此，本文的1表示在正方向上的电压摆幅足够高到超出阈值并且可操作以导致例如NMOS晶体管成为导电的。类似地，在本文中的0表示负方向的电压摆幅。图7示出输入时钟信号Cp和Cn，以及RF-分频器50输出
Figure BDA00002990798900091
和其分别在反相器57、55、53和59的输出处并行采集。
表2：用于图5的RF分频器的状态表
Figure BDA00002990798900101
在t0处，输出AA和输出BB为0，并且相应的互补输出CC和DD为1。
在周期t1期间，Cp=0且Cn=1，这启用钟控的反相器级54和58。级54使输入
Figure BDA00002990798900102
反相（钟控BB=1）为输出。级58使输入
Figure BDA00002990798900103
反相（钟控DD=0）为输出。节点AA和节点CC不变。
在周期t2期间，Cp=1且Cn=0，这启用钟控的反相器级52和56。级52使输入
Figure BDA00002990798900104
反相（钟控CC=0）为输出。级56使输入
Figure BDA00002990798900105
反相（钟控AA=1）为输出。节点BB和节点DD不变。
在周期t3期间，Cp=0且Cn=1，这启用钟控的反相器级54和58。级54使输入
Figure BDA00002990798900106
反相（钟控BB=0）为输出。级58使输入
Figure BDA00002990798900107
反相（钟控DD=1）为输出。节点AA和节点CC不变。
在周期t4期间，Cp=1且Cn=0，这启用钟控的反相器级52和56。级52使输入
Figure BDA00002990798900111
反相（钟控CC=1）为输出。级56使输入
Figure BDA00002990798900112
反相(钟控AA=0)为输出。节点BB和节点DD不变。
在周期t4结束时的状态与t0处的状态相同。上文关于周期t1到t4描述的过程将在周期t5到t8上重复，然后周而复始。通过浏览任何输出的列可以看出，输出变化的频率为每个输入时钟变化的频率的一半。还可以看出，输出AA/CC和BB/DD总是互补的。观察在周期t1到t5上的行BB和行AA。在这些周期期间，在周期t1到t4期间输出BB在整个周期（1100）上变换。然而，在周期t2到t5期间，输出AA在整个周期（1100）上发生相同的上升沿到上升沿变换。因此输出AA相对于输出BB的计时呈现出
Figure BDA00002990798900113
周期（90度）的偏移。在图7的波形图中这些关系也是清楚的。
通过该方式，图5的RF-分频器50实现了一种RF、差分、正交的二分时钟分频器。除了间隙反相器53、55、57、59外，RF-分频器50仅通过八个PMOS晶体管和八个NMOS晶体管实现这一点。输入时钟分量Cp和Cn分别具有仅四个晶体管的扇出；因此，RF-分频器50对时钟生成电路（例如，VCO）没有施加大的电容性负载。因为输入时钟信号为差分的，它们可以在VCO储能电路中与差分电路直接连接。由于晶体管的最小数量和简单拓扑结构，故RF-分频器50可以以非常高的速度工作、占据最小的硅封装和消耗最小的功率。
图6描述高速、平衡、正交的二分RF时钟分频器60的第三实施方式，其包括如关于RF-分频器50所描述的那样被构造和总体操作的钟控的反相器电路62、64、66、68和间隙反相器63、65、67、69。在该实施方式中，添加另外的反相器70，以及对于环的反馈被更改使得该环包括奇数数量的反相器。这保证了正确启动。作为差分输出，信号BB和DD总是互补的。因此，
Figure BDA00002990798900114
以及RF-分频器60的运行在逻辑上与上文描述的RF-分频器50相同。
与现有技术的RF时钟分频器相比，本发明的实施方式具有很多优点。它们实现了具有平衡输入和平衡正交输出的高速、全摆幅CMOS二分分频器。通过最少的晶体管，VCO和时钟负载被最小化。这些实施方式特征为完全平衡的结构，对于p沟道和n沟道之间的不匹配是稳健的。分频器特征在于，对于低摆幅VCO信号的良好敏感度、低功耗和良好的相位噪声特征。
当然，本发明可以以与本文具体列举的那些方式不同的方式来实施而不违背本发明的基本特征。本发明的实施方式在各方面应该被视为示例性的和非限制性的，以及在所附的权利要求书的含义和等同范围内产生的所有变化都被包含在其中。

Claims (9)

1.一种射频（RF）正交时钟分频器，包括：
一对锁存器，所述锁存器分别包括交叉耦合的PMOS晶体管对，其可操作以强制在各个锁存器的输出端处的互补电压值，所述锁存器连接在正电压供给节点和四个中心节点之间；
以串环形式连接的四个与非门，各个级包括一对堆叠的NMOS晶体管，所述与非门连接在所述中心节点和接地节点之间，以及其中，各个中心节点还与环中的连续的与非门中的一个晶体管的栅极连接；
正的差分RF时钟输入端和负的差分RF时钟输入端，所述正时钟输入端与所述与非门中的一半与非门中的每个与非门中的一个晶体管的栅极连接，以及所述负时钟输入端与所述与非门的另一半与非门中的每个与非门中的一个晶体管的栅极连接，使得所述正输入端和所述负输入端在所述环中的各个连续的与非门处交替；
其中，当所述与非门为未激活时，所述锁存器可操作以保持所述中心节点的互补状态；以及
其中，在所述输入端的时钟的各个相位期间，一个与非门是激活的并且可操作以使关联的锁存器的输出反相。
2.根据权利要求1所述的RF-分频器，其中，所述中心节点包括第一差分时钟输出端和第二差分时钟输出端，所述第一差分时钟输出端和所述第二差分时钟输出端分别具有所述时钟输入端的频率的一半频率，以及其中，所述第二时钟输出端相对于所述第一时钟输出端移相90度。
3.根据权利要求2所述的RF-分频器，其中，所述第一差分时钟输出端的正分量和负分量与第一反相器的输出端连接，以及所述第二差分时钟输出端的正分量和负分量与第二反相器的输出端连接。
4.一种射频（RF）正交时钟分频器，包括：
正的差分RF时钟输入端和负的差分RF时钟输入端；
以串环形式连接的四个钟控的反相器级，各个钟控的反相器级包括与一对堆叠的NMOS晶体管连接的一对堆叠的PMOS晶体管；和
插入在各个钟控的反相器级之间的反相器；
其中，各个钟控的反相器级的PMOS晶体管之一与正电压供给节点连接，且所述NMOS晶体管之一与接地节点连接；
其中，各个钟控的反相器级的一个PMOS晶体管的栅极和一个NMOS晶体管的栅极连接到一起形成反相器；以及
其中，各个钟控的反相器级的一个PMOS晶体管的栅极和一个NMOS晶体管的栅极分别与不同的输入时钟连接，使得所述PMOS晶体管和所述NMOS晶体管的所述正输入端和所述负输入端在所述环中的各个连续的钟控的反相器电路中交替。
5.根据权利要求4所述的RF-分频器，其中，所述钟控的反相器电路的输出端包括第一差分时钟输出端和第二差分时钟输出端，所述第一差分时钟输出端和所述第二差分时钟输出端分别具有所述时钟输入端的频率的一半频率，其中所述第二时钟输出端相对于所述第一时钟输出端移相90度。
6.根据权利要求4所述的RF-分频器，所述RF-分频器还包括用于所述环的反馈通路使得所述环包括奇数数量的反相器。
7.一种射频（RF）正交时钟分频器，包括：
正的差分RF时钟输入端和负的差分RF时钟输入端；
具有所述时钟输入端的频率的一半频率的第一正差分RF时钟输出端和第一负差分RF时钟输出端；
具有所述时钟输入端的频率的一半频率且与所述第一RF时钟输出端移相90度的第二正差分RF时钟输出端和第二负差分RF时钟输出端；
构造成反相器的多个晶体管；和
构造成钟控电路的多个晶体管，各个钟控电路与反相器相关联。
8.根据权利要求7所述的RF-分频器，其中，
被构造成反相器的所述多个晶体管为成对的交叉耦合的PMOS晶体管；
被构造成钟控电路的所述多个晶体管为成对堆叠的NMOS晶体管，所述钟控电路以环形式串联连接；以及
其中，时钟输入端连接至各个钟控电路中的一个晶体管，使得所述正时钟输入端和所述负时钟输入端在所述环中的各个连续的钟控电路处交替。
9.根据权利要求7所述的RF-分频器，其中，
被构造成各个反相器的所述多个晶体管包括串联连接到NMOS晶体管的PMOS晶体管；
被构造成各个钟控电路的所述多个晶体管包括插入在反相器和正电压供给节点之间的PMOS晶体管和插入在该反相器和接地节点之间的NMOS晶体管；以及
其中，所述正时钟输入端与各个钟控电路中的一个晶体管连接，以及所述负时钟输入端与各个钟控电路中的一个晶体管连接，使得所述正时钟输入端和所述负时钟输入端在所述环中的各个连续的钟控电路处交替。
CN2011800474695A 2010-09-30 2011-09-30 高速射频分频器 Pending CN103180329A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US38807610P 2010-09-30 2010-09-30
US61/388,076 2010-09-30
US13/248,143 2011-09-29
US13/248,143 US8487669B2 (en) 2010-09-30 2011-09-29 High speed RF divider
PCT/EP2011/067188 WO2012042044A2 (en) 2010-09-30 2011-09-30 High speed rf divider

Publications (1)

Publication Number Publication Date
CN103180329A true CN103180329A (zh) 2013-06-26

Family

ID=45889274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800474695A Pending CN103180329A (zh) 2010-09-30 2011-09-30 高速射频分频器

Country Status (5)

Country Link
US (2) US8487669B2 (zh)
EP (1) EP2621937B1 (zh)
CN (1) CN103180329A (zh)
TW (1) TW201219409A (zh)
WO (2) WO2012050761A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109905122A (zh) * 2019-01-23 2019-06-18 华东师范大学 一种工作于42~60GHz的CMOS全集成正交注入锁定分频器
CN114499571A (zh) * 2022-01-06 2022-05-13 浙江科睿微电子技术有限公司 一种时钟传输电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012050761A2 (en) * 2010-09-30 2012-04-19 Dow Corning Corporation Process for preparing an acryloyloxysilane
US8729931B1 (en) * 2013-02-01 2014-05-20 Qualcomm Incorporated Divide-by-two divider circuit having branches with static current blocking circuits
US9166571B2 (en) * 2013-06-11 2015-10-20 Futurewei Technologies, Inc. Low power high speed quadrature generator
US8928369B1 (en) * 2013-07-31 2015-01-06 Futurewei Technologies, Inc. Low power local oscillator quadrature generator
CN103955256B (zh) * 2014-04-24 2017-04-12 华为技术有限公司 时钟频率调制的方法和时钟频率调制装置
US9843329B2 (en) * 2014-05-27 2017-12-12 Nxp B.V. Multi-modulus frequency divider
CN105391444B (zh) * 2014-09-04 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种分频电路和电子装置
US9948309B2 (en) * 2014-11-14 2018-04-17 Texas Instruments Incorporated Differential odd integer divider
JP6697009B2 (ja) 2015-06-19 2020-05-20 ダウ シリコーンズ コーポレーション アクリロイルオキシシランの調製プロセス
CN106374919B (zh) * 2016-11-22 2020-02-18 成都仕芯半导体有限公司 基于多路选择器的频率拓展装置
GB2564915B (en) 2017-07-26 2021-03-03 Cirrus Logic Int Semiconductor Ltd Frequency-divider circuitry
US10262704B1 (en) * 2017-10-13 2019-04-16 Micron Technology, Inc. Apparatuses and methods for providing multiphase clock signals
CN109067390A (zh) * 2018-07-19 2018-12-21 重庆湃芯入微科技有限公司 一种基于传输门和反相器的超高速时钟分频电路
CN113348627A (zh) * 2019-01-31 2021-09-03 华为技术有限公司 一种缓冲电路、分频电路以及通信设备
US10903841B1 (en) * 2020-04-03 2021-01-26 Ciena Corporation Apparatus and methods for high frequency clock generation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043928A (ja) * 2000-07-25 2002-02-08 Nippon Telegr & Teleph Corp <Ntt> 周波数分周器
US20070160164A1 (en) * 2005-11-18 2007-07-12 Sahota Gurkanwal S Digital transmitters for wireless communication
CN101834603A (zh) * 2010-05-27 2010-09-15 复旦大学 一种低功耗低杂散的正交输入正交输出二分频器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1483068A (en) 1973-07-30 1977-08-17 Tokyo Shibaura Electric Co Circuit comprised of insulated gate field effect transistors
JPS5925314B2 (ja) 1976-03-10 1984-06-16 シチズン時計株式会社 シフトレジスタ−
US4295056A (en) 1979-07-02 1981-10-13 Ebauches S.A. Integrated frequency divider
US6081165A (en) * 1997-07-25 2000-06-27 Texas Instruments Incorporated Ring oscillator
US6166571A (en) * 1999-08-03 2000-12-26 Lucent Technologies Inc. High speed frequency divider circuit
US6831489B2 (en) * 2002-05-21 2004-12-14 The Hong Kong University Of Science And Technology Low-voltage high-speed frequency-divider circuit
DE10308579B3 (de) * 2003-02-27 2004-06-24 Wacker-Chemie Gmbh Verfahren zur Stabilisierung ungesättigter Organosiliziumverbindungen
CN1762098B (zh) 2003-03-19 2012-02-22 Nxp股份有限公司 正交时钟除法器以及输出时钟产生方法
KR100533626B1 (ko) 2003-04-01 2005-12-06 삼성전기주식회사 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기
US6917232B2 (en) 2003-12-10 2005-07-12 Hewlett-Packard Development Company, L.P. Method and apparatus for generating a quadrature clock
EP1728326A1 (en) * 2004-03-11 2006-12-06 Koninklijke Philips Electronics N.V. Frequency divider
JP2005314246A (ja) * 2004-04-27 2005-11-10 Dow Corning Toray Co Ltd エステル官能性基含有オルガノアルコキシシランの製造方法
DE102004058409B4 (de) * 2004-12-03 2007-03-08 Infineon Technologies Ag Master-Slave Flip-Flop und dessen Verwendung
JP2008545322A (ja) 2005-06-30 2008-12-11 エヌエックスピー ビー ヴィ 多相分周器
DE102005032229B4 (de) * 2005-07-09 2014-08-21 Wipro Limited Quadraturteiler
US7262312B2 (en) * 2005-08-05 2007-08-28 Sheridan Robert E Process for producing organoalkoxysilanes from organic acids or cyanates and haloalkylalkoxysilanes
JP2008011132A (ja) * 2006-06-29 2008-01-17 Nec Electronics Corp ９０度移相器
TWI350646B (en) * 2007-06-05 2011-10-11 O2Micro Int Ltd Frequency divider and latch circuit and frequency dividing method thereof
US7825703B2 (en) 2008-08-18 2010-11-02 Qualcomm Incorporated Divide-by-three quadrature frequency divider
US8344765B2 (en) * 2009-07-16 2013-01-01 Qualcomm, Incorporated Frequency divider with a configurable dividing ratio
WO2012050761A2 (en) * 2010-09-30 2012-04-19 Dow Corning Corporation Process for preparing an acryloyloxysilane

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043928A (ja) * 2000-07-25 2002-02-08 Nippon Telegr & Teleph Corp <Ntt> 周波数分周器
US20070160164A1 (en) * 2005-11-18 2007-07-12 Sahota Gurkanwal S Digital transmitters for wireless communication
CN101834603A (zh) * 2010-05-27 2010-09-15 复旦大学 一种低功耗低杂散的正交输入正交输出二分频器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109905122A (zh) * 2019-01-23 2019-06-18 华东师范大学 一种工作于42~60GHz的CMOS全集成正交注入锁定分频器
CN114499571A (zh) * 2022-01-06 2022-05-13 浙江科睿微电子技术有限公司 一种时钟传输电路

Also Published As

Publication number Publication date
EP2621937B1 (en) 2014-08-20
EP2621937A2 (en) 2013-08-07
WO2012042044A3 (en) 2012-09-20
US8797069B2 (en) 2014-08-05
US20120081156A1 (en) 2012-04-05
WO2012050761A2 (en) 2012-04-19
WO2012050761A3 (en) 2012-08-09
US20130293272A1 (en) 2013-11-07
TW201219409A (en) 2012-05-16
WO2012042044A8 (en) 2013-05-02
US8487669B2 (en) 2013-07-16
WO2012042044A2 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
CN103180329A (zh) 高速射频分频器
CN105262478B (zh) 一种基于e‑tspc结构的低功耗2/3分频器电路
US20040032300A1 (en) Multi-phase oscillator and method therefor
JP2011139228A (ja) 発振器複合回路と半導体装置並びに電流再利用方法
CN107302356B (zh) 一种复位延时鉴频鉴相器和一种锁相环频率合成器
US8860511B2 (en) Frequency divider and PLL circuit
Cheng et al. A difference detector PFD for low jitter PLL
CN106788410B (zh) 利用注入锁定环形振荡器产生正交本振信号的电路
CN104641560A (zh) Rf逻辑分频器
Hafez et al. Analysis and design of superharmonic injection-locked multipath ring oscillators
RU2455755C1 (ru) Кольцевой кмоп генератор, управляемый напряжением
CN110214417B (zh) 50％占空比正交输入正交输出(qiqo)3分频电路
Motoyoshi et al. 43μW 6GHz CMOS Divide-by-3 Frequency Divider based on three-phase harmonic injection locking
WO2014120416A2 (en) Divide-by-two divider circuit having branches with static current blocking circuits
CN102811052B (zh) 一种锁相环电路
Puri et al. A novel DFAL based frequency divider
US20030218510A1 (en) Self-regulating voltage controlled oscillator
CN105262484A (zh) 实现环形振荡器注入锁定的方法及其电路
US6222422B1 (en) Method and apparatus for generating a symmetrical output signal from a non-symmetrical input
Sharma An improved dynamic range charge pump with reduced current mismatch for pll applications
Susan et al. Design of a High Speed PLL using LC VCO in a 180nm CMOS technology
Wang et al. Understanding dynamic behavior of mm-wave CML divider with injection-locking concept
Henzler et al. Design and application of power optimized high-speed CMOS frequency dividers
Gyawali et al. Design of frequency divider (FD/2 and FD 2/3) circuits for a phase locked loop
Weng et al. A 0.8/0.9-V 5.4-GHz phase-locked loop with inductance coupled VCO in 0.18-μm CMOS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626