CN1762098B - 正交时钟除法器以及输出时钟产生方法 - Google Patents

正交时钟除法器以及输出时钟产生方法 Download PDF

Info

Publication number
CN1762098B
CN1762098B CN2004800072339A CN200480007233A CN1762098B CN 1762098 B CN1762098 B CN 1762098B CN 2004800072339 A CN2004800072339 A CN 2004800072339A CN 200480007233 A CN200480007233 A CN 200480007233A CN 1762098 B CN1762098 B CN 1762098B
Authority
CN
China
Prior art keywords
clock
iout
qout
iin
qin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800072339A
Other languages
English (en)
Other versions
CN1762098A (zh
Inventor
W·雷德曼-怀特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
III Holdings 6 LLC
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1762098A publication Critical patent/CN1762098A/zh
Application granted granted Critical
Publication of CN1762098B publication Critical patent/CN1762098B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

通过按4/n定标处理(110，210，310)、其后跟随着除4处理(120，220，320)来实施除n处理。通过时钟相位选择处理，正交输入时钟有助于按4/n定标处理。通过引入终端除4处理，容易提供正交输出信号。除3正交除法器通过选择每个第三正交时钟相位来实现按4/n定标处理，并且除4处理的正交输出提供控制信号来实现这个每个第三时钟相位选择。

Description

正交时钟除法器以及输出时钟产生方法
技术领域
本发明涉及电子和通信的领域，并且特别涉及用于生成正交时钟信号的系统和方法。 
背景技术
正交信令一般用于通信系统中，其中两个信号用于编码信息信号，这两个信号之中的每一个在相位上相隔四分之一周期。为了编码、解码或处理这些正交相位信号，使用正交时钟，其中两个时钟信号之中的每个在相位上相隔四分之一周期。除4(divide-by-four)计数器一般用来生成正交时钟信号。 
通信系统通常被构造成下变换高频输入信号，以便在较低中频上进行后续处理。一般地，中频是对输入信号的高频的整数除法。 
于2002年5月14日发布的授予Bo Sun的美国专利US 6389095公开了一种除3计数器。该计数器包括被配置成在输入同相时钟(Iin)频率的三分之一处生成“同相”输出时钟(Iout)的一对触发器，以及另一对触发器，这另一对触发器在输入正交相位时钟(Qin)频率的三分之一处生成“正交相位”输出时钟(Qout)。这两对触发器被适当地进行耦合，以最小化冗余度。 
发明内容
本发明的目的是提供用于有效地从正交输入时钟中生成除n时钟信号的系统和方法。本发明的另一目的是提供用于从输入时钟中有效地生成除n(divide-by-n)正交输出时钟信号的系统和方法。本发明的再一个目的是提供用于从正交输入时钟中有效地生成除n正交输出时钟信号的系统和方法。本发明的又一个目的是提供用于从正交输入时钟中有效地生成除3正交输出时钟的系统和方法。 
这些目的和其它目的是利用一种系统和方法来实现，所述系统和方法经由按4/n定标(scale-by-4/n)处理、其后跟随着除4处理来实施除n处理。通过时钟-相位选择处理，正交输入时钟有助于按4/n定标处理。通过引入终端除4处理，容易地提供正交输出信号。除3正交除法器通过每个第三正交时钟相位的选择来实现按4/n定标处理，并且除4处理的正交 输出提供控制信号来实现这每个第三时钟相位选择。 
附图说明
图1示出了根据本发明的除n时钟生成器的范例方框图； 
图2示出了根据本发明的正交除n时钟生成器的范例方框图； 
图3示出了根据本发明的除3时钟生成器的范例方框图； 
图4示出了根据本发明的用于除3时钟生成器中的4/3定标器的范例方框图。 
在整个附图中，相同的参考标记涉及相同的元件或者基本上执行相同功能的元件。 
具体实施方式
图1示出了根据本发明的除n时钟生成器100的范例方框图。除n时钟生成器100包括4/n定标器110，其后跟随着除4计数器120；随意地，可以从计数器120向定标器110提供反馈，以便于控制或减少复杂性，如下文详述。提供所示的结构，以便于在正交时钟系统中使用，其中正交时钟可用作输入时钟，或者正交时钟被期望作为输出时钟，或者两者，如图2所示。正交输入时钟便于4/n定标器的实施，如下文详述，并且除4计数器120便于正交输出时钟的生成，也如下文详述。注意，尽管本发明特别适用于正交输入-正交输出除n处理，但是可以实现输入定标器110或输出计数器120所提供的优势，以提供有效的正交输入单个输出除法器，或单个输入正交输出除法器。在下文中，本发明被表示为正交输入正交输出除法器。 
图2示出了根据本发明的正交除n时钟生成器的范例方框图。正交4/n定标器210在正交输入时钟频率的4/n(倍)处提供中间时钟信号。正交输入时钟包括分别在0°、90°、180°和270°的相对相位上的4个输入信号Iin、Qin、Iin-和Qin-。也就是，每个可用的输入时钟信号隔开四分之一周期。 
通常，分数定标诸如一般的m/n定标是一个复杂处理，并经常产生大量的相位抖动。然而，在本申请中，利用正交输入时钟，可以经由时钟选择方案来实现4/n定标。也就是，例如通过选择每个第三四分之一相位时钟信号，可以实现4/3定标；通过选择每个第五四分之一相位时钟信号，可以实现4/5定标，等等。也就是，通过从可用的输入时钟Iin、Qin、Iin-和Qin-中选择出现在0°、270°、540°、810°、1080°等等上的输入时钟信号，可以实现4/3定标；4/5定标选择出现在0°、450°、900°等等上的输入时钟 信号。由于这些输入时钟信号被假定为彼此的相位关系是精确的，因此输出时钟信号将呈现最小的相位抖动。正如本技术领域中所公知的，从多个可用的输入信号中进行选择通常是经由多路复用器来实现的，并因而正交输入4/n定标器210仅仅是具有合适的选择控制信号的4:1多路复用器。 
除4计数器220是传统的除4计数器，在图3中详细说明了其一个例子。计数器220接收单个时钟输入，并且在中间时钟输入频率的四分之一处分别在相对相位0°、90°、180°和270°生成四个输出信号Iout、Qout、Iout-、Qout-。由于中间时钟输入位于定标器210的正交时钟输入频率的4/n处，因此这些正交输出信号位于正交时钟输入的1/n频率上。 
图3示出了根据本发明的除3时钟生成器的范例方框图。在本发明的优选实施例中，正交时钟输出信号Iout、Qout、Iout-和Qout-用来从正交时钟输入信号之中进行选择，以实施4/3定标，如图4中所具体示出的。如上所述，为了实现4/3定标，出现在0°、270°、540°、810°、1080°等等上的时钟信号被顺序选择。换句话说，4/3定标器310的单个中间输出时钟对应于时钟输入信号Iin、Qin-、Iin-、Qin、Iin、Qin-等等的顺序选择。 
图4示出了根据本发明的用于除3时钟生成器中的4/3定标器的范例方框图。本领域普通技术人员之一将把图4识别为4:1多路复用器的方框图。根据布尔(Boolean)，中间时钟信号Ck被给定为： 
Ck＝(Iout-*Qout-)*Iin+(Iout*Qout-)*Qin-+(Iout*Qout)*Iin-+(Iout-*Qout)*Qin。 
该电路的工作原理如下。假设Iout和Qout的初始状态被复位到0。在此状态下，AND门(与门)311启用门315，以便把Iin时钟信号传播到门319，而每个其它的门312-314禁用其对应门316-318。当Iin的有效边缘出现并被传播到时钟输出Ck时，该时钟触发图3中的除4计数器220，以便双态切换(toggle)Iout信号。由于Iout信号被确定，因此门311禁用门315，阻止Iin信号进一步传播到输出时钟Ck。Iout的确定使门314启用门318，从而将Qin-信号传播到输出时钟Ck，如希望的那样。当Qin-信号被传播到除4计数器220时，双态切换Qout信号，这随后禁用门318并启用门316，把Iin-信号传播到时钟输出Ck。当Iin-信号触发计数器220时，再次双态切换Iout信号，这禁用门316和启用门313，从而把Qin信号传播到时钟输出Ck。当Qin信号触发除4计数器220时，Qout信号再次被双态切换，使计数器220返回到初始复位状态，并重复上述顺序。 
正如对于本领域熟练技术人员之一将是显然的，图4中所示的逻辑功能本身不需要实施为逻辑门。在优选实施例中，例如，电流导引逻辑用于实现高速性能。 
本领域熟练技术人员之一还会认识到，至传统的4:1多路复用器的输入控制信号的其它组合可以被设计为选择每个第n四分之一周期输入时钟信号，尽管将需要附加的时序电路来区分整个周期。例如，选择每个第7四分之一周期输入以实现4/7定标使用了Iin、Qin-、Iin-、Qin、Iin等与上述的每个第三四分之一周期输入的选择相同的顺序选择，并且需要附加的控制信号，以便对于输入信号的整个时钟周期，禁用所有的选择器315-318。以类似的方式，每个第5四分之一周期输入的选择需要整个时钟周期禁用，以区分每个第1四分之一周期的选择；每个第11四分之一周期输入的选择以实现4/11缩放需要两个周期禁用；等等。 
如所示的，本发明特别适合于实现除3正交输入正交输出时钟生成器。与上面提到的US6389095专利中需要两对触发器和某些组合逻辑相比，图3的除3时钟生成器300利用一对触发器和一个4:1多路复用器从正交时钟输入信号中生成正交时钟输出信号。在其它的除n实施例中将呈现类似的效果。 
上述仅仅阐明了本发明的原理。因而，将认识到，本领域熟练技术人员将能够设计出那些没有在本文中明确描述或示出的采用本发明的原理并因而落入本发明精神与范围之内的各种安排。例如，可以从所示的本发明的除n计数器中获得其它的频率输出信号。例如，4/n的频率可以直接在4/n定标器210的输出上获得。类似地，通过形成除n计数器的正交输出Iout和Qout的异或，可以获得2/n的频率。鉴于本发明的公开，对于本领域熟练技术人员来说，这些和其它的系统配置和最佳特征将是显然的并被包含在以下权利要求的范畴之内。 

Claims (8)

1.一种除n系统(100)，其中n是整数，所述系统包括：
定标器(110，210)，被配置为实施输入时钟的输入频率的定标，以便在输入频率的4/n倍的中频上产生中间时钟；和
计数器(120，220)，被配置为实施中频的除法，以便在中频的1/4倍的输出频率上产生输出时钟，
其中输入时钟包括一组输入正交时钟信号(Iin，Iin-，Qin，Qin-)，并且定标器(110，210)包括4:1多路复用器(310)，
其中输出时钟包括一组输出正交时钟信号(Iout，Iout-，Qout，Qout-)，
其中该组输出正交时钟信号(Iout，Iout-，Qout，Qout-)被操作耦合到定标器(110，210)，以有助于输入时钟的定标。
2.权利要求1的系统(100)，其中输入时钟包括该组输入正交时钟信号Iin、Iin-、Qin、Qin-；输出时钟包括该组输出正交时钟信号Iout、Iout-、Qout、Qout-；以及定标器(110，210)如下提供中间时钟：
Ck＝(Iout-*Qout-)*Iin+(Iout*Qout-)*Qin-+(Iout*Qout)*Iin-+(Iout-*Qout)*Qin，
从而实施除3处理。
3.权利要求1的系统(100)，还包括通过两个输出正交时钟信号(Iout，Qout)的异或生成的另一个输出时钟。
4.权利要求1的系统(100)，其中中间时钟被提供为系统(100)的另一个输出时钟。
5.一种划分输入时钟的输入频率以便在输出频率上产生输出时钟的方法，所述输出频率等于输入频率除以n的因子的频率，其中n是整数，所述方法包括：
由定标器(110，210)定标(110，210)输入时钟，以便在输入频率的4/n倍处产生中间信号；和
利用4的因子划分(120，220)中间信号，以便在输出频率上产生输出时钟，
其中输入时钟包括一组正交输入时钟信号(Iin，Iin-，Qin，Qin-)，并且所述定标采用了4:1多路复用，
其中通过从该组正交输入时钟信号(Iin，Iin-，Qin，Qin-)中选择(310)，对输入时钟实施定标(110，210)，
其中输出时钟包括一组正交输出时钟信号(Iout，Iout-，Qout，Qout-)，
其中该组正交输出时钟信号(Iout，Iout-，Qout，Qout-)被操作耦合到定标器(110，210)，以有助于输入时钟的定标。
6.权利要求5的方法，其中输入时钟包括该组正交输入时钟信号Iin、Iin-、Qin和Qin-；输出时钟包括该组正交输出时钟信号Iout、Iout-、Qout和Qout-；以及定标(210)输入时钟以产生中间信号Ck被实施为：
Ck＝(Iout-*Qout-)*Iin+(Iout*Qout-)*Qin-+(Iout*Qout)*Iin-+(Iout-*Qout)*Qin，
从而实施除3处理。
7.权利要求5的方法，还包括通过两个正交输出时钟信号(Iout，Qout)的异或生成另一个输出时钟。
8.权利要求5的方法，其中中间信号被提供为另一个输出时钟。
CN2004800072339A 2003-03-19 2004-03-19 正交时钟除法器以及输出时钟产生方法 Expired - Fee Related CN1762098B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US45593703P 2003-03-19 2003-03-19
US60/455,937 2003-03-19
PCT/IB2004/000808 WO2004084412A1 (en) 2003-03-19 2004-03-19 Quadrature clock divider

Publications (2)

Publication Number Publication Date
CN1762098A CN1762098A (zh) 2006-04-19
CN1762098B true CN1762098B (zh) 2012-02-22

Family

ID=33030071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800072339A Expired - Fee Related CN1762098B (zh) 2003-03-19 2004-03-19 正交时钟除法器以及输出时钟产生方法

Country Status (5)

Country Link
US (1) US7508273B2 (zh)
EP (1) EP1606881A1 (zh)
JP (1) JP4560039B2 (zh)
CN (1) CN1762098B (zh)
WO (1) WO2004084412A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4246166B2 (ja) * 2004-03-04 2009-04-02 パナソニック株式会社 分周回路及びそれを用いたマルチモード無線機
US7636803B2 (en) * 2006-09-28 2009-12-22 Advanced Micro Devices, Inc. Device and method for transferring data between devices
US7576584B2 (en) 2007-12-14 2009-08-18 Analog Devices, Inc. Clock generators for generation of in-phase and quadrature clock signals
US7825703B2 (en) * 2008-08-18 2010-11-02 Qualcomm Incorporated Divide-by-three quadrature frequency divider
US8575972B2 (en) * 2009-03-23 2013-11-05 Advanced Micro Devices, Inc. Digital frequency synthesizer device and method thereof
WO2011028157A1 (en) * 2009-09-02 2011-03-10 Telefonaktiebolaget L M Ericsson (Publ) A high-speed non-integer frequency divider circuit
TW201115297A (en) * 2009-10-16 2011-05-01 Novatek Microelectronics Corp Multi-phase signals generator
US8552787B2 (en) * 2010-06-10 2013-10-08 Qualcomm Incorporated Methods and apparatus for a gray-coded phase rotating frequency divider
WO2012050761A2 (en) 2010-09-30 2012-04-19 Dow Corning Corporation Process for preparing an acryloyloxysilane
US8299823B2 (en) 2011-01-21 2012-10-30 International Business Machines Corporation Preventing metastability of a divide-by-two quadrature divider
JP6254394B2 (ja) * 2013-09-09 2017-12-27 株式会社メガチップス 同期システムおよび分周回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394116A (en) 1993-12-29 1995-02-28 At&T Corp. Fractional phase shift ring oscillator arrangement
KR100207656B1 (ko) * 1996-02-08 1999-07-15 윤종용 디지털 위상 보정 장치
US6570946B1 (en) * 1999-11-03 2003-05-27 Ericsson, Inc. One-hot decoded phase shift prescaler
FI108380B (fi) * 2000-03-10 2002-01-15 Nokia Corp Monimurtojakajainen esijakaja
US6389095B1 (en) 2000-10-27 2002-05-14 Qualcomm, Incorporated Divide-by-three circuit
DE10125155C1 (de) * 2001-05-22 2002-11-28 Infineon Technologies Ag Programmierbarer fraktionaler Frequenzteiler
EP1300950A1 (fr) * 2001-10-05 2003-04-09 Asulab S.A. Circuit compteur diviseur double mode à phase commutée pour un synthétiseur de fréquence
US6760398B2 (en) * 2001-10-05 2004-07-06 Asulab S.A. Switched phase dual-modulus prescaler circuit having means for reducing power consumption
US6888913B2 (en) * 2002-07-02 2005-05-03 Qualcomm Incorporated Wireless communication device with phase-locked loop oscillator
JP2004201169A (ja) * 2002-12-20 2004-07-15 Sony Ericsson Mobilecommunications Japan Inc 可変分周回路及びｐｌｌ回路

Also Published As

Publication number Publication date
WO2004084412A1 (en) 2004-09-30
JP2006522527A (ja) 2006-09-28
US20070139127A1 (en) 2007-06-21
EP1606881A1 (en) 2005-12-21
JP4560039B2 (ja) 2010-10-13
CN1762098A (zh) 2006-04-19
US7508273B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
US4852023A (en) Nonlinear random sequence generators
CN1762098B (zh) 正交时钟除法器以及输出时钟产生方法
US4202051A (en) Digital data enciphering and deciphering circuit and method
US3691472A (en) Arrangement for the generation of pulses appearing as pseudo-random numbers
WO1999014876A8 (en) Constant phase crossbar switch
EP3503404B1 (en) By odd integer digital frequency divider circuit and method
CN100437469C (zh) 反馈随机数生成方法和系统
US3538256A (en) Keyboard signalling system
CN106383691A (zh) 一种随机数产生方法及随机数产生器
US3820028A (en) Digital tone signal generator
JP5171420B2 (ja) 擬似乱数生成装置
JP5119417B2 (ja) 擬似乱数生成装置
TW494633B (en) A frequency-divided circuit free from generating glitch while switching the divisors
CN109495107A (zh) 一种分频方法、移位寄存器及片上系统
US3329830A (en) Pulse generator employing bistable storage elements
US3564139A (en) Circuit arrangement for pushbutton-controlled electronic parallel delivery of telegraphic impulses
JPH01206718A (ja) 乱数発生器
JPH02295215A (ja) 最大周期列信号発生回路
RU2022332C1 (ru) Генератор дискретных ортогональных сигналов
SU1302436A1 (ru) Преобразователь бипол рного кода
SU510804A1 (ru) Устройство дл передачи дискретной информации сигналами с комбинированной частотно-фазовой манипул цией
SU1197068A1 (ru) Управл ема лини задержки
JPH0486132A (ja) スペクトル拡散通信方式及びその通信システム
SU786066A1 (ru) Система селективного вызова
KR970049467A (ko) 병렬 스크램블링 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: III HOLDINGS 6, LLC

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20150901

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150901

Address after: Delaware

Patentee after: III Holdings 6 LLC

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

CF01 Termination of patent right due to non-payment of annual fee