DE10125155C1

DE10125155C1 - Programmierbarer fraktionaler Frequenzteiler

Info

Publication number: DE10125155C1
Application number: DE10125155A
Authority: DE
Inventors: Dalt Nicola Da
Original assignee: Infineon Technologies AG
Current assignee: Intel Germany Holding GmbH
Priority date: 2001-05-22
Filing date: 2001-05-22
Publication date: 2002-11-28
Anticipated expiration: 2021-05-23
Also published as: US20030020523A1; US6738449B2

Abstract

Die Erfindung betrifft einen fraktionalen Frequenzteiler mit einer Phasenauswähleinrichtung, der mehrere phasenverschobene Signale (Phasen ph1-ph6) zugeführt und abwechselnd auf einen Ausgang (ph-out) der Phasenauswähleinrichtung (1) durchgeschaltet werden, sowie einer Steuereinrichtung (2) zur Auswahl der einzelnen Phasen (ph1-ph6). Zur Einstellung verschiedener Teilungsfaktoren wird vorgeschlagen, die Steuereinrichtung (2) programmierbar auszubilden, wobei die Anzahl der ausgewählten Phasen und/oder die Reihenfolge, in der die ausgewählten Phasen (ph1-ph6) auf den Ausgang (ph-out) durchgeschaltet werden, bestimmt werden kann.

Description

Die Erfindung betrifft einen fraktionalen Frequenzteiler, und insbesondere einen programmierbaren fraktionalen Frequenzteiler, gemäß dem Oberbegriff des Patentanspruchs 1.

Frequenzteiler werden beispielsweise in Frequenz-Synthesizern verwendet, um Signale in abgestuften Frequenzen zur Verfügung zu stellen.

Ein Anwendungsgebiet für Frequenzteiler sind z. B. PLL- Schaltungen (PLL: Phase Locked Loop), wie sie in der Mobilfunktechnik verwendet werden. Dort sind eine Reihe von Kommunikationskanälen nur wenige 100 kHz im GHz-Bereich voneinander beabstandet, wobei der PLL-Schaltkreis in der Lage sein muß, Ausgangsfrequenzen zu erzeugen, die exakt auf diesen Kanälen synchronisiert sind. Ein fraktionaler Frequenzteiler wird in der Regel im Rückkoppelpfad der PLL- Schaltkreise verwendet.

Ein anderes Anwendungsgebiet für Frequenzteiler ist beispielsweise die digitale Signalverarbeitung und Mikroprozessortechnik. Bei Signalverarbeitungseinrichtungen besteht oftmals die Anforderung, unterschiedliche Module mit verschiedenen Frequenzen zu takten, die wenige MHz voneinander entfernt liegen (z. B. von 70 MHz bis 170 MHz). Ein Register oder Prozessor, der z. B. bei einer maximalen Frequenz von 152 MHz arbeitet, kann nur optimal betrieben werden, wenn möglichst genau diese Taktfrequenz bereitgestellt wird. Falls z. B. nur 2 verschiedene Frequenzen, etwa 120 MHz und 170 MHz, verfügbar sind, ist man dazu gezwungen, den Prozessor bei 120 MHz zu betreiben, wodurch 32 MHz Leistung verloren gehen. Mit einem Frequenz-Synthesizer, der den Bereich zwischen 120 MHz bis 170 MHz in 10-MHz-Schritten abdeckt, kann der Mikroprozessor bei 150 MHz betrieben werden, wobei nur 2 MHz Leistung verloren gehen.

Aus diesen Beispielen wird deutlich, dass Frequenzteiler erforderlich sind, die eine vorgegebene Eingangsfrequenz nicht nur um einen ganzzahligen Faktor N, sondern auch um Fraktionen davon, nämlich N + m/k, teilen können.

In der Kommunikationstechnik ist der rückgekoppelte Dualmodus-Teiler weit verbreitet. Dieser Teiler kann ein zugeführtes Eingangssignal mit einer Frequenz Fin entweder um einen Faktor N oder um N + 1 teilen. Durch Programmieren des Teilers, so dass er eine vorgegebene Anzahl von Eingangs- Taktzyklen durch N und dann eine Anzahl von Taktzyklen durch N + 1 teilt, ist es im Prinzip möglich, eine durchschnittliche Ausgangsfrequenz im gesamten Frequenzbereich zwischen Fin/N und Fin/(N + 1) zu erhalten. Die Nachteile dieses Frequenzteilers sind jedoch, dass keine Frequenz außerhalb des Bereichs Fin/N und Fin/(N + 1) abgedeckt werden kann. Aufgrund der ungleichen Teilungsfaktoren zeigt das Ausgangssignal eine Schwankung (jitter) um die gewünschte durchschnittliche Frequenz. Dies kann für bestimmte Anwendungen nicht mehr tolerierbar sein.

Eine andere Möglichkeit zur Erzeugung von variablen Frequenzen in Schritten von wenigen MHz ist die Verwendung eines Signalgebers, der sehr hohe Frequenzen (im GHz-Bereich) ausgibt, und diese dann durch ganzzahlige Faktoren zu teilen. Dies würde zu kleineren Frequenzen führen, die mehr oder weniger gleichmäßig in einem bestimmten Bereich beabstandet sind. Die hauptsächlichen Nachteile dieser Lösung sind, dass ein Signalgeber im GHz-Bereich bereitgestellt werden muß und die Systemanforderungen an Frequenzteiler für den GHz-Bereich relativ hoch sind.

In Fig. 1 ist ein Beispiel eines bekannten fraktionalen Frequenzteilers dargestellt. Der fraktionale Teiler umfaßt im wesentlichen eine Phasenauswähleinrichtung 1, eine Steuereinheit 2 sowie einen N-fach Teiler 3.

Am Eingang der Phasenauswähleinrichtung 1 liegen mehrere phasenverschobene Signale ph1-ph6 an, die in Abhängigkeit von der Schaltstellung der Schalter S1-S6 auf den Ausgang der Phasenauswähleinrichtung 1 durchgeschaltet werden. Die einzelnen Phasen ph1-ph6 werden somit jeweils für eine bestimmte Zeitdauer am Ausgang 5 der Phasenauswähleinrichtung 1 ausgegeben. Das ausgegebene Phasensignal wird schließlich vom N-fach Teiler 3 um einen ganzzahligen Faktor N geteilt.

Die Schalter S1-S6 werden nacheinander in absteigender Reihenfolge durch die Steuereinheit 2 geschaltet (wobei immer nur einer der Schalter geschlossen ist). Die Steuereinheit 2 besteht aus einer Reihe von K, im vorliegenden Fall sechs, Registern FF1-FF6, die kreisförmig angeordnet sind.

Der Gesamt-Teilungsfaktor eines solchen fraktionalen Teilers ergibt sich zu N + m/k. Dabei ist k die Anzahl der Phasen und m ein Parameter der davon abhängt, wie die einzelnen Phasen ph1-ph6 an der Phasenauswähleinrichtung 1 angeschlossen sind.

Zu Beginn werden die K Register derart initialisiert, dass der Signalausgang Q nur eines der Register FF1-FF6 auf high (logisch 1) gesetzt ist, wogegen die Ausgänge Q aller anderen Register FF1-FF6 auf low (logisch 0) gesetzt sind. Im dargestellten Beispiel zeigt der Signalausgang Q des fünften Registers FF5 ein Signal logisch 1, während die Ausgänge Q aller anderen Register ein Signal logisch 0 zeigen.

Die Ausgänge Q der Register FF1-FF6 steuern unmittelbar die Schalter S1-S6, welche die zugeführten Phasen ph1-ph6 auf den gemeinsamen Knoten ph-out durchschalten.

Die Takteingänge CK der Register FF1-FF6 sind mit dem Ausgang des N-fach Teilers verbunden und schieben bei jeder steigenden Flanke des Taktsignals das am Signaleingang D anliegende Signal auf den Signalausgang Q weiter.

Entsprechend der Position des Wertes logisch 1 ist zu einem bestimmten Zeitpunkt daher nur eine der Phasen ph1-ph6 auf den Ausgang ph-out durchgeschaltet.

Das heruntergeteilte Ausgangssignal Fout ist identisch mit dem an den Takteingängen CK der Register FF1-FF6 anliegenden Taktschiebersignal.

Fig. 2 zeigt den zeitlichen Verlauf der einzelnen Signale des Systems. Die einzelnen Phasen Ph1-Ph6 haben jeweils die gleiche Periodendauer und sind um 60° gegeneinander phasenverschoben. Die Phasenverschiebung errechnet sich allgemein als Tin/k, wobei Tin die Periodendauer und k die Anzahl der Phasen ist. Falls die Phasen wie in Fig. 3 dargestellt an der Phasenauswähleinrichtung 1 anliegen, ergibt sich die Periodendauer des Ausgangssignals zu Tout = N.Tin - Tin/k bzw. Fout = Fin/(N - 1/k).

Wie erwähnt, ist dabei k die Anzahl der Phasen und m ein Parameter der davon abhängt, wie die einzelnen Phasen ph1-ph6 an der Phasenauswähleinrichtung 1 angeschlossen sind. Falls die Phasen in der Reihenfolge ph6, ph4, ph2 angeschlossen wären, würde ein Teilungsfaktor von 2 - 2/6 (mit N = 2, k = 6 und m = -2) erhalten werden. Die Reihenfolge ph1, ph2, ph3, ph4, ph5, ph6 stattdessen würde einen Faktor 2 + 1/6 ergeben.

Der bekannte fraktionale Frequenzteiler hat den wesentlichen Nachteil, dass eine Änderung des Teilungsfaktors immer einer Änderung der Verschaltung bedarf.

Die US 5,477,196 offenbart einen Frequenzteiler mit einer Phasenauswähleinrichtung, an deren Eingang mehrere gegeneinander phasenverschobene Signale anliegen, von denen eines ausgewählt und zum Triggern eines Ausgangssignals genutzt wird. Der in Fig. 1 dargestellte Frequenzteiler umfasst auch eine Steuereinrichtung zur Auswahl einer bestimmten Phase. Der Frequenzteiler arbeitet jedoch nicht nach dem Phasenumschaltverfahren, bei dem die einzelnen Phasen abwechselnd auf den Signalausgang durchgeschaltet werden und ein frequenzgeteiltes Phasenausgangssignal erzeugt wird, das sich aus den einzelnen Phasen zusammensetzt.

Aus dem Artikel: Krishnapura, N. et al. "A 5.3-Ghz Programmable Divider for HiPerLAN in 0.25-µm CMOS", IEEE Journal of Solid-State Circuits, Vol. 35, No. 7, July 2000, S. 1019-1024 ist ein fraktionaler Frequenzteiler bekannt, der nach dem Prinzip der Frequenzumschaltung arbeitet. Dabei umfasst der fraktionale Frequenzteiler eine Phasenauswähleinrichtung, einen N-fach Frequenzteiler, sowie eine Steuereinrichtung zum Auswählen der einzelnen Phasen. Zur Veränderung des Gesamt-Teilerverhältnis fin/(4N + K) wird hier vorgeschlagen, in einem Taktzyklus des frequenzgeteilten Ausgangssignals K-mal zwischen den einzelnen Phasen hin- und her zu schalten. Der Faktor K kann dabei programmiert werden.

Es ist daher die Aufgabe der vorliegenden Erfindung, einen fraktionalen Frequenzteiler zu schaffen, dessen Teilungsverhältnis variabel einstellbar ist.

Gelöst wird diese Aufgabe durch die im Patentanspruch 1 angegebenen Merkmale. Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.

Der wesentliche Gedanke der Erfindung besteht darin, den Frequenzteiler programmierbar auszubilden, so dass bestimmte (nicht unbedingt alle) der angeschlossenen Phasen ausgewählt und/oder die Phasen in beliebiger Reihenfolge auf den Ausgang der Phasenauswähleinrichtung durchgeschaltet werden können.

Zu diesem Zweck umfaßt der erfindungsgemäße fraktionale Frequenzteiler vorzugsweise eine programmierbare Steuereinrichtung.

Gemäß einer bevorzugten Ausgestaltung der Erfindung hat die programmierbare Steuereinrichtung mehrere Schieberegister, die jeweils an ein Impulsschiebernetzwerk angeschlossen sind. Dabei sind vorzugsweise die Signalein- und Ausgänge jedes Registers mit dem Impulsschiebernetzwerk verbunden. Mit Hilfe des Impulsschiebernetzwerkes kann ein an einem Register anliegendes Ausgangssignal an jedes beliebige andere Register weitergegeben werden.

Die Signalein- und Ausgänge der einzelnen Register sind vorzugsweise nicht wie bei dem Frequenzteiler aus dem Stand der Technik direkt miteinander verbunden.

Gemäß einer bevorzugten Ausführungsform der Erfindung ist am Ausgang der Phasenauswähleinrichtung ein Frequenzteiler vorgesehen, der die Frequenz der ausgegebenen Phase um einen Faktor N teilt. Dieser Teilungsfaktor N ist vorzugsweise einstellbar und insbesondere programmierbar.

Der N-fach Teiler ist vorzugsweise mit dem Takteingang der einzelnen Register verbunden, denen die um den Faktor N geteilte Phase als Taktsignal zugeführt wird.

Gemäß einer Ausführungsform der Erfindung ist das Impulsschiebernetzwerk aus Multiplexern aufgebaut.

Ferner kann ein Decoder am Impulsschiebernetzwerk angeschlossen sein, der von extern zugeführte Signale auf den Eingang des Impulsschiebernetzwerkes umsetzt.

Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert.

Es zeigen:

Fig. 1 einen bekannten Frequenzteiler nach dem Stand der Technik;

Fig. 2 Zeitablaufdiagramme von Signalen bei dem bekannten Frequenzteiler gemäß Fig. 1;

Fig. 3 den schematischen Aufbau eines erfindungsgemäßen fraktionalen Frequenzteilers; und

Fig. 4 eine bevorzugte Ausführungsform des erfindungsgemäßen Frequenzteilers von Fig. 3.

Fig. 3 zeigt eine mögliche Architektur eines programmierbaren fraktionalen Frequenzteilersgemäß der Erfindung. Der Frequenzteiler umfaßt im wesentlichen eine Phasenauswähleinrichtung 1, eine Steuereinheit 2 und einen programmierbaren N-fach Frequenzteiler 3.

Am Eingang der Phasenauswähleinrichtung 1 liegen mehrere Phasensignale ph1-ph6 an, die in Abhängigkeit von der Schaltstellung der Schalter S1-Sk auf den Ausgang ph_out der Phasenauswähleinrichtung 1 durchgeschaltet werden können. Die am Ausgang ph-out ausgegebene Phase wird einem N-fach Frequenzteiler zugeführt. Das Ausgangssignal des N-fach Teilers 3 wird zum Takten der Schieberegister FF1-FFk verwendet.

Die Steuereinheit 2 ist in der Lage, durch Ansteuern der entsprechenden Schalter S1-SK bestimmte der Phasen ph1-phk auszuwählen und die Reihenfolge zu bestimmen, in der sie auf den Ausgang durchgeschaltet werden. Dadurch kann sowohl der den Gesamt-Teilungsfaktor bestimmende Parameter k als auch der Parameter m beeinflußt werden.

Die Steuereinheit 2 umfaßt mehrere Register FF1-FFK, die jeweils an das Impulsschiebernetzwerk 4 angeschlossen sind. Im Gegensatz zu der in Fig. 3 gezeigten bekannten Anordnung sind die einzelnen Schieberegister FF1-FFK nicht im Kreis miteinander verschaltet, sondern erhalten ihre Eingangssignale und senden ihre Ausgangssignale in das Impulsschiebernetzwerk 4.

Die Steuereinheit 2 umfaßt ferner einen Decoder, an dessen Eingang ein Datenbus angeschlossen ist. Nach Umsetzung der empfangenen Signale steuert der Ausgang des Decoders 6 die Funktion des Impulsschiebernetzwerks 4.

Der Teilungsfaktor N des N-fach Frequenzteilers ist programmierbar.

Fig. 4 zeigt eine bevorzugte Ausführungsform eines programmierbaren Frequenzteilers gemäß der Erfindung, dessen Impulsschiebernetzwerk 4 mehrere Multiplexer MUX umfaßt. Der programmierbare fraktionale Frequenzteiler hat in diesem Fall einen Teilungsfaktor von 2 + m/6, da insgesamt sechs Phasen ph1-ph6 an der Phasenauswähleinrichtung 1 angeschlossen sind.

Die Schalter S1-S6 sind in diesem Fall als MOS-Transistoren ausgebildet. Der Teilungsfaktor des N-fach Teilers N = 2.

Die Multiplexer MUX1-MUX6 werden jeweils durch zwei Bits gesteuert, die vom Decoder 6 ausgegeben werden. Der Decoder 6 hat zwei Eingänge, so dass er in diesem Fall nur eine "transparente" Einheit darstellt, welche die Eingangssignale durchleitet.

Die Verschaltung der Register FF1-FF6 kann in Abhängigkeit von den an den Eingängen S0, S1 der Multiplexer MUX1-MUX6 zugeführten Steuerbits B0, B1 geändert werden, wodurch z. B. das zweite Register FF2 mit dem fünften FF5 und dieses wiederum mit dem dritten FF3 etc. verbunden werden kann.

Bei zwei Steuerbits sind insgesamt vier verschiedene Verschaltungen der Register FF1-FF6 möglich. Die angeschlossenen Phasen ph1-ph6 können beispielsweise in der in der nachfolgenden Tabelle angegebenen Reihenfolge verschaltet werden, wodurch entsprechende Teilungsfaktoren erhalten werden.

Bezugszeichenliste

1

Phasenauswähleinrichtung

2

Steuereinheit

3

N-fach Frequenzteiler

4

Impulsschiebernetzwerk

5

Ausgang

6

Decoder
FF1-FF6 Schieberegister
Ph1-ph6 Phasen
Ph_out Phasenausgang
Fout Frequenzausgang
CK Takteingang
D Signaleingang
Q Signalausgang
MUX1-MUX6 Multiplexer
B1, B2 Steuerbits
S0, S1 Steuereingang

Claims

1. Fraktionaler Frequenzteiler, umfassend
eine Phasenauswähleinrichtung (1), an deren Eingang mehrere gegeneinander phasenverschobene Signale (Phasen ph- phK) anliegen, die abwechselnd auf einen Ausgang (ph-out) durchgeschaltet werden, an dem ein aus den Signalen (ph1-phK) gebildetes Phasensignal ausgegeben wird, und
eine Steuereinrichtung (2, 4) zur Auswahl der einzelnen Phasen (ph1-phK),
dadurch gekennzeichnet,
dass die Steuereinrichtung (2, 4) derart gestaltet ist, dass die Anzahl der Phasen (ph1-phK) und/oder die Reihenfolge, in der die Phasen (ph1-phK) auf den Ausgang (ph-out) durchgeschaltet werden, programmierbar ist.

2. Fraktionaler Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, dass die Steuereinrichtung (2, 4) ein Impulsschiebernetzwerk (4) und mehrere Schieberegister (FF1-FFK) aufweist, deren Signalein- und Ausgänge (D, Q) mit dem Impulsschiebernetzwerk (4) verbunden sind.

3. Fraktionaler Frequenzteiler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass am Ausgang (ph-out) der Phasenauswähleinrichtung (1) ein Frequenzteiler (3) angeschlossen ist, der die am Ausgang (ph-out) ausgegebene Phase um einen ganzzahligen Faktor N teilt.

4. Fraktionaler Frequenzteiler nach Anspruch 3, dadurch gekennzeichnet, dass der Teilungsfaktor N des Frequenzteilers (3) programmierbar ist.

5. Fraktionaler Frequenzteiler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Ausgang des N-fach Teilers (3) mit den Takteingängen (CK) der Schieberegister (FF1-FFK) verbunden ist, denen eine um den Faktor N geteilte Phase als Taktsignal zugeführt wird.

6. Fraktionaler Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, dass das Impulsschiebernetzwerk (4) aus Multiplexern (MUX) aufgebaut ist.

7. Fraktionaler Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, dass dem Impulsschiebernetzwerk (4) ein Decoder (6) vorgeschaltet ist.