-
Die
vorliegende Erfindung betrifft einen Spread-Spectrum-Fraktional-Phasenregelkreis,
der als Frequenzgenerator verwendet werden kann.
-
Elektromagnetische
Störung
(EMI), die von Hochfrequenzanwendungen ausgeht, stellt ein Problem
dar, das mit der Vervielfachung von kabellosen Diensten und Vorrichtungen
zunimmt. Abschirmung stellt den herkömmlichen Ansatz zum Entgegenwirken
von EMI dar. Dieser Ansatz erfordert erhebliche hardwareseitige
Investitionen. Ein anderer Ansatz ist Spread-Spectrum-Taktung (SSC),
die in Digitalschaltungen verwendet werden kann, insbesondere dann, wenn
die von einer bestimmten Anwendung benötigte Betriebsfrequenz mit
einem Phasenregelkreis (PLL-Schaltung) erzeugt wird. Bei SSC wird
eine Mittenfrequenz gemäß einem
entsprechenden Muster moduliert, so dass die Durchschnittsfrequenz
im Zeitverlauf noch immer die Mittenfrequenz ist. In der PLL kann
man eine Frequenzänderung
erreichen, indem dem Rückkopplungssignal
einzelne Phasenschritte in einer von zwei entgegengesetzten Richtungen
zugefügt
werden. In einer „Abwärtsspreizung" („down spread") wird die Phase
des Rückkopplungssignals entgegen
dem Uhrzeigersinn gedreht, für „Aufwärtsspreizung" („up spread") wird die Phase
im Uhrzeigersinn gedreht, und für „Mittenspreizung" („center spread") wird die Phase
einmal im Uhrzeigersinn und danach entgegen dem Uhrzeigersinn gedreht
(bezogen auf ein 360°-Phasendiagramm
des Rückkopplungssignals).
Um zu dem Rückkopplungssignal Phasenschritte
in einer der beiden entgegengesetzten Richtungen hinzuzufügen, kann
ein Phasenwähler
verwendet werden, wenn der in der PLL verwendete Oszillator Mehrphasenausgangssignale
hat (wie zum Beispiel ein Ringoszillator). Wenn kleine Phasenschritte
benötigt
werden, kann ein Phaseninterpolator in Verbindung mit dem Phasenwähler verwendet
werden, um die Phasenabstände
zwischen benachbarten Phasen der mehreren Oszillatorausgangssignale
zu teilen. Es wird irgendeine Logikschaltung bereitgestellt, um
den Phasenwähler
und den Phaseninterpolator gemäß einem
erwünschten Frequenzmuster
zu steuern.
-
Eine
PLL-Schaltung kann als Frequenzgenerator verwendet werden, um aus
einer Eingangsreferenzfrequenz eine Ausgangsfrequenz zu erzeugen, die
durch das Verhältnis
der in dem Eingangsteiler und in dem Rückkopplungsteiler verwendeten
Dividenden bestimmt wird. Wenn eine für eine bestimmte Anwendung
benötigte
Frequenz nicht mit festen Dividenden in dem Eingangs- bzw. Rückkopplungsteiler erreicht
werden kann, wird ein „Fraktional-N-Phasenregelkreis" benötigt. Eine
Fraktional-N-PLL kann aus einer Referenzfrequenz eine Bruchfrequenz
erzeugen. Zusätzlich
zu dem herkömmlichen
Eingangs- und Rückkopplungsteiler
der PLL enthält
die Rückkopplungsschleife
einen Phasenwähler
oder Phasen-Aligner, die dem Rückkopplungssignal
einzelne Phasenschritte in einer der beiden entgegengesetzten Richtungen
zufügen
können.
Der Phasenwähler wird
durch eine Logikschaltung gesteuert, so dass zu dem Rückkopplungssignal
die für
die gewünschte Ausgangsfrequenz
der PLL benötigte
Anzahl von Phasenschritten in einer der beiden Richtungen hinzugefügt wird.
-
In
einer Anwendung, die eine Fraktional-N-PLL benötigt, wäre es ein großer Vorteil,
wenn SSC zur Verringerung der EMI verwendet werden könnte. Ein
möglicher
Ansatz besteht in der Kopplung einer SSC-Schaltung mit der Fraktional-N-PLL. Da
beide Ansätze,
also Fraktional-N und SSC, jedoch das Konzept des Hinzufügens von
Phasenschritten zu dem Rückkopplungssignal
anwenden, können
Situationskonflikte auftreten. Eine erste Situation besteht dann,
wenn die Fraktional-N-Logik und die SSC-Logik beide gleichzeitig
einen Phasenschritt in dieselbe Richtung anfordern. In diesem Fall
werden zwei Phasenschritte benötigt,
aber wenn beide Phasenschritte gleichzeitig durchgeführt werden,
erfährt
der Rückkopplungsteiler
einen großen
Phasenschritt und kann versagen. Außerdem wird eine Phasenschieberschaltung
benötigt,
die beide Phasenschritte gleichzeitig bearbeiten kann, was schwieriger zu
erreichen ist. Eine zweite Situation besteht dann, wenn die Fraktional-N-Logik
und die SSC-Logik beide gleichzeitig einen Phasenschritt in unterschiedliche
Richtungen anfordern. In einem solchen Fall kann überhaupt
kein Phasenschritt benötigt
werden.
-
US 2007/0041486 A1 offenbart
eine Spread-Spektrum-Taktung mit einem Phasenregelkreis, der einen
Mehrphasenausgangs-Oszillator aufweist. In der Rückkoppelungsschleife sind zwei
Frequenzteiler vorgesehen. Eine Steuerschaltung empfängt das
einmal geteilte Rückkopplungssignal
und steuert die Auswahl des phasenverschobenen VCO-Ausgangssignals.
-
US 7,043,202 62 offenbart
eine Spread-Spektrum-Taktung mit einem mehrphasigen Taktsignal,
wobei sichergestellt ist, daß ein
Auswahlsignal zur Auswahl eines der Taktsignale gegenüber dem
ausgewählten
Taktsignal phasenverschoben ist.
-
DE 10 2005 050 828
A1 offenbart einen Fraktionalteiler und eine Fraktional-N-PLL
für eine
jitterfreie Fraktionalteilung einer Signalfrequenz. Es wird ein
mehrphasiges Taktsignal zur Verfügung
gestellt, aus dem sequentiell jeweils das nachfolgende phasenverschobene
Signal ausgewählt
wird, bevor das so ausgewählte
Signal einem Teiler zugeführt wird.
-
Es
ist Aufgabe der vorliegenden Erfindung, einen Fraktional-N-Phasenregelkreis
bereitzustellen, in dem SSC-Logik zum Entgegenwirken von EMI verwendet
werden kann.
-
Die
vorliegende Erfindung stellt einen Phasenregelkreis mit kombinierter
Spread-Spectrum- und Fraktional-N-Logik bereit, der mögliche Konflikte zwischen
den Phasenanforderungen der Spread-Spectrum-Logik und der Fraktional-N-Logik beseitigt.
Insbesondere stellt die Erfindung eine Kette aus einem Referenztaktteiler,
einem Phasen/Frequenzdetektor, einer Ladungspumpe mit einem Schleifenfilter,
einem spannungsgesteuerten Oszillator, der Mehrphasenausgangssignale
bereitstellt, und einer Rückkopplungsschleife
von den Mehrphasenausgängen
des spannungsgesteuerten Oszillators zu einem Rückkopplungseingang des Phasen/Frequenzdetektors
bereit. Die Rückkopplungsschleife enthält einen
Phasenwähler,
einen Rückkopplungsteiler
und einen Steuerblock mit einem Ausgang, der den Phasenwähler so
steuert, dass er eine bestimmte Phase als Eingangssignal für den Rückkopplungsteiler
auswählt.
Der Steuerblock enthält
eine Spread-Spectrum-Logikschaltung, die ein Eingangssignal von
dem Ausgang des Phasenwählers
empfängt
und ein Richtungssteuerausgangssignal und ein Phasenschrittsteuersignal
bereitstellt. Der Steuerblock enthält ferner eine Fraktional-Logikschaltung, die
ein Eingangssignal von dem Ausgang des Phasenwählers empfängt und ein Phasenschrittsteuersignal
bereitstellt. Eine Logikschnittstellenschaltung kombiniert das Richtungssteuerausgangssignal
von der Spread-Spectrum-Logikschaltung, das Phasenschrittsteuersignal
von der Spread-Spectrum-Logikschaltung und das Phasenschrittsteuersignal
von der Fraktional-Logikschaltung. Das bedeutet, dass ein einzelnes
Phasenschrittsteuersignal an den Phasenwähler geleitet wird und in einer
nachfolgenden Rückkopplungstaktperiode
ein weiteres Phasenschrittsteuersignal an den Phasenwähler geleitet wird,
wenn sowohl die Spread-Spectrum-Logikschaltung als auch die Fraktional-Logikschaltung
in derselben Taktperiode einen Phasenschritt in dieselbe Richtung
anfordern. Des Weiteren wird kein Phasenschrittsteuersignal an den
Phasenwähler
geleitet, wenn die Spread-Spectrum-Logikschaltung und die Fraktional-Logikschaltung
in derselben Rückkopplungstaktperiode
einen Phasenschritt in unterschiedliche Richtungen anfordern.
-
Der
Phasenregelkreis gemäß der vorliegenden
Erfindung umfasst wie auch ein herkömmlicher Phasenregelkreis einen
Phasen/Frequenzdetektor, eine Ladungspumpe und ein Schleifenfilter
und einen spannungsgesteuerten Oszillator sowie einen Referenztaktteiler.
Der spannungsgesteuerte Oszillator kann so betrieben werden, dass
er Mehrphasenausgangssignale bereitstellt, und diese Mehrphasenausgangssignale
werden an den Eingang des Phasenregelkreises an dem Rückkopplungseingang
des Phasen/Frequenzdetektors rückgekoppelt.
In der Rückkopplungsschleife
werden zwischen dem Ausgang des spannungsgesteuerten Oszillators
und dem Rückkopplungseingang
des Phasen/Frequenzdetektors ein Phasenwähler, ein Rückkopplungsteiler und ein Steuerblock
bereitgestellt. Der Ausgang des Steuerblocks kann so betrieben werden,
dass er den Phasenwähler
so steuert, dass er eine bestimmte Phase von dem Mehrphasenausgangssignal
des spannungsgesteuerten Oszillators auswählt und diese Phase dem Rückkopplungsteiler
zuführt.
Der Steuerblock kann eine Spread-Spectrum-Logikschaltung enthalten, die ein Richtungssteuersignal
und ein Phasenschrittsteuersignal ausgibt. Die Spread-Spectrum-Logikschaltung
funktioniert durch Beschleunigen oder Verlangsamen der Phasenänderungsgeschwindigkeit
in dem Rückkopplungspfad.
Wenn diese Phasenänderung
mit einem Phasenregelkreis integriert wird, erhält man eine Frequenzänderung,
die zur Gegenwirkung von EMI verwendet werden kann. Anders ausgedrückt, die
Mittenfrequenz des Ausgangs der PLL wird gemäß einem entsprechenden Muster
so moduliert, dass die Durchschnittsfrequenz im Zeitverlauf auf
der Mittenfrequenz bleibt. Der Steuerblock kann ferner eine Fraktional-Logikschaltung
und eine Logikschnittstellenschaltung enthalten. Die Fraktional-Logikschaltung
empfängt
an ihrem Eingang das Ausgangssignal des Phasenwählers und gibt dann ein Phasenschrittsteuersignal
aus. Die Logikschnittstellenschaltung kann so betrieben werden,
dass sie das Richtungssteuerausgangssignal und das Phasenschrittsteuersignal
von der Spread-Spectrum-Logikschaltung zusammen mit dem Phasenschrittsteuersignal
von der Fraktional-Logikschaltung verknüpft. Auf diese Weise führt die
Logikschnittstellenschaltung, wenn sowohl die Spread-Spectrum-Logikschaltung
als auch die Fraktional-Logikschaltung in derselben Taktperiode
einen Phasenschritt in dieselbe Richtung anfordern, dem Phasenwähler ein
einzelnes Phasenschrittsteuersignal in dieser Taktperiode zu. In
einer nachfolgenden Taktperiode leitet die Logikschnittstellenschaltung
ein weiteres Phasenschrittsteuersignal an den Phasenwähler. Wenn
jedoch sowohl die Spread-Spectrum-Logikschaltung als auch die Fraktional-Logikschaltung
in derselben Taktperiode einen Phasenschritt in unterschiedliche
Richtungen anfordern, leitet die Logikschnittstellenschaltung kein
Phasenschrittsteuersignal an den Phasenwähler. Dementsprechend stellt
die Logikschnittstellenschaltung durch Durchführung von zwei Phasenschritten
in unmittelbar aufeinander folgenden Perioden sicher, dass ein großer Phasenschritt
vermieden wird, wenn die Fraktional-N-Logik und die SSC-Logik beide gleichzeitig
einen Phasenschritt in dieselbe Richtung anfordern. Wenn die Fraktional-N-Logik
und die SSC-Logik beide gleichzeitig einen Phasenschritt in unterschiedliche
Richtungen anfordern, findet überhaupt
kein Phasenschritt statt, da in diesem Fall überhaupt keine Phasenverschiebung
benötigt
wird. Auf diese Weise wird einer EMI in dem Fraktional-N-Phasenregelkreis
entgegengewirkt, ohne erhebliche Hardwareinvestitionen für elektromagnetische
Abschirmung zu erfordern. Je nach spezifischer Architektur der Logikschnittstellenschaltung
können zwei
Anforderungen als gleichzeitig auftretend angesehen werden, wenn
sie an dem Phasenwähler gleichzeitig
ankommen, und nicht, wenn sie gleichzeitig ausgegeben wurden.
-
Vorzugsweise
enthält
der Phasenwähler
einen Phaseninterpolator, der ein Ausgangssignal von dem spannungsgesteuerten
Oszillator empfängt. Das
Ausgangssignal des Interpolators wird dann an die Fraktional-Logikschaltung
und ebenfalls an die Logikschnittstellenschaltung angelegt. Die
Logikschnittstellenschaltung kann dann den Interpolator so steuern,
dass er basierend auf den von dem Interpolator abgeleiteten Ausgangssignalen
der Spread-Spectrum-Logikschaltung und der Fraktional-N-Logik aus
den Mehrphasenausgangssignalen des spannungsgesteuerten Oszillators
eine bestimmte Phase auswählt.
-
Die
Logikschnittstellenschaltung kann zwei durch den Ausgang des Phasenwählers getaktete Schieberegister
enthalten. Ein erstes der Schieberegister hat Eingänge für den Empfang
des Richtungssteuerausgangssignals von der Spread-Spectrum-Logikschaltung,
des Phasenschrittsteuersignals von der Spread-Spectrum-Logikschaltung
und des Phasenschrittsteuersignals von der Fraktional-Logikschaltung.
Ein zweites der Schieberegister hat Eingänge für den Empfang des Richtungssteuerausgangssignals
von der Spread-Spectrum-Logikschaltung und des Phasenschrittsteuersignals
von der Spread-Spectrum-Logikschaltung. Die Ausgänge der Schieberegister sind
mit einem ODER-Gatter verknüpft,
um dem Phasenwähler
ein Phasenschrittsteuersignal bereitzustellen. Ein Schieberegister empfängt drei
Eingangssignale; das Richtungssteuersignal und das Phasenschrittsteuersignal
von der Spread-Spectrum-Logikschaltung sowie das Phasenschrittsteuersignal
von der Fraktional-Logikschaltung. Das andere Register empfängt zwei
Eingangssignale; das Richtungssteuerausgangssignal und das Phasenschrittsteuersignal
von der Spread-Spectrum-Logikschaltung. Beide Schieberegister empfangen
dasselbe Taktsignal an ihren Takteingängen, das das Ausgangssignal
des Phasenwählers
ist. Ein ODER-Gatter kann dann so betrieben werden, dass es die
Ausgangssignale beider Schieberegister mit dem Ausgangssignal des
ODER-Gatters, das dem Phasenwähler
zugeführt
wird, verknüpft.
Dieses Ausgangssignal zeigt dem Phasenwähler an, um wie viel er die
Phase des Ausgangssignals verschieben soll. Vorzugsweise stellt
das zweite Schieberegister dem Phasenwähler ein Richtungssteuersignal
bereit, das dem Phasenwähler
die Richtung angibt, in der die Phase verschoben werden soll (im
Uhrzeigersinn, entgegen dem Uhrzeigersinn oder überhaupt nicht).
-
Weitere
Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden
Beschreibung einer bevorzugten Ausführungsform und aus den beigefügten Zeichnungen.
Es zeigen:
-
1 einen
vereinfachten Schaltplan eines herkömmlichen Phasenregelkreises,
das Spread-Spectrum-Logik einsetzt;
-
2 einen
vereinfachten Schaltplan eines Phasenregelkreises, das Fraktional-N-Logik
einsetzt;
-
3 einen
vereinfachten Schaltplan eines Phasenregelkreises gemäß der Erfindung;
-
4 ein
vereinfachtes schematisches Schaltbild einer Logikschnittstellenschaltung
für einen
Phasenregelkreis gemäß der Erfindung;
-
5A und 5B vereinfachte
Schaltbilder von Schaltungsblöcken
einer Logikschnittstellenschaltung für einen Phasenregelkreis gemäß der Erfindung;
-
6 ein
erstes Beispiel eines Zeitdiagramms für eine Logikschnittstellenschaltung
in einem Phasenregelkreis gemäß der Erfindung;
-
7 ein
zweites Beispiel eines Zeitdiagramms für eine Logikschnittstellenschaltung
in einem Phasenregelkreis gemäß der Erfindung;
und
-
8 ein
drittes Beispiel eines Zeitdiagramms für eine Logikschnittstellenschaltung
in einem Phasenregelkreis gemäß der Erfindung.
-
1 zeigt
einen herkömmlichen Spread-Spectrum-Logik-Phasenregelkreis
mit einem Phasen/Frequenzdetektor, der so betrieben werden kann,
dass er Eingangssignale von einem Referenztaktteiler 1/N und einem
Rückkopplungsteiler
1/M empfängt.
Einem Phasen/Frequenzdetektor PFD werden ein Referenzeingangstaktsignal
REF und ein Rückkopplungstaktsignal
FB zugeführt.
Der Ausgang des Phasen/Frequenzdetektors ist mit dem Eingang einer
Ladungspumpe CP verbunden, wobei der Ausgang der Ladungspumpe über ein
Schleifenfilter LPF mit einem Eingang eines spannungsgesteuerten
Oszillators VCO verbunden ist. Der spannungsgesteuerte Oszillator
VCO kann so betrieben werden, dass er Mehrphasenausgangssignale
ausgibt, von denen eins als Ausgangsfrequenz ausgewählt wird,
und von denen alle an einem Multiplexer MUX angelegt werden. Der
Ausgang des Multiplexers MUX ist mit dem Rückkopplungsteiler 1/M und ebenfalls
mit dem Eingang eines Steuerblocks CB verbunden. Der Steuerblock
CB wird durch eine Spread-Spectrum-Logikstufe SSC gebildet, die
einen Eingang hat, der mit dem Ausgang des Multiplexers MUX verbunden
ist, und einen Ausgang, der mit einer Zählersteuerstufe CC verbunden
ist. Der Ausgang der Zählersteuerstufe CC
ist mit einem Steuereingang des Multiplexers MUX verbunden.
-
Eine
der von dem spannungsgesteuerten Oszillator VCO ausgegebenen Phasen
wird als Ausgangstakt eines Taktgenerators verwendet. Die Mehrphasenausgangssignale
des spannungsgesteuerten Oszillators VCO werden dann den Eingängen des
Multiplexer MUX zugeführt,
wobei das Ausgangssignal des Multiplexers MUX in einer Rückkopplungsschleife über den
Rückkopplungsteiler
1/M an den Rückkopplungseingang
des Phasen/Frequenzdetektors PFD rückgekoppelt wird. Das Ausgangssignal
des Multiplexers MUX wird ebenfalls der Spread-Spectrum-Logikstufe
SSC zugeführt.
Wenn die Geschwindigkeit von Phasenänderungen in der Rückkopplungsschleife
beschleunigt oder verlangsamt wird und diese Phasenänderung
in den Phasenregelkreis integriert wird, erhält man eine Frequenzänderung.
Die Architektur und die Funktionalität der Spread-Spectrum-Stufe
SSC hängen
von dem Beschleunigungs- bzw. Verlangsamungsprofil ab. Für eine Abwärtsspreizung
der Frequenz werden die Phasen entgegen dem Uhrzeigersinn gedreht, und
für eine
Aufwärtsspreizung
werden die Phasen im Uhrzeigersinn gedreht. Zur Erzeugung der Mittenspreizung
werden die Phasen einmal im Uhrzeigersinn und dann einmal entgegen
dem Uhrzeigersinn gedreht.
-
2 zeigt
einen herkömmlichen
Fraktional-N-Phasenregelkreis. Der Phasenregelkreis ist fast identisch
zu dem in 1 gezeigten Schaltkreis, außer, dass
an Stelle des Steuerblocks CB eine Fraktional-Logikstufe FL bereitgestellt
wird, so dass der Ausgang des Multiplexers MUX mit dem Eingang der Fraktional-Logikstufe
FL verbunden ist und der Ausgang der Fraktional-Logikstufe FL mit dem Steuereingang
des Multiplexers MUX verbunden ist.
-
Der
Betrieb dieses Phasenregelkreises basiert ebenfalls auf einer Phasenverschiebung
in dem Rückkopplungspfad,
außer,
dass die Phasenverschiebung nun von der Fraktional-Logikstufe FL
an Stelle der Spread-Spectrum-Logikstufe
SSC angefordert wird. Wenn man die Spread-Spectrum-Logikstufe SSC und
die Fraktional-Logikstufe jedoch kombiniert, treten die folgenden
Konflikte auf. Erstens können
die Spread-Spectrum-Logik und die Fraktional-N-Logik gleichzeitig
eine Phasenänderungsanforderung
in dieselbe Richtung senden. In dieser Situation müssen effektiv
zwei Phasen gleichzeitig verschoben werden. Wenn ein Schaltkreis
implementiert ist, um zwei Phasen gleichzeitig zu verschieben, erfährt der
Rückkopplungsteiler
1/M einen großen
Phasensprung und kann versagen, und außerdem wird der Phasenschieberkreis
kompliziert. Zweitens kann ein Konflikt auftreten, wenn die Spread-Spectrum-Logik SSC und die
Fraktional-N-Logik gleichzeitig eine Phasenverschiebungsanforderung
in unterschiedliche Richtungen senden. Effektiv wird in diesem Fall überhaupt
keine Phasenverschiebung benötigt.
-
3 zeigt
einen Phasenregelkreis gemäß der Erfindung,
in dem die Probleme der Kopplung von Spread-Spectrum-Logik mit Fraktional-N-Logik überwunden
werden. Ein Referenztaktteiler 1/N wird an dem Eingang eines Phasenfrequenzdetektors PFD
bereitgestellt und kann so betrieben werden, dass er ein Referenztaktsignal
Ref empfängt.
Der Ausgang des Phasen/Frequenzdetektors ist mit einer Ladungspumpen-
und Schleifenfilterstufe CPLF verbunden, deren Ausgang mit einem
spannungsgesteuerten Oszillator VCO verbunden ist. Der spannungsgesteuerte
Oszillator VCO kann so betrieben werden, dass er Mehrphasenausgangssignale
bereitstellt, die einem Interpolator INT zugeführt werden. Der Interpolator
INT fungiert als Phasenwähler und
könnte
zum Beispiel ebenso als Multiplexer implementiert sein. Eines der
Mehrphasenausgangssignale des spannungsgesteuerten Oszillators VCO wird
als künstlich
hergestelltes Frequenzausgangssignal ausgewählt.
-
Der
Interpolator INT wird in der Rückkopplungsschleife
des Phasenregelkreises so bereitgestellt, dass sein Ausgang mit
einem Rückkopplungsteiler
1/M verbunden ist, wobei der Ausgang des Rückkopplungsteilers 1/M dem
Rückkopplungseingang
des Phasen/Frequenzdetektors PFD zugeführt wird. Außerdem ist
der Ausgang des Interpolators INT mit den Eingängen einer Spread-Spectrum-Logikstufe
SSC, einer Fraktional-Logikstufe Frac-N und einer Logikschnittstellenschaltung
LOGIC X verbunden. Die Spread-Spectrum-Logikstufe SSC, die Fraktional-Logikstufe
Frac-N und die Logikschnittstellenschaltung LOGIC X bilden einen
Steuerblock CB zur Steuerung des Interpolators derart, dass er aus
dem Mehrphasenausgangssignal des spannungsgesteuerten Oszillators
VCO eine bestimmte Phase auswählt.
Die Spread-Spectrum-Logikstufe SSC kann so betrieben werden, dass
sie der Logikschnittstellenschaltung LOGIC X zwei Ausgangssignale
bereitstellt; ein Richtungssteuersignal und ein Phasenschrittsteuersignal.
Die Fraktional-Logikstufe Frac-N kann so betrieben werden, dass
sie der Logikschnittstellenschaltung LOGIC X ein Phasensteuerausgangssignal
bereitstellt. Die Logikschnittstellenschaltung LOGIC X stellt dann
dem Interpolator INT basierend auf den Ausgangssignalen, die sie
von der Spread-Spectrum-Logikstufe SSC und der Fraktional-Logikstufe
Frac-N empfängt,
ein Eingangssignal bereit.
-
Die
Spread-Spectrum-Logikstufe SSC und die Fraktional-Logikstufe Frac-N
empfangen beide das Ausgangssignal des Interpolators INT, das aus den
Mehrphasenausgangssignalen des spannungsgesteuerten Oszillators
VCO ausgewählt
wurde. Es wird dann sowohl in der Spread-Spectrum-Logikstufe SSC
als auch in der Fraktional-Logikstufe Frac-N bestimmt, wie der Interpolator
INT zu steuern ist, um die richtige nächste Taktphase zu erzeugen.
Wenn es erforderlich ist, die Ausgangsfrequenz zu modulieren, zeigt
die Spread-Spectrum-Logikstufe SSC unter Verwendung des Richtungssteuerausgangssignals an,
in welche Richtung die Phase des Rückkopplungssignals gedreht
werden sollte. In diesem Beispiel wird die Phase des Rückkopplungssignals
entgegengesetzt dem Uhrzeigersinn gedreht, wenn es erforderlich
ist, die Frequenz-"Abwärtsspreizung" zu verringern, und
die Phase wird im Uhrzeigersinn gedreht, wenn es erforderlich ist,
die Frequenz-"Aufwärtsspreizung" zu erhöhen, wobei
es jedoch auch anders herum sein kann. Die Phasendrehung des Signals
wird durch das von der Spread-Spectrum-Logikstufe SSC ausgegebene
Richtungssteuerausgangssignal gesteuert. Die Spread-Spectrum-Logikstufe
SSC und die Fraktional-Logikstufe Frac-N können dann beide durch die an
ihren Ausgängen
bereitgestellten Phasenschrittsteuersignale anzeigen, dass zu dem
Rückkopplungssignal
einzelne Phasenschritte hinzugefügt
werden sollten. Wenn sowohl die Spread-Spectrum-Logikstufe SSC als auch die
Fraktional-Logikstufe Frac-N in derselben Rückkopplungstaktperiode einen
Phasenschritt in dieselbe Richtung anfordern, leitet die Logikschnittstellenschaltung
LOGIC X ein einzelnes Phasenschrittsteuersignal an den Interpolator
INT, gefolgt von einem weiteren Phasenschrittsteuersignal in der
nachfolgenden Taktperiode. Der Interpolator INT stellt dann die
Phase des Rückkopplungssignals
entsprechend ein, um dessen Mittenfrequenz auf die benötigte Ausgangsfrequenz
zu modulieren. Wenn die Spread-Spectrum-Logikstufe SSC und die Fraktional-Logikstufe
Frac-N jedoch in derselben Rückkopplungstaktperiode
einen Phasenschritt in unterschiedliche Richtungen anfordern, leitet
die Logikschnittstellenschaltung LOGIC X kein Phasenschrittsteuersignal
an den Interpolator INT.
-
Die
Logikschnittstellenschaltung LOGIC X ist in 4 und 5 ausführlicher
gezeigt, wobei die 6 bis 8 Zeitdiagramme
in verschiedenen Stadien der Logikschnittstellenschaltung LOGIC
X zeigen. Die Logikschnittstellenschaltung LOGIC X umfasst zwei
Schieberegister, die jeweils aus drei Flipflops DFF bestehen. Das
erste Schieberegister hat eine Detektions/Setzstufe D&S an den Setzeingängen zweier
DFFs, die in 5A ausführlich gezeigt ist, und kann
so betrieben werden, dass es zwei Eingangssignale D01 und D02 von
der Spread-Spectrum-Logikstufe
empfängt – das Richtungssteuersignal
(DIR bzw. D01) bzw. das Phasenschrittsteuersignal (D02). Das zweite
Schieberegister hat an seinem Eingang eine Richtungsdetektionsstufe
D&D, die in 5B ausführlich gezeigt
ist. Die Richtungsdetektionsstufe D&D kann ebenfalls so betrieben werden, dass
sie das Richtungssteuereingangssignal und das Phasenschrittsteuereingangssignal
D01 bzw. D02 von der Spread-Spectrum-Logikstufe empfängt.
-
Der
Betrieb der Logikschnittstellenschaltung LOGIC X wird nun unter
Bezugnahme auf 4, 5A und 5B und
unter Bezugnahme auf die Zeitdiagramme in 6 bis 8 beschrieben.
Wie aus 5A und 5B ersichtlich
wurde, ist die Detektions/Setzstufe D&S aktiviert und die Richtungsdetektionsstufe
D&D ist nicht
aktiviert, wenn der Eingang D01 niedrig ist. Wenn nun der Eingang
D1 niedrig ist und eine ansteigende Flanke an D02 ankommt, führt dies
an D06 zu einer ansteigenden Flanke. Wenn D07 während dieser ansteigenden Flanke
einen niedrigen Zustand aufweist, bleibt D08 niedrig, da das Flipflop
DFF08 zurückgesetzt
bleibt. Wenn jedoch D07 während
einer ansteigenden Flanke an E01 hoch ist, wird D08 eine Verzögerung DLY
lang gesetzt und dann wieder zurückgesetzt.
Das bedeutet, dass an D08 eine ansteigende Flanke erzeugt wird.
Wenn nun D01 hoch ist, geschieht in der Detektions/Setzstufe D&S während der
ansteigenden Flanke an D02 nichts. In der Richtungsdetektionsstufe D&D wird die ansteigende
Flanke jedoch, wie in 5B gezeigt, an D001 weitergeleitet.
-
Wie
aus 4 ersichtlich wurde, enthält das erste Schieberegister
die Flipflops DFF01, DFF02, DFF03, DFF04, die Gatter AND01 und AND02
sowie die Detektier/Setzstufe D&S.
Dieses Schieberegister ist in dem Fall in Betrieb, wenn sowohl die Spread-Spectrum-Logikstufe
als auch die Fraktional-N-Logikstufe
versuchen, die Phase in dieselbe Richtung zum Beispiel im Uhrzeigersinn
zu drehen. Das zweite Schieberegister enthält die Flipflops DFF05, DFF06
und DFF07, die Gatter AND03 und AND04 sowie die Richtungsdetektionsstufe
D&D. In diesem
Fall wird angenommen, dass die Phase im Uhrzeigersinn gedreht werden
sollte, wenn der Eingang D01 (=DIR) logisch 0 ist, und, dass die
Phase entgegengesetzt dem Uhrzeigersinn gedreht werden sollte, wenn
er logisch 1 ist. Dies ist jedoch keine Einschränkung des Schaltkreises, und
die Phase könnte auch
für eine
logische 0 entgegen dem Uhrzeigersinn und für eine logische 1 im Uhrzeigersinn
gedreht werden. Das erste Schieberegister empfängt ebenfalls ein Phasenschrittsteuersignal
D03 von dem Ausgang der Fraktional-N-Stufe Frac-N. Das Signal D02
aktiviert die Phasenverschiebung, das Signal D01 bestimmt die Richtung
der Phasenverschiebung, und das Signal D03 löst die Phasenänderung
aus. Wenn das Signal D03 an dem Setzeingang des Flipflops DFF01
in dem ersten Schieberegister empfangen wird, wird das Flipflop
DFF01 gesetzt, und wenn das Signal D02 an der Richtungsdetektionsschaltung D&D empfangen wird,
wird die Richtungsdetektionsschaltung D&D aktiviert. Wenn das Signal D01
logisch niedrig ist, detektiert es die Detektions/Setzstufe D&S. Gleichzeitig überwacht
sie das aus dem Flipflop DFF02 in dem ersten Schieberegister ausgegebene
Signal D07. Wenn D07 logisch 0 ist, setzt die Detektions/Setzstufe
D&S das Flipflop
DFF02, und wenn D07 logisch 1 ist, setzt die Detektions/Setzstufe D&S das nächste Flipflop
in dem seriellen Schieberegister DFF03. In diesem Fall wird die
Richtungsdetektionsschaltung D&D
nicht aktiviert. Hierdurch wird der Konflikt, der auftritt, wenn
sowohl die Spread-Spectrum-Stufe als auch die Fraktional-N-Stufe
gleichzeitig versuchen, die Phase in dieselbe Richtung zu verschieben,
beseitigt. Wenn das Phasenschrittsteuersignal D02 an der Richtungsdetektionsschaltung
D&D ankommt und
das Signal D01 logisch 1 ist, detektiert die Richtungsdetektionsschaltung
D&D das Signal
D02 und setzt das Flipflop DFF05 in dem zweiten Schieberegister.
Die Detektions/Setzstufe D&S
wird in diesem Fall nicht aktiviert. Die Flipflopinhalte werden
in dem ersten Schieberegister (DFF01; DFF02; DFF03) oder in dem
zweiten Schieberegister (DFF05; DFF06) jede Taktperiode verschoben.
Wenn das von dem Flipflop DFF03 in dem ersten Schieberegister ausgegebene
Signal D09 logisch hoch ist und das von dem Flipflop DFF06 in dem
zweiten Schieberegister ausgegebene Signal D15 ebenfalls logisch
hoch ist, tasten das Flipflop DFF04 in dem ersten Schieberegister
und das Flipflop DFF07 in dem zweiten Schieberegister bei der nächsten Taktimpulsflanke
an der negativen Flanke des Takts eine logische 0 ab und der Ausgang
der Logikstufe LOGIC X (somit der Eingang des Interpolators INT)
ist logisch 0. Dies gibt an, dass es überhaupt keine Phasenverschiebung gibt,
wenn es gleichzeitig eine Verschiebung im Uhrzeigersinn und eine
Verschiebung entgegen dem Uhrzeigersinn gibt.
-
Dementsprechend
dient die Stufe LOGIC X dazu, zwei an dem Eingang der Stufe LOGIC
X gleichzeitig auftretende Phasenverschiebungsanforderungen in eine
serielle Reihenfolge zu bringen. Wenn die Fraktional-N-Stufe Frac-N
eine Phasenverschiebung anfordert, wird die Anfrage durch die Schieberegister
durchgeschoben. Nach drei Taktperioden wird die entsprechende Phasenverschiebung durchgeführt, wenn
kein Konflikt auftritt. Wenn die Stufe SSC eine Phasenverschiebung
anfordert, wird nur das zweite Flipflop des entsprechenden Schieberegisters
gesetzt. Somit wird die benötigte
Phasenverschiebung nach zwei Taktperioden durchgeführt, wenn
kein Konflikt auftritt. Wenn eine Phasenverschiebung von beiden
Stufen Frac-N und SSC gleichzeitig angefordert wird, wird der Konflikt
folglich durch die unterschiedlich festgelegte Anzahl von Taktperioden
automatisch beseitigt, und die zwei angeforderten Phasenverschiebungen
werden auf zwei aufeinander folgende Taktperioden verteilt. Wenn
die Spread-Spectrum-Stufe SSC jedoch eine Phasenverschiebung eine
Taktperiode später
als die Stufe Frac-N anfordert, kann an dem Ausgang des Schieberegisters
ein Konflikt auftreten. In dieser Situation wird keine Phasenverschiebung
durchgeführt.
In dem Kontext der vorliegenden Ausführungsform verursachen die
beiden entgegengesetzten Phasenverschiebungsanforderungen einen
Konflikt, wenn sie gleichzeitig an dem Ausgang der beiden Schieberegister
und nicht an dem Eingang auftreten. Dies ergibt sich auf Grund der
unterschiedlich festgelegten Anzahl von Taktperioden, die für das Durchschieben der
Anforderungen durch die beiden Register benötigt werden. Wenn die beiden
Anforderungen in entgegengesetzte Richtungen gleichzeitig an dem
Eingang auftreten, können
zwei Phasenverschiebungen ohne einen Konflikt durchgeführt werden.
Somit kann sich die Gleichzeitigkeit von zwei in Konflikt stehenden
Anforderungen in dem Kontext der vorliegenden Erfindung auf zwei
Anforderungen beziehen, die von den entsprechenden Stufen in aufeinander
folgenden Taktperioden und nicht in derselben Taktperiode ausgegeben
werden. In einer anderen Ausführungsform mit
einer anderen Architektur kann der Konflikt jedoch auftreten, wenn
die Anforderungen in derselben Taktperiode ausgegeben werden. Dieser
Konflikt kann dann auf dieselbe Weise wie unter Bezugnahme auf die
vorliegende Ausführungsform
der Erfindung gelöst
werden, indem überhaupt
keine Phasenverschiebung durchgeführt wird. 6 bis 8 stellen
wiederum drei verschiedene Situationen für die in 4, 5A und 5B gezeigte
Ausführungsform
dar.
-
6 zeigt
die Situation, in der die Spread-Spectrum-Logikstufe und die Fraktional-N-Stufe
Frac-N gleichzeitig eine Phasenverschiebung in derselben Richtung
anfordern. Dies führt
dazu, dass der Ausgang D13 der Logikstufe LOGIC X von dem Interpolator
INT eine Phasenänderung
in aufeinander folgenden Taktperioden anfordert. 7 zeigt
eine Situation, in der sowohl die Spread-Spectrum-Logikstufe als
auch die Fraktional-N-Stufe Frac-N gleichzeitig eine Phasenverschiebungsanforderung
in unterschiedliche Richtungen senden. Wiederum führt dies
dazu, dass die Logikstufe LOGIC X von dem Interpolator INT eine
Phasenänderung
in aufeinander folgenden Taktperioden anfordert. Somit löst der Schaltkreis
den Konflikt durch Bereitstellung zweier aufeinander folgender Phasenverschiebungen,
wie durch die beiden Impulse von D13 angedeutet wird. 8 zeigt
den Fall, in dem die Spread-Spectrum-Logikstufe und die Fraktional-N-Stufe
Frac-N Phasenänderungsanforderungen in
aufeinander folgenden Taktperioden senden. In diesem Fall wird die
Phasenverschiebung aufgehoben, und der Ausgang D13 der Logikstufe
LOGIC X bleibt auf logisch 0.