DE102007042070B3 - Spread-spectrum-fractional-phase locked loop circuit for use as frequency generator, has interface circuit combining signals, where single signal is not guided, when stages require phase-step in same clock period and in different directions - Google Patents
Spread-spectrum-fractional-phase locked loop circuit for use as frequency generator, has interface circuit combining signals, where single signal is not guided, when stages require phase-step in same clock period and in different directions Download PDFInfo
- Publication number
- DE102007042070B3 DE102007042070B3 DE102007042070A DE102007042070A DE102007042070B3 DE 102007042070 B3 DE102007042070 B3 DE 102007042070B3 DE 102007042070 A DE102007042070 A DE 102007042070A DE 102007042070 A DE102007042070 A DE 102007042070A DE 102007042070 B3 DE102007042070 B3 DE 102007042070B3
- Authority
- DE
- Germany
- Prior art keywords
- phase
- logic
- spread spectrum
- fractional
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001228 spectrum Methods 0.000 claims abstract description 66
- 230000010363 phase shift Effects 0.000 description 26
- 238000001514 detection method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 5
- 238000012508 change request Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft einen Spread-Spectrum-Fraktional-Phasenregelkreis, der als Frequenzgenerator verwendet werden kann.The The present invention relates to a spread spectrum fractional phase locked loop, which can be used as a frequency generator.
Elektromagnetische Störung (EMI), die von Hochfrequenzanwendungen ausgeht, stellt ein Problem dar, das mit der Vervielfachung von kabellosen Diensten und Vorrichtungen zunimmt. Abschirmung stellt den herkömmlichen Ansatz zum Entgegenwirken von EMI dar. Dieser Ansatz erfordert erhebliche hardwareseitige Investitionen. Ein anderer Ansatz ist Spread-Spectrum-Taktung (SSC), die in Digitalschaltungen verwendet werden kann, insbesondere dann, wenn die von einer bestimmten Anwendung benötigte Betriebsfrequenz mit einem Phasenregelkreis (PLL-Schaltung) erzeugt wird. Bei SSC wird eine Mittenfrequenz gemäß einem entsprechenden Muster moduliert, so dass die Durchschnittsfrequenz im Zeitverlauf noch immer die Mittenfrequenz ist. In der PLL kann man eine Frequenzänderung erreichen, indem dem Rückkopplungssignal einzelne Phasenschritte in einer von zwei entgegengesetzten Richtungen zugefügt werden. In einer „Abwärtsspreizung" („down spread") wird die Phase des Rückkopplungssignals entgegen dem Uhrzeigersinn gedreht, für „Aufwärtsspreizung" („up spread") wird die Phase im Uhrzeigersinn gedreht, und für „Mittenspreizung" („center spread") wird die Phase einmal im Uhrzeigersinn und danach entgegen dem Uhrzeigersinn gedreht (bezogen auf ein 360°-Phasendiagramm des Rückkopplungssignals). Um zu dem Rückkopplungssignal Phasenschritte in einer der beiden entgegengesetzten Richtungen hinzuzufügen, kann ein Phasenwähler verwendet werden, wenn der in der PLL verwendete Oszillator Mehrphasenausgangssignale hat (wie zum Beispiel ein Ringoszillator). Wenn kleine Phasenschritte benötigt werden, kann ein Phaseninterpolator in Verbindung mit dem Phasenwähler verwendet werden, um die Phasenabstände zwischen benachbarten Phasen der mehreren Oszillatorausgangssignale zu teilen. Es wird irgendeine Logikschaltung bereitgestellt, um den Phasenwähler und den Phaseninterpolator gemäß einem erwünschten Frequenzmuster zu steuern.electromagnetic disorder (EMI), which emanates from high-frequency applications, poses a problem This is the multiplication of wireless services and devices increases. Shielding is the conventional approach to counteract EMI. This approach requires significant hardware Investments. Another approach is spread spectrum clocking (SSC), which can be used in digital circuits, especially if the operating frequency required by a particular application a phase locked loop (PLL) is generated. At SSC will a center frequency according to a modulated corresponding pattern, so that the average frequency over time, the center frequency is still. In the PLL can you change the frequency reach by the feedback signal single phase steps in one of two opposite directions added become. In a "down spread" phase becomes the phase the feedback signal Turned clockwise, for "up spread" is the phase rotated in the clockwise direction, and for "center spread" becomes the phase once clockwise and then counterclockwise (based on a 360 ° phase diagram the feedback signal). To phase sequence to the feedback signal can add in one of the two opposite directions a phase selector used when the oscillator used in the PLL multiphase output signals has (such as a ring oscillator). When small phase steps needed A phase interpolator may be used in conjunction with the phase selector be to the phase gaps between adjacent phases of the plurality of oscillator output signals to share. Any logic circuit is provided to the phase selector and the phase interpolator according to a desired frequency pattern to control.
Eine PLL-Schaltung kann als Frequenzgenerator verwendet werden, um aus einer Eingangsreferenzfrequenz eine Ausgangsfrequenz zu erzeugen, die durch das Verhältnis der in dem Eingangsteiler und in dem Rückkopplungsteiler verwendeten Dividenden bestimmt wird. Wenn eine für eine bestimmte Anwendung benötigte Frequenz nicht mit festen Dividenden in dem Eingangs- bzw. Rückkopplungsteiler erreicht werden kann, wird ein „Fraktional-N-Phasenregelkreis" benötigt. Eine Fraktional-N-PLL kann aus einer Referenzfrequenz eine Bruchfrequenz erzeugen. Zusätzlich zu dem herkömmlichen Eingangs- und Rückkopplungsteiler der PLL enthält die Rückkopplungsschleife einen Phasenwähler oder Phasen-Aligner, die dem Rückkopplungssignal einzelne Phasenschritte in einer der beiden entgegengesetzten Richtungen zufügen können. Der Phasenwähler wird durch eine Logikschaltung gesteuert, so dass zu dem Rückkopplungssignal die für die gewünschte Ausgangsfrequenz der PLL benötigte Anzahl von Phasenschritten in einer der beiden Richtungen hinzugefügt wird.A PLL circuit can be used as a frequency generator to off an input reference frequency to produce an output frequency which through the relationship that used in the input divider and in the feedback divider Dividends is determined. If one for a particular application needed Frequency not achieved with fixed dividends in the input or feedback divider a "fractional-N phase locked loop" is required Fractional-N PLL can turn a reference frequency into a fractional frequency produce. additionally to the conventional one Input and feedback divider contains the PLL the feedback loop a phase selector or phase aligner, the feedback signal individual phase steps in one of the two opposite directions inflict can. The phase selector will controlled by a logic circuit, so that the feedback signal the for the desired output frequency the PLL needed Number of phase steps in one of the two directions is added.
In einer Anwendung, die eine Fraktional-N-PLL benötigt, wäre es ein großer Vorteil, wenn SSC zur Verringerung der EMI verwendet werden könnte. Ein möglicher Ansatz besteht in der Kopplung einer SSC-Schaltung mit der Fraktional-N-PLL. Da beide Ansätze, also Fraktional-N und SSC, jedoch das Konzept des Hinzufügens von Phasenschritten zu dem Rückkopplungssignal anwenden, können Situationskonflikte auftreten. Eine erste Situation besteht dann, wenn die Fraktional-N-Logik und die SSC-Logik beide gleichzeitig einen Phasenschritt in dieselbe Richtung anfordern. In diesem Fall werden zwei Phasenschritte benötigt, aber wenn beide Phasenschritte gleichzeitig durchgeführt werden, erfährt der Rückkopplungsteiler einen großen Phasenschritt und kann versagen. Außerdem wird eine Phasenschieberschaltung benötigt, die beide Phasenschritte gleichzeitig bearbeiten kann, was schwieriger zu erreichen ist. Eine zweite Situation besteht dann, wenn die Fraktional-N-Logik und die SSC-Logik beide gleichzeitig einen Phasenschritt in unterschiedliche Richtungen anfordern. In einem solchen Fall kann überhaupt kein Phasenschritt benötigt werden.In an application that requires a fractional-N PLL, it would be a great advantage if SSC could be used to reduce EMI. One potential The approach is to couple an SSC circuit with the fractional-N PLL. There both approaches, So Fractional-N and SSC, but the concept of adding Phase steps to the feedback signal can apply Situational conflicts occur. A first situation then exists if the fractional-N logic and the SSC logic both simultaneously request a phase step in the same direction. In this case two phase steps are needed but if both phase steps are performed simultaneously, learns the feedback divider a big Phase step and can fail. In addition, a phase shift circuit needed which can handle both phase steps at the same time, which is harder to do reach is. A second situation exists when the fractional-N logic and the SSC logic both simultaneously make one phase step into different ones Request directions. In such a case can at all no phase step needed become.
Es ist Aufgabe der vorliegenden Erfindung, einen Fraktional-N-Phasenregelkreis bereitzustellen, in dem SSC-Logik zum Entgegenwirken von EMI verwendet werden kann.It is an object of the present invention to provide a fractional-N phase-locked loop, in which SSC logic can be used to counter EMI.
Die vorliegende Erfindung stellt einen Phasenregelkreis mit kombinierter Spread-Spectrum- und Fraktional-N-Logik bereit, der mögliche Konflikte zwischen den Phasenanforderungen der Spread-Spectrum-Logik und der Fraktional-N-Logik beseitigt. Insbesondere stellt die Erfindung eine Kette aus einem Referenztaktteiler, einem Phasen/Frequenzdetektor, einer Ladungspumpe mit einem Schleifenfilter, einem spannungsgesteuerten Oszillator, der Mehrphasenausgangssignale bereitstellt, und einer Rückkopplungsschleife von den Mehrphasenausgängen des spannungsgesteuerten Oszillators zu einem Rückkopplungseingang des Phasen/Frequenzdetektors bereit. Die Rückkopplungsschleife enthält einen Phasenwähler, einen Rückkopplungsteiler und einen Steuerblock mit einem Ausgang, der den Phasenwähler so steuert, dass er eine bestimmte Phase als Eingangssignal für den Rückkopplungsteiler auswählt. Der Steuerblock enthält eine Spread-Spectrum-Logikschaltung, die ein Eingangssignal von dem Ausgang des Phasenwählers empfängt und ein Richtungssteuerausgangssignal und ein Phasenschrittsteuersignal bereitstellt. Der Steuerblock enthält ferner eine Fraktional-Logikschaltung, die ein Eingangssignal von dem Ausgang des Phasenwählers empfängt und ein Phasenschrittsteuersignal bereitstellt. Eine Logikschnittstellenschaltung kombiniert das Richtungssteuerausgangssignal von der Spread-Spectrum-Logikschaltung, das Phasenschrittsteuersignal von der Spread-Spectrum-Logikschaltung und das Phasenschrittsteuersignal von der Fraktional-Logikschaltung. Das bedeutet, dass ein einzelnes Phasenschrittsteuersignal an den Phasenwähler geleitet wird und in einer nachfolgenden Rückkopplungstaktperiode ein weiteres Phasenschrittsteuersignal an den Phasenwähler geleitet wird, wenn sowohl die Spread-Spectrum-Logikschaltung als auch die Fraktional-Logikschaltung in derselben Taktperiode einen Phasenschritt in dieselbe Richtung anfordern. Des Weiteren wird kein Phasenschrittsteuersignal an den Phasenwähler geleitet, wenn die Spread-Spectrum-Logikschaltung und die Fraktional-Logikschaltung in derselben Rückkopplungstaktperiode einen Phasenschritt in unterschiedliche Richtungen anfordern.The The present invention provides a phase-locked loop with combined Spread spectrum and fractional-N logic ready, the possible conflicts between eliminates the phase requirements of spread spectrum logic and fractional-N logic. In particular, the invention provides a chain of a reference clock divider, a phase / frequency detector, a charge pump with a loop filter, a voltage controlled oscillator, the polyphase output signals and a feedback loop from the multi-phase outputs of the voltage controlled oscillator to a feedback input of the phase / frequency detector ready. The feedback loop contains one Phase selector, a feedback divider and a control block having an output that activates the phase selector controls that he has a certain phase as input to the feedback divider selects. The control block contains a spread spectrum logic circuit that receives an input signal from the output of the phase selector receives and a direction control output and a phase step control signal provides. The control block further includes a fractional logic circuit which receives an input signal from the output of the phase selector and a phase step control signal provides. A logic interface circuit combines the direction control output signal from the spread spectrum logic circuit, the phase step control signal from the spread spectrum logic circuit and the phase step control signal from the fractional logic circuit. That means a single Phase step control signal is passed to the phase selector and in one subsequent feedback clock period another phase step control signal is passed to the phase selector, when both the spread spectrum logic circuit and the fractional logic circuit in the same clock period a phase step in the same direction Request. Furthermore, no phase step control signal is applied to the phase selector when the spread spectrum logic circuit and the fractional logic circuit in the same feedback clock period request a phase step in different directions.
Der Phasenregelkreis gemäß der vorliegenden Erfindung umfasst wie auch ein herkömmlicher Phasenregelkreis einen Phasen/Frequenzdetektor, eine Ladungspumpe und ein Schleifenfilter und einen spannungsgesteuerten Oszillator sowie einen Referenztaktteiler. Der spannungsgesteuerte Oszillator kann so betrieben werden, dass er Mehrphasenausgangssignale bereitstellt, und diese Mehrphasenausgangssignale werden an den Eingang des Phasenregelkreises an dem Rückkopplungseingang des Phasen/Frequenzdetektors rückgekoppelt. In der Rückkopplungsschleife werden zwischen dem Ausgang des spannungsgesteuerten Oszillators und dem Rückkopplungseingang des Phasen/Frequenzdetektors ein Phasenwähler, ein Rückkopplungsteiler und ein Steuerblock bereitgestellt. Der Ausgang des Steuerblocks kann so betrieben werden, dass er den Phasenwähler so steuert, dass er eine bestimmte Phase von dem Mehrphasenausgangssignal des spannungsgesteuerten Oszillators auswählt und diese Phase dem Rückkopplungsteiler zuführt. Der Steuerblock kann eine Spread-Spectrum-Logikschaltung enthalten, die ein Richtungssteuersignal und ein Phasenschrittsteuersignal ausgibt. Die Spread-Spectrum-Logikschaltung funktioniert durch Beschleunigen oder Verlangsamen der Phasenänderungsgeschwindigkeit in dem Rückkopplungspfad. Wenn diese Phasenänderung mit einem Phasenregelkreis integriert wird, erhält man eine Frequenzänderung, die zur Gegenwirkung von EMI verwendet werden kann. Anders ausgedrückt, die Mittenfrequenz des Ausgangs der PLL wird gemäß einem entsprechenden Muster so moduliert, dass die Durchschnittsfrequenz im Zeitverlauf auf der Mittenfrequenz bleibt. Der Steuerblock kann ferner eine Fraktional-Logikschaltung und eine Logikschnittstellenschaltung enthalten. Die Fraktional-Logikschaltung empfängt an ihrem Eingang das Ausgangssignal des Phasenwählers und gibt dann ein Phasenschrittsteuersignal aus. Die Logikschnittstellenschaltung kann so betrieben werden, dass sie das Richtungssteuerausgangssignal und das Phasenschrittsteuersignal von der Spread-Spectrum-Logikschaltung zusammen mit dem Phasenschrittsteuersignal von der Fraktional-Logikschaltung verknüpft. Auf diese Weise führt die Logikschnittstellenschaltung, wenn sowohl die Spread-Spectrum-Logikschaltung als auch die Fraktional-Logikschaltung in derselben Taktperiode einen Phasenschritt in dieselbe Richtung anfordern, dem Phasenwähler ein einzelnes Phasenschrittsteuersignal in dieser Taktperiode zu. In einer nachfolgenden Taktperiode leitet die Logikschnittstellenschaltung ein weiteres Phasenschrittsteuersignal an den Phasenwähler. Wenn jedoch sowohl die Spread-Spectrum-Logikschaltung als auch die Fraktional-Logikschaltung in derselben Taktperiode einen Phasenschritt in unterschiedliche Richtungen anfordern, leitet die Logikschnittstellenschaltung kein Phasenschrittsteuersignal an den Phasenwähler. Dementsprechend stellt die Logikschnittstellenschaltung durch Durchführung von zwei Phasenschritten in unmittelbar aufeinander folgenden Perioden sicher, dass ein großer Phasenschritt vermieden wird, wenn die Fraktional-N-Logik und die SSC-Logik beide gleichzeitig einen Phasenschritt in dieselbe Richtung anfordern. Wenn die Fraktional-N-Logik und die SSC-Logik beide gleichzeitig einen Phasenschritt in unterschiedliche Richtungen anfordern, findet überhaupt kein Phasenschritt statt, da in diesem Fall überhaupt keine Phasenverschiebung benötigt wird. Auf diese Weise wird einer EMI in dem Fraktional-N-Phasenregelkreis entgegengewirkt, ohne erhebliche Hardwareinvestitionen für elektromagnetische Abschirmung zu erfordern. Je nach spezifischer Architektur der Logikschnittstellenschaltung können zwei Anforderungen als gleichzeitig auftretend angesehen werden, wenn sie an dem Phasenwähler gleichzeitig ankommen, und nicht, wenn sie gleichzeitig ausgegeben wurden.The phase locked loop according to the present invention, like a conventional phase locked loop, comprises a phase / frequency detector, a charge pump and a loop filter and a voltage controlled oscillator, and a reference clock divider. The voltage controlled oscillator may be operated to provide multiphase output signals, and these multiphase output signals are fed back to the input of the phase locked loop at the feedback input of the phase / frequency detector. In the feedback loop, a phase selector, a feedback divider and a control block are provided between the output of the voltage controlled oscillator and the feedback input of the phase / frequency detector. The output of the control block may be operated to control the phase selector to select a particular phase from the multiphase output signal of the voltage controlled oscillator and to supply that phase to the feedback divider. The control block may include a spread spectrum logic circuit that outputs a direction control signal and a phase step control signal. The spread spectrum logic circuit operates by speeding up or slowing down the phase change rate in the feedback path. By integrating this phase change with a phase locked loop, one obtains a frequency change that can be used to counter EMI. In other words, the center frequency of the output of the PLL is modulated according to a corresponding pattern so that the average frequency remains at the center frequency over time. The control block may further include a fractional logic circuit and a logic interface circuit. The fractional logic circuit receives at its input the output of the phase selector and then outputs a phase step control signal. The logic interface circuit may be operated to combine the direction control output signal and the phase step control signal from the spread spectrum logic circuit together with the phase step control signal from the fractional logic circuit. In this way, if both the spread spectrum logic circuit and the fractional logic circuit request a phase step in the same direction in the same clock period, the logic interface circuit supplies the phase selector with a single phase step control signal in that clock period. In a subsequent clock period, the logic interface circuit passes another phase step control signal to the phase selector. However, if both the spread spectrum logic circuit and the fractional logic circuit request a phase step in different directions in the same clock period, the logic interface circuit will not pass a phase step control signal to the phase selector. Accordingly, by performing two phase steps in immediately consecutive periods, the logic interface circuit ensures that a large phase step is avoided if the fractional-N logic and the SSC logic both simultaneously request a phase step in the same direction. If the fractional-N logic and the SSC logic both simultaneously request a phase step in different directions, no phase step takes place at all, since in this case no phase shift is needed at all. This way, an EMI gets into the fractio counteracted Nal-N phase locked loop without requiring significant hardware investment for electromagnetic shielding. Depending on the specific architecture of the logic interface circuit, two requests may be considered concurrent if they arrive at the phase selector at the same time and not if they have been issued simultaneously.
Vorzugsweise enthält der Phasenwähler einen Phaseninterpolator, der ein Ausgangssignal von dem spannungsgesteuerten Oszillator empfängt. Das Ausgangssignal des Interpolators wird dann an die Fraktional-Logikschaltung und ebenfalls an die Logikschnittstellenschaltung angelegt. Die Logikschnittstellenschaltung kann dann den Interpolator so steuern, dass er basierend auf den von dem Interpolator abgeleiteten Ausgangssignalen der Spread-Spectrum-Logikschaltung und der Fraktional-N-Logik aus den Mehrphasenausgangssignalen des spannungsgesteuerten Oszillators eine bestimmte Phase auswählt.Preferably contains the phase selector a phase interpolator which receives an output signal from the voltage controlled Oscillator receives. The Output of the interpolator is then sent to the fractional logic circuit and also applied to the logic interface circuit. The Logic interface circuitry can then control the interpolator so in that it is based on the output signals derived from the interpolator the spread spectrum logic circuit and the fractional-N logic the multiphase output signals of the voltage controlled oscillator selects a specific phase.
Die Logikschnittstellenschaltung kann zwei durch den Ausgang des Phasenwählers getaktete Schieberegister enthalten. Ein erstes der Schieberegister hat Eingänge für den Empfang des Richtungssteuerausgangssignals von der Spread-Spectrum-Logikschaltung, des Phasenschrittsteuersignals von der Spread-Spectrum-Logikschaltung und des Phasenschrittsteuersignals von der Fraktional-Logikschaltung. Ein zweites der Schieberegister hat Eingänge für den Empfang des Richtungssteuerausgangssignals von der Spread-Spectrum-Logikschaltung und des Phasenschrittsteuersignals von der Spread-Spectrum-Logikschaltung. Die Ausgänge der Schieberegister sind mit einem ODER-Gatter verknüpft, um dem Phasenwähler ein Phasenschrittsteuersignal bereitzustellen. Ein Schieberegister empfängt drei Eingangssignale; das Richtungssteuersignal und das Phasenschrittsteuersignal von der Spread-Spectrum-Logikschaltung sowie das Phasenschrittsteuersignal von der Fraktional-Logikschaltung. Das andere Register empfängt zwei Eingangssignale; das Richtungssteuerausgangssignal und das Phasenschrittsteuersignal von der Spread-Spectrum-Logikschaltung. Beide Schieberegister empfangen dasselbe Taktsignal an ihren Takteingängen, das das Ausgangssignal des Phasenwählers ist. Ein ODER-Gatter kann dann so betrieben werden, dass es die Ausgangssignale beider Schieberegister mit dem Ausgangssignal des ODER-Gatters, das dem Phasenwähler zugeführt wird, verknüpft. Dieses Ausgangssignal zeigt dem Phasenwähler an, um wie viel er die Phase des Ausgangssignals verschieben soll. Vorzugsweise stellt das zweite Schieberegister dem Phasenwähler ein Richtungssteuersignal bereit, das dem Phasenwähler die Richtung angibt, in der die Phase verschoben werden soll (im Uhrzeigersinn, entgegen dem Uhrzeigersinn oder überhaupt nicht).The Logic interface circuit may have two shift registers clocked by the output of the phase selector contain. A first of the shift registers has inputs for reception the direction control output from the spread spectrum logic circuit, the phase step control signal from the spread spectrum logic circuit and the phase step control signal from the fractional logic circuit. A second of the shift registers has inputs for receiving the direction control output signal from the spread spectrum logic circuit and the phase step control signal from the spread spectrum logic circuit. The outputs of the shift registers are linked to an OR gate, around the phase selector to provide a phase step control signal. A shift register receives three Input signals; the direction control signal and the phase step control signal from the spread spectrum logic circuit and the phase step control signal from the fractional logic circuit. The other register receives two Input signals; the direction control output and the phase step control signal from the spread spectrum logic circuit. Both shift registers received the same clock signal at their clock inputs, which is the output signal of the phase selector is. An OR gate can then be operated so that it Output signals of both shift registers with the output signal of OR gate, the phase selector supplied is linked. This output signal tells the phase selector how much he has Phase of the output signal should shift. Preferably presents the second shift register gives the phase selector a direction control signal ready, that the phase selector indicates the direction in which the phase is to be shifted (in Clockwise, counterclockwise or not at all).
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden Beschreibung einer bevorzugten Ausführungsform und aus den beigefügten Zeichnungen. Es zeigen:Further Advantages and features of the invention will become apparent from the below Description of a preferred embodiment and from the accompanying drawings. Show it:
Eine der von dem spannungsgesteuerten Oszillator VCO ausgegebenen Phasen wird als Ausgangstakt eines Taktgenerators verwendet. Die Mehrphasenausgangssignale des spannungsgesteuerten Oszillators VCO werden dann den Eingängen des Multiplexer MUX zugeführt, wobei das Ausgangssignal des Multiplexers MUX in einer Rückkopplungsschleife über den Rückkopplungsteiler 1/M an den Rückkopplungseingang des Phasen/Frequenzdetektors PFD rückgekoppelt wird. Das Ausgangssignal des Multiplexers MUX wird ebenfalls der Spread-Spectrum-Logikstufe SSC zugeführt. Wenn die Geschwindigkeit von Phasenänderungen in der Rückkopplungsschleife beschleunigt oder verlangsamt wird und diese Phasenänderung in den Phasenregelkreis integriert wird, erhält man eine Frequenzänderung. Die Architektur und die Funktionalität der Spread-Spectrum-Stufe SSC hängen von dem Beschleunigungs- bzw. Verlangsamungsprofil ab. Für eine Abwärtsspreizung der Frequenz werden die Phasen entgegen dem Uhrzeigersinn gedreht, und für eine Aufwärtsspreizung werden die Phasen im Uhrzeigersinn gedreht. Zur Erzeugung der Mittenspreizung werden die Phasen einmal im Uhrzeigersinn und dann einmal entgegen dem Uhrzeigersinn gedreht.A the output from the voltage controlled oscillator VCO phases is used as the output clock of a clock generator. The polyphase output signals of the voltage controlled oscillator VCO are then the inputs of the Multiplexer MUX supplied, wherein the output signal of the multiplexer MUX in a feedback loop via the Feedback divider 1 / M to the feedback input of the phase / frequency detector PFD is fed back. The output signal of the multiplexer MUX also becomes the spread spectrum logic stage SSC supplied. When the speed of phase changes in the feedback loop accelerated or slowed down and this phase change is integrated into the phase locked loop, one obtains a frequency change. The architecture and functionality of the spread spectrum stage SSC hang from the acceleration or deceleration profile. For a downward spread the frequency, the phases are rotated counterclockwise, and for one up spread the phases are turned clockwise. To generate the center spread The phases are once clockwise and then once counter turned clockwise.
Der Betrieb dieses Phasenregelkreises basiert ebenfalls auf einer Phasenverschiebung in dem Rückkopplungspfad, außer, dass die Phasenverschiebung nun von der Fraktional-Logikstufe FL an Stelle der Spread-Spectrum-Logikstufe SSC angefordert wird. Wenn man die Spread-Spectrum-Logikstufe SSC und die Fraktional-Logikstufe jedoch kombiniert, treten die folgenden Konflikte auf. Erstens können die Spread-Spectrum-Logik und die Fraktional-N-Logik gleichzeitig eine Phasenänderungsanforderung in dieselbe Richtung senden. In dieser Situation müssen effektiv zwei Phasen gleichzeitig verschoben werden. Wenn ein Schaltkreis implementiert ist, um zwei Phasen gleichzeitig zu verschieben, erfährt der Rückkopplungsteiler 1/M einen großen Phasensprung und kann versagen, und außerdem wird der Phasenschieberkreis kompliziert. Zweitens kann ein Konflikt auftreten, wenn die Spread-Spectrum-Logik SSC und die Fraktional-N-Logik gleichzeitig eine Phasenverschiebungsanforderung in unterschiedliche Richtungen senden. Effektiv wird in diesem Fall überhaupt keine Phasenverschiebung benötigt.Of the Operation of this phase locked loop is also based on a phase shift in the feedback path, except, that the phase shift now from the fractional logic stage FL instead of the spread spectrum logic level SSC is requested. If you use the spread spectrum logic SSC and however, when combined with the fractional logic level, the following occur Conflicts on. First, you can the spread spectrum logic and the fractional-N logic simultaneously a phase change request send in the same direction. In this situation must be effective two phases are moved simultaneously. If a circuit is implemented to move two phases simultaneously Feedback divider 1 / M a big one Phase jump and can fail, and also the phase shift circuit complicated. Second, conflict can occur when the spread spectrum logic SSC and the Fractional-N logic simultaneously a phase shift request send in different directions. Effective in this case at all no phase shift required.
Der Interpolator INT wird in der Rückkopplungsschleife des Phasenregelkreises so bereitgestellt, dass sein Ausgang mit einem Rückkopplungsteiler 1/M verbunden ist, wobei der Ausgang des Rückkopplungsteilers 1/M dem Rückkopplungseingang des Phasen/Frequenzdetektors PFD zugeführt wird. Außerdem ist der Ausgang des Interpolators INT mit den Eingängen einer Spread-Spectrum-Logikstufe SSC, einer Fraktional-Logikstufe Frac-N und einer Logikschnittstellenschaltung LOGIC X verbunden. Die Spread-Spectrum-Logikstufe SSC, die Fraktional-Logikstufe Frac-N und die Logikschnittstellenschaltung LOGIC X bilden einen Steuerblock CB zur Steuerung des Interpolators derart, dass er aus dem Mehrphasenausgangssignal des spannungsgesteuerten Oszillators VCO eine bestimmte Phase auswählt. Die Spread-Spectrum-Logikstufe SSC kann so betrieben werden, dass sie der Logikschnittstellenschaltung LOGIC X zwei Ausgangssignale bereitstellt; ein Richtungssteuersignal und ein Phasenschrittsteuersignal. Die Fraktional-Logikstufe Frac-N kann so betrieben werden, dass sie der Logikschnittstellenschaltung LOGIC X ein Phasensteuerausgangssignal bereitstellt. Die Logikschnittstellenschaltung LOGIC X stellt dann dem Interpolator INT basierend auf den Ausgangssignalen, die sie von der Spread-Spectrum-Logikstufe SSC und der Fraktional-Logikstufe Frac-N empfängt, ein Eingangssignal bereit.Of the Interpolator INT is in the feedback loop the phase locked loop provided so that its output with a feedback divider 1 / M is connected, wherein the output of the feedback divider 1 / M the Feedback input the phase / frequency detector PFD is supplied. Besides that is the output of the interpolator INT with the inputs of a spread spectrum logic stage SSC, Frac-N fractional logic stage, and a logic interface circuit LOGIC X connected. The spread spectrum logic stage SSC, the fractional logic level Frac-N and the logic interface circuit LOGIC X form one Control block CB for controlling the interpolator such that it off the polyphase output signal of the voltage controlled oscillator VCO selects a specific phase. The spread spectrum logic stage SSC can be operated such that the logic interface circuit LOGIC X two output signals providing; a direction control signal and a phase step control signal. The fractional logic stage Frac-N can be operated such that they provide the logic interface circuit LOGIC X with a phase control output signal provides. The logic interface circuit LOGIC X then sets the interpolator INT based on the output signals that they are from the spread spectrum logic stage SSC and the fractional logic stage Frac-N receives, an input signal ready.
Die Spread-Spectrum-Logikstufe SSC und die Fraktional-Logikstufe Frac-N empfangen beide das Ausgangssignal des Interpolators INT, das aus den Mehrphasenausgangssignalen des spannungsgesteuerten Oszillators VCO ausgewählt wurde. Es wird dann sowohl in der Spread-Spectrum-Logikstufe SSC als auch in der Fraktional-Logikstufe Frac-N bestimmt, wie der Interpolator INT zu steuern ist, um die richtige nächste Taktphase zu erzeugen. Wenn es erforderlich ist, die Ausgangsfrequenz zu modulieren, zeigt die Spread-Spectrum-Logikstufe SSC unter Verwendung des Richtungssteuerausgangssignals an, in welche Richtung die Phase des Rückkopplungssignals gedreht werden sollte. In diesem Beispiel wird die Phase des Rückkopplungssignals entgegengesetzt dem Uhrzeigersinn gedreht, wenn es erforderlich ist, die Frequenz-"Abwärtsspreizung" zu verringern, und die Phase wird im Uhrzeigersinn gedreht, wenn es erforderlich ist, die Frequenz-"Aufwärtsspreizung" zu erhöhen, wobei es jedoch auch anders herum sein kann. Die Phasendrehung des Signals wird durch das von der Spread-Spectrum-Logikstufe SSC ausgegebene Richtungssteuerausgangssignal gesteuert. Die Spread-Spectrum-Logikstufe SSC und die Fraktional-Logikstufe Frac-N können dann beide durch die an ihren Ausgängen bereitgestellten Phasenschrittsteuersignale anzeigen, dass zu dem Rückkopplungssignal einzelne Phasenschritte hinzugefügt werden sollten. Wenn sowohl die Spread-Spectrum-Logikstufe SSC als auch die Fraktional-Logikstufe Frac-N in derselben Rückkopplungstaktperiode einen Phasenschritt in dieselbe Richtung anfordern, leitet die Logikschnittstellenschaltung LOGIC X ein einzelnes Phasenschrittsteuersignal an den Interpolator INT, gefolgt von einem weiteren Phasenschrittsteuersignal in der nachfolgenden Taktperiode. Der Interpolator INT stellt dann die Phase des Rückkopplungssignals entsprechend ein, um dessen Mittenfrequenz auf die benötigte Ausgangsfrequenz zu modulieren. Wenn die Spread-Spectrum-Logikstufe SSC und die Fraktional-Logikstufe Frac-N jedoch in derselben Rückkopplungstaktperiode einen Phasenschritt in unterschiedliche Richtungen anfordern, leitet die Logikschnittstellenschaltung LOGIC X kein Phasenschrittsteuersignal an den Interpolator INT.The spread spectrum logic stage SSC and the fractional logic stage Frac-N both receive the output signal of the interpolator INT selected from the multiphase output signals of the voltage controlled oscillator VCO. It Then, in both the spread spectrum logic stage SSC and the fractional logic stage Frac-N, it is determined how to control the interpolator INT to generate the correct next clock phase. When it is necessary to modulate the output frequency, the spread spectrum logic stage SSC, using the direction control output signal, indicates in which direction the phase of the feedback signal should be rotated. In this example, the phase of the feedback signal is rotated counterclockwise when it is necessary to decrease the frequency "down-spread", and the phase is rotated clockwise when it is necessary to increase the frequency "up-spread", where but it can be the other way around. The phase rotation of the signal is controlled by the direction control output signal output from the spread spectrum logic stage SSC. The spread spectrum logic stage SSC and the fractional logic stage Frac-N may then both indicate, by the phase step control signals provided at their outputs, that individual phase steps should be added to the feedback signal. If both the spread spectrum logic stage SSC and the fractional logic stage Frac-N request a phase step in the same direction in the same feedback clock period, the logic interface circuit LOGIC X passes a single phase step control signal to the interpolator INT, followed by another phase step control signal in the subsequent clock period , The interpolator INT then adjusts the phase of the feedback signal accordingly to modulate its center frequency to the required output frequency. However, if the spread spectrum logic stage SSC and the fractional logic stage Frac-N request a phase step in different directions in the same feedback clock period, the logic interface circuit LOGIC X will not pass a phase step control signal to the interpolator INT.
Die
Logikschnittstellenschaltung LOGIC X ist in
Der
Betrieb der Logikschnittstellenschaltung LOGIC X wird nun unter
Bezugnahme auf
Wie
aus
Dementsprechend
dient die Stufe LOGIC X dazu, zwei an dem Eingang der Stufe LOGIC
X gleichzeitig auftretende Phasenverschiebungsanforderungen in eine
serielle Reihenfolge zu bringen. Wenn die Fraktional-N-Stufe Frac-N
eine Phasenverschiebung anfordert, wird die Anfrage durch die Schieberegister
durchgeschoben. Nach drei Taktperioden wird die entsprechende Phasenverschiebung durchgeführt, wenn
kein Konflikt auftritt. Wenn die Stufe SSC eine Phasenverschiebung
anfordert, wird nur das zweite Flipflop des entsprechenden Schieberegisters
gesetzt. Somit wird die benötigte
Phasenverschiebung nach zwei Taktperioden durchgeführt, wenn
kein Konflikt auftritt. Wenn eine Phasenverschiebung von beiden
Stufen Frac-N und SSC gleichzeitig angefordert wird, wird der Konflikt
folglich durch die unterschiedlich festgelegte Anzahl von Taktperioden
automatisch beseitigt, und die zwei angeforderten Phasenverschiebungen
werden auf zwei aufeinander folgende Taktperioden verteilt. Wenn
die Spread-Spectrum-Stufe SSC jedoch eine Phasenverschiebung eine
Taktperiode später
als die Stufe Frac-N anfordert, kann an dem Ausgang des Schieberegisters
ein Konflikt auftreten. In dieser Situation wird keine Phasenverschiebung
durchgeführt.
In dem Kontext der vorliegenden Ausführungsform verursachen die
beiden entgegengesetzten Phasenverschiebungsanforderungen einen
Konflikt, wenn sie gleichzeitig an dem Ausgang der beiden Schieberegister
und nicht an dem Eingang auftreten. Dies ergibt sich auf Grund der
unterschiedlich festgelegten Anzahl von Taktperioden, die für das Durchschieben der
Anforderungen durch die beiden Register benötigt werden. Wenn die beiden
Anforderungen in entgegengesetzte Richtungen gleichzeitig an dem
Eingang auftreten, können
zwei Phasenverschiebungen ohne einen Konflikt durchgeführt werden.
Somit kann sich die Gleichzeitigkeit von zwei in Konflikt stehenden
Anforderungen in dem Kontext der vorliegenden Erfindung auf zwei
Anforderungen beziehen, die von den entsprechenden Stufen in aufeinander
folgenden Taktperioden und nicht in derselben Taktperiode ausgegeben
werden. In einer anderen Ausführungsform mit
einer anderen Architektur kann der Konflikt jedoch auftreten, wenn
die Anforderungen in derselben Taktperiode ausgegeben werden. Dieser
Konflikt kann dann auf dieselbe Weise wie unter Bezugnahme auf die
vorliegende Ausführungsform
der Erfindung gelöst
werden, indem überhaupt
keine Phasenverschiebung durchgeführt wird.
Claims (4)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007042070A DE102007042070B3 (en) | 2007-09-05 | 2007-09-05 | Spread-spectrum-fractional-phase locked loop circuit for use as frequency generator, has interface circuit combining signals, where single signal is not guided, when stages require phase-step in same clock period and in different directions |
EP08803731A EP2191573B1 (en) | 2007-09-05 | 2008-09-05 | Spread spectrum clocking in fractional-n pll |
PCT/EP2008/061762 WO2009030742A1 (en) | 2007-09-05 | 2008-09-05 | Spread spectrum clocking in fractional-n pll |
AT08803731T ATE534192T1 (en) | 2007-09-05 | 2008-09-05 | SPREAD SPECTRUM CLOCKING IN A FRACTIONAL-N PLL |
US12/205,586 US7737791B2 (en) | 2007-09-05 | 2008-09-05 | Spread spectrum clocking in fractional-N PLL |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007042070A DE102007042070B3 (en) | 2007-09-05 | 2007-09-05 | Spread-spectrum-fractional-phase locked loop circuit for use as frequency generator, has interface circuit combining signals, where single signal is not guided, when stages require phase-step in same clock period and in different directions |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102007042070B3 true DE102007042070B3 (en) | 2009-01-15 |
Family
ID=40121759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007042070A Active DE102007042070B3 (en) | 2007-09-05 | 2007-09-05 | Spread-spectrum-fractional-phase locked loop circuit for use as frequency generator, has interface circuit combining signals, where single signal is not guided, when stages require phase-step in same clock period and in different directions |
Country Status (5)
Country | Link |
---|---|
US (1) | US7737791B2 (en) |
EP (1) | EP2191573B1 (en) |
AT (1) | ATE534192T1 (en) |
DE (1) | DE102007042070B3 (en) |
WO (1) | WO2009030742A1 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7782988B2 (en) * | 2005-05-02 | 2010-08-24 | Multigig Inc. | Digital frequency synthesizer |
US8411782B2 (en) * | 2008-07-29 | 2013-04-02 | Fujitsu Limited | Parallel generation and matching of a deskew channel |
US8300753B2 (en) * | 2008-07-29 | 2012-10-30 | Fujitsu Limited | Triple loop clock and data recovery (CDR) |
US8718217B2 (en) * | 2008-07-29 | 2014-05-06 | Fujitsu Limited | Clock and data recovery (CDR) using phase interpolation |
US8300754B2 (en) * | 2008-07-29 | 2012-10-30 | Fujitsu Limited | Clock and data recovery with a data aligner |
US7847643B2 (en) | 2008-11-07 | 2010-12-07 | Infineon Technologies Ag | Circuit with multiphase oscillator |
US8320770B2 (en) * | 2009-03-20 | 2012-11-27 | Fujitsu Limited | Clock and data recovery for differential quadrature phase shift keying |
US8638896B2 (en) * | 2010-03-19 | 2014-01-28 | Netlogic Microsystems, Inc. | Repeate architecture with single clock multiplier unit |
US9094028B2 (en) * | 2012-04-11 | 2015-07-28 | Rambus Inc. | Wide range frequency synthesizer with quadrature generation and spur cancellation |
TWI505642B (en) * | 2012-12-21 | 2015-10-21 | Nat Univ Chung Cheng | All - digital Spread Spectrum Clock Generation Circuit with Electromagnetic Interference Effect Decay and Its Control Method |
US8952736B1 (en) * | 2013-10-09 | 2015-02-10 | Nvidia Corporation | Method and system for quantization-free and phase-dithered fractional-N generation for phase-locked-loops |
US9244484B2 (en) | 2013-12-11 | 2016-01-26 | International Business Machines Corporation | Fractional-N spread spectrum state machine |
WO2015172372A1 (en) * | 2014-05-16 | 2015-11-19 | Lattice Semiconductor Corporation | Fractional-n phase locked loop circuit |
US10826738B2 (en) | 2019-01-07 | 2020-11-03 | Innophase Inc. | Systems and methods for maximizing power efficiency of a digital power amplifier in a polar transmitter |
US10651876B1 (en) | 2019-06-12 | 2020-05-12 | Innophase Inc. | System and method for dividing the carrier center frequency of an RF modulated signal by a non-integer divisor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7043202B2 (en) * | 2002-12-06 | 2006-05-09 | Thine Electronics, Inc. | Frequency modulator apparatus of phase selection type, and frequency synthesizer of phase selection type |
DE102005050828A1 (en) * | 2004-12-22 | 2006-07-13 | Texas Instruments Deutschland Gmbh | Fractional divider for phase locked loop, has counter counting preset number of periods of signal selected by multiplexer to output counter signal, where desired fractional denominator is not provided by averaging counter signal |
US20070041486A1 (en) * | 2005-08-18 | 2007-02-22 | Samsung Electronics Co., Ltd. | Semiconductor device, spread spectrum clock generator and method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10257185B3 (en) * | 2002-12-06 | 2004-02-05 | Infineon Technologies Ag | Phase-locked loop with sigma-delta modulator having feedback path representing complex transmission function in Laplace plane |
US6919744B2 (en) * | 2003-08-20 | 2005-07-19 | Agere Systems Inc. | Spectrum profile control for a PLL and the like |
US7042258B2 (en) * | 2004-04-29 | 2006-05-09 | Agere Systems Inc. | Signal generator with selectable mode control |
-
2007
- 2007-09-05 DE DE102007042070A patent/DE102007042070B3/en active Active
-
2008
- 2008-09-05 EP EP08803731A patent/EP2191573B1/en active Active
- 2008-09-05 WO PCT/EP2008/061762 patent/WO2009030742A1/en active Application Filing
- 2008-09-05 AT AT08803731T patent/ATE534192T1/en active
- 2008-09-05 US US12/205,586 patent/US7737791B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7043202B2 (en) * | 2002-12-06 | 2006-05-09 | Thine Electronics, Inc. | Frequency modulator apparatus of phase selection type, and frequency synthesizer of phase selection type |
DE102005050828A1 (en) * | 2004-12-22 | 2006-07-13 | Texas Instruments Deutschland Gmbh | Fractional divider for phase locked loop, has counter counting preset number of periods of signal selected by multiplexer to output counter signal, where desired fractional denominator is not provided by averaging counter signal |
US20070041486A1 (en) * | 2005-08-18 | 2007-02-22 | Samsung Electronics Co., Ltd. | Semiconductor device, spread spectrum clock generator and method thereof |
Also Published As
Publication number | Publication date |
---|---|
EP2191573B1 (en) | 2011-11-16 |
ATE534192T1 (en) | 2011-12-15 |
EP2191573A1 (en) | 2010-06-02 |
WO2009030742A1 (en) | 2009-03-12 |
US7737791B2 (en) | 2010-06-15 |
US20090066423A1 (en) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007042070B3 (en) | Spread-spectrum-fractional-phase locked loop circuit for use as frequency generator, has interface circuit combining signals, where single signal is not guided, when stages require phase-step in same clock period and in different directions | |
DE102009052053B4 (en) | Circuit with polyphase oscillator | |
DE60313812T3 (en) | METHOD FOR GENERATING AN OSCILLATOR TONE SIGNAL | |
DE10253879B4 (en) | Phase detector and method for clock signal phase difference compensation | |
DE69202531T2 (en) | Phase locked loop. | |
DE60305543T2 (en) | Phase interpolation-based PLL frequency synthesizer | |
DD283880A5 (en) | FREQUENCY SYNTHESIZER WITH STOER COMPENSATION | |
DE212017000244U1 (en) | Systems and techniques for phase synchronization of local oscillator paths in oscillator-driven circuits | |
DE102012210405A1 (en) | DIGITAL PLL WITH AUTOMATIC TACTICAL ALIGNMENT | |
DE112006000506T5 (en) | Multiphase readjusted voltage controlled oscillator and phase locked loop with same | |
DE2848490B2 (en) | Programmable frequency divider circuit | |
DE60216582T2 (en) | FRACTIONAL N-SYNTHESIZER AND METHOD FOR SYNCHRONIZING THE STARTING PHASE | |
DE102012107647A1 (en) | Fractional frequency divider | |
DE19852457C2 (en) | Method and device for phase rotation in a phase locked loop | |
DE19625185C2 (en) | Precision clock | |
DE10234993B4 (en) | Accumulator controlled digital frequency divider in a phase-locked loop | |
DE102005030356B4 (en) | Digital phase locked loop and method for controlling a digital phase locked loop | |
DE2515969B2 (en) | MULTI-CHANNEL GENERATOR | |
DE69730175T2 (en) | PLL frequency synthesizer | |
WO2004042928A1 (en) | Circuit arrangement for frequency division and phase locked loop with said circuit arrangement | |
DE102023107496A1 (en) | INDEPENDENT CLOCKING OF A DIGITAL LOOP FILTER THROUGH TIME-DIGITAL CONVERTER IN DIGITAL PHASE CONTROL LOOP | |
EP1525662B1 (en) | Digitally-controlled oscillator | |
DE60125764T2 (en) | LINEAR DIGITAL PHASE DETECTION WITHOUT DEAD AREA | |
DE10125155C1 (en) | Programmable fractional frequency divider has different phase offset signals switched through to output of phase selection device in programmed sequence | |
DE60223769T2 (en) | Multi-modulus prescaler with broken part ratio |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: ZELLER, ANDREAS, DE |