CN114499571A - 一种时钟传输电路 - Google Patents

Abstract

本申请公开一种时钟传输电路，涉及电路技术领域，能够改善现有时钟传输电路随着传输线长度的增加，工作频率随之降低，导致传输的时钟信号质量下降的问题。时钟传输电路，包括：时钟输入端，所述时钟输入端用于输入差分时钟信号；时钟输出端，所述时钟输出端用于输出差分时钟信号；多级反相器链路，所述多级反相器链路是分布式的，所述多级反相器链路设置在所述时钟输入端和所述时钟输出端之间，所述多级反相器链路包括多个级联的直流耦合反相器单元，相邻的两个级联的所述直流耦合反相器单元之间通过设定长度的级联传输线电连接。

Description

一种时钟传输电路

技术领域

本申请涉及电路技术领域，尤其涉及一种时钟传输电路。

背景技术

时钟是一种在低电平与高电平之间周期性振荡的电压信号，时钟通常需要经过长互联线传输，时钟传输电路广泛应用于通信系统。时钟传输电路的主要作用是将锁相环输出的时钟信号放大并可靠地传送到下一级电路，例如无线收发机中的混频器电路等。基于反相器的时钟传输电路已经受到越来越广泛地使用，一方面是工艺节点的进步导致器件截止频率不断提高，基于反相器的时钟传输电路可达到的最高工作速率也随之提高；另一方面是基于反相器的时钟传输电路具有输出摆幅大，占用面积小等优势。

然而，现有时钟传输电路中的反相器链通常在局部端部署，但是，随着时钟需要传输的长线长度增加，时钟传输电路的工作频率会随之降低，从而使得长线末端所传输得到的时钟信号质量下降。

发明内容

本申请实施例提供一种时钟传输电路，能够改善现有时钟传输电路随着传输线长度的增加，工作频率随之降低，导致传输的时钟信号质量下降的问题。

本申请实施例提供一种时钟传输电路，包括：

时钟输入端，所述时钟输入端用于输入差分时钟信号；

时钟输出端，所述时钟输出端用于输出差分时钟信号；

多级反相器链路，所述多级反相器链路是分布式的，所述多级反相器链路设置在所述时钟输入端和所述时钟输出端之间，所述多级反相器链路包括多个级联的直流耦合反相器单元，相邻的两个级联的所述直流耦合反相器单元之间通过设定长度的级联传输线电连接。

在一些实施方式中，所述时钟传输电路，还包括：

单侧电源线路；

所述直流耦合反相器单元包括两个直流耦合反相器，分别为第一直流耦合反相器和第二直流耦合反相器，所述第一直流耦合反相器设置于所述单侧电源线路与所述第二直流耦合反相器之间，所述单侧电源线路用于向每个所述直流耦合反相器供电。

在一些实施方式中，在相邻的两个级联的所述直流耦合反相器单元之间，上一级所述直流耦合反相器单元中的所述第一直流耦合反相器的输出端与下一级所述直流耦合反相器单元中的所述第二直流耦合反相器的输入端电连接，上一级所述直流耦合反相器单元中的所述第二直流耦合反相器的输出端与下一级所述直流耦合反相器单元中的所述第一直流耦合反相器的输入端电连接。

在一些实施方式中，在所述时钟输入端指向所述时钟输出端的方向上，所述多级反相器链路内多个级联的所述直流耦合反相器单元对于所述差分时钟信号的放大倍数，按照级联顺序呈增加趋势。

在一些实施方式中，所述多级反相器链路内多个级联的所述直流耦合反相器单元划分为低级放大单元、中级放大单元和高级放大单元，所述中级放大单元设置在所述低级放大单元和所述高级放大单元之间，所述低级放大单元相对于所述中级放大单元靠近所述时钟输入端设置，所述高级放大单元相对于所述中级放大单元靠近所述时钟输出端设置，所述低级放大单元、所述中级放大单元和所述高级放大单元均分别包括至少一级所述直流耦合反相器单元；

所述低级放大单元对于从所述时钟输入端输入的所述差分时钟信号的放大倍数为基准放大倍数；

所述中级放大单元对于所述差分时钟信号的放大倍数是所述基准放大倍数的M倍；

所述高级放大单元对于所述差分时钟信号的放大倍数是所述基准放大倍数的K倍，其中，所述M和K均为大于1的自然数，且K＞M。

在一些实施方式中，M＝4，K＝16。

在一些实施方式中，在所述时钟输入端指向所述时钟输出端的方向上，所述多级反相器链路内的多个级联的所述直流耦合反相器单元内的MOS管的沟道尺寸按照级联顺序呈增加趋势。

在一些实施方式中，所述时钟传输电路，还包括：

初级自偏置反相模块，所述初级自偏置反相模块设置于所述时钟输入端与所述多级反相器链路之间。

在一些实施方式中，所述初级自偏置反相模块包括自偏置反相器，所述自偏置反相器的输入端通过电容与所述时钟输入端电连接，所述自偏置反相器的输入端与输出端之间设置有电阻，所述自偏置反相器的输出端与所述多级反相器链路电连接。

在一些实施方式中，所述设定长度的取值为一个或两个。

本申请实施例提供的时钟传输电路，设置多级反相器链路，多级反相器链路是分布式的，多级反相器链路内级联的直流耦合反相器单元分布在时钟输入端和时钟输出端之间。相邻的两个级联的直流耦合反相器单元之间通过设定长度的级联传输线电连接，设定长度可以根据传输距离以及多级反相器链路的级数确定。即将级联传输线分段设置，运用多级反相器链路，可以避免时钟传输电路的工作频率的衰减，即避免时钟传输电路的工作频率会随着传输距离的增加而降低，从而能够提高时钟传输电路的时钟输出端输出的差分时钟信号的质量。

附图说明

图1为本申请实施例提供的一种时钟传输电路的示意性结构框图；

图2为本申请实施例提供的另一种时钟传输电路的示意性结构框图；

图3为本申请实施例提供的又一种时钟传输电路的示意性结构框图；

图4为本申请实施例提供的一种直流耦合反相器的结构示意图；

图5为本申请实施例提供的一种自偏置反相器的结构示意图；

图6为本申请实施例提供的一种时钟传输线路的电源线路与接地线路的分布示意图。

具体实施方式

为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。

时钟是一种在低电平与高电平之间周期性振荡的电压信号，时钟通常需要经过长互联线传输，时钟传输电路广泛应用于通信系统。时钟传输电路的主要作用是将锁相环输出的时钟信号放大并可靠地传送到下一级电路，例如无线收发机中的混频器电路等。基于反相器的时钟传输电路已经受到越来越广泛地使用，一方面是工艺节点的进步导致器件截止频率不断提高，基于反相器的时钟传输电路的可达到的最高工作速率也随之提高；另一方面是基于反相器的时钟传输电路具有输出摆幅大，占用面积小等优势。然而，现有时钟传输电路中的反相器链通常在局部端部署，便于由局部模块的电源供电。但是，随着时钟需要传输的长线长度增加，时钟传输电路的工作频率会随之降低，从而使得长线末端所传输得到的时钟信号质量下降。

有鉴于此，本申请实施例提供一种时钟传输电路，能够改善现有时钟传输电路随着传输线路长度的增加，工作频率随之低导致传输的时钟信号质量下降的问题。

本申请实施例提供一种时钟传输电路，图1为本申请实施例提供的一种时钟传输电路的示意性结构框图。如图1所示，本申请实施例提供的时钟传输电路包括：时钟输入端DI，时钟输入端DI用于输入差分时钟信号；时钟输出端DO，时钟输出端DO用于输出差分时钟信号；多级反相器链路100，多级反相器链路100是分布式的，多级反相器链路100设置在时钟输入端DI和时钟输出端DO之间，多级反相器链路100包括多个级联的直流耦合反相器单元，相邻的两个级联的直流耦合反相器单元之间通过设定长度的级联传输线电连接。

示例性的，如图1所示，时钟输入端DI包括正相时钟信号输入端DI+和负相时钟信号输入端DI-，时钟输出端DO包括正相时钟信号输出端DO+和负相时钟信号输出端DO-，差分时钟信号包括正相时钟信号和负相时钟信号，正相时钟信号与负相时钟信号之间的理论相位差为180°。容易理解的是正相时钟信号输入端DI+用于输入正相时钟信号，负相时钟信号输入端DI-用于输入负相时钟信号，正相时钟信号输出端DO+输出的是经过多级反相器链路100传输的正相时钟信号，负相时钟信号输出端DO-输出的是经过多级反相器链路100传输的负相时钟信号。多级反相器链路100包括级联的第一级直流耦合反相器单元110、第二直流耦合反相器单元120、…、第N级直流耦合反相器单元1N0，N是直流耦合反相器单元的总级数，N是大于1的自然数。

针对现有时钟传输电路为了便于局部模块的电源供电，反相器链通常在局部端部署，即只在时钟输入端和/或时钟输出端的附近设置反相器链，用于对差分时钟信号放大。但是，随着时钟需要传输的长线长度增加，时钟传输电路的工作频率会随之降低，从而使得长线末端所传输得到的时钟信号质量下降。本申请实施例提供的时钟传输电路，设置多级反相器链路100，多级反相器链路100是分布式的，多级反相器链路100内级联的直流耦合反相器单元分布在时钟输入端DI和时钟输出端DO之间，可以是均匀的等间距分布，也可以是非等间距分布，本申请实施例不作具体限定。相邻的两个级联的直流耦合反相器单元之间通过设定长度的级联传输线电连接，设定长度可以根据传输距离以及多级反相器链路100的级数确定，本申请实施例不作具体限定。即将级联传输线分段设置，运用多级反相器链路，可以避免时钟传输电路的工作频率的衰减，即避免时钟传输电路的工作频率会随着传输距离的增加而降低，从而能够提高时钟传输电路的时钟输出端输出的差分时钟信号的质量。

本申请实施例提供的时钟传输电路，设置多级反相器链路100，多级反相器链路100是分布式的，多级反相器链路100内级联的直流耦合反相器单元分布在时钟输入端DI和时钟输出端DO之间。相邻的两个级联的直流耦合反相器单元之间通过设定长度的级联传输线电连接，设定长度可以根据传输距离以及多级反相器链路100的级数确定。即将级联传输线分段设置，运用多级反相器链路，可以避免时钟传输电路的工作频率的衰减，即避免时钟传输电路的工作频率会随着传输距离的增加而降低，从而能够提高时钟传输电路的时钟输出端输出的差分时钟信号的质量。

在一些实施方式中，图2为本申请实施例提供的另一种时钟传输电路的示意性结构框图。如图2所示，本申请实施例提供的时钟传输电路，还包括：单侧电源线路VDD，单侧电源线路VDD上通有电源电压；直流耦合反相器单元包括两个直流耦合反相器，分别为第一直流耦合反相器101和第二直流耦合反相器102，第一直流耦合反相器101设置于单侧电源线路VDD与第二直流耦合反相器102之间，单侧电源线路VDD用于向每个直流耦合反相器供电。单侧电源线路VDD的可以为整个多级反相器链路供电，即实现长距离供电，相比较于多端供电或多电源供电，能够节省电源数量，也能够节省电路面积，既能满足供电需求，又无需增加电路面积。

在一些实施方式中，继续参考图2，在相邻的两个级联的直流耦合反相器单元之间，上一级直流耦合反相器单元中的第一直流耦合反相器101的输出端与下一级直流耦合反相器单元中的第二直流耦合反相器102的输入端电连接，上一级直流耦合反相器单元中的所述第二直流耦合反相器102的输出端与下一级直流耦合反相器单元中的第一直流耦合反相器101的输入端电连接。

示例性的，如图2所示，由于第一直流耦合反相器101靠近单侧电源线路VDD，第一直流耦合反相器101容易受到电源信号的影响，第二直流耦合反相器102远离单侧电源线路VDD，则第二直流耦合反相器102受到电源信号影响较小，则第一直流耦合反相器101相对于第二直流耦合反相器102更容易发生相位延迟。如果在相邻的两个级联的直流耦合反相器单元之间，上一级直流耦合反相器单元中的第一直流耦合反相器101的输出端与下一级直流耦合反相器单元中的第一直流耦合反相器101的输入端电连接，上一级直流耦合反相器单元中的第二直流耦合反相器102的输出端与下一级直流耦合反相器单元中的第二直流耦合反相器102的输入端电连接，则所有第一直流耦合反相器101用于传输正相时钟信号，经过多个第一直流耦合反相器101的相位延迟累积，从正相时钟信号输出端DO+输出的正相时钟信号的相位延迟会很大；所有第二直流耦合反相器102用于传输负相时钟信号，经过多个第二直流耦合反相器102的时钟传输，从负相时钟信号输出端DO-输出的负相时钟信号的相位延迟累积没有正相时钟信号的相位延迟大，因此会导致输出的差分时钟信号的相位差不是180°，例如相位差可能是150°或者210°，则输出的差分时钟信号的相位误差可能达到30°，差分时钟信号的质量较差。本申请实施例将上一级的第一直流耦合反相器101和第二直流耦合反相器102的输出端与下一级的第一直流耦合反相器101和第二直流耦合反相器102的输入端进行交叉连接，通过交叉互连能够抵消电源、地和周围环境带来的共模噪声，还能够缩小反相器的相位延迟累积造成的差分信号累积相位误差。另外，采用交叉互连的方式实现的多级反相器链路还能够抵消反相器内部器件的自身工艺不匹配带来的差分时钟信号的相位失配。

在一些实施方式中，设定长度的取值为一个、两个或多个。两个级联的直流耦合反相器单元之间的级联传输线的长度为设定长度，如果设定长度的取值是一个，则多级反相器链路的分级距离是平均的，能够更好的避免时钟传输电路的工作频率的衰减，即避免时钟传输电路的工作频率会随着传输距离的增加而降低，从而能够提高时钟传输电路的时钟输出端输出的差分时钟信号的质量。但由于工艺制备的误差，可能不是完全均匀的，因此，设定长度的取值可以是两个或者多个。

在一些实施方式中，在时钟输入端指向时钟输出端的方向上，多级反相器链路内多个级联的直流耦合反相器单元对差分时钟信号的放大倍数，按照级联顺序呈增加趋势。参考图1，第一级直流耦合反相器单元110、第二直流耦合反相器单元120至第N级直流耦合反相器单元1N0，放大倍数可以是逐级增加的，也可以是跨级增加的，本申请实施例不作具体限定。

本申请实施例提供的时钟传输电路，通过设置在时钟输入端指向时钟输出端的方向上，多级反相器链路内多个级联的直流耦合反相器单元对述差分时钟信号的放大倍数，按照级联顺序呈增加趋势，能够进一步降低传输的时钟信号在传输过程中的衰减。

在一些实施方式中，多级反相器链路内多个级联的直流耦合反相器单元划分为低级放大单元、中级放大单元和高级放大单元，中级放大单元设置在低级放大单元和高级放大单元之间，低级放大单元相对于中级放大单元靠近时钟输入端设置，高级放大单元相对于中级放大单元靠近时钟输出端设置，低级放大单元、中级放大单元和高级放大单元均分别包括至少一级直流耦合反相器单元；低级放大单元对于从时钟输入端输入的差分时钟信号的放大倍数为基准放大倍数；中级放大单元对于差分时钟信号的放大倍数是基准放大倍数的M倍；高级放大单元对于差分时钟信号的放大倍数是基准放大倍数的K倍，其中，M和K均为大于1的自然数，且K＞M。示例性的，多级反相器器链路可以包括7级直流耦合反相器单元，则低级放大单元可以包括第一级直流耦合反相器单元，中级放大单元可以包括第二级直流耦合反相器单元、第三极直流耦合反相器单元和第四直流耦合反相器单元，高级放大单元可以包括第五级直流耦合反相器单元、第六直流耦合反相器单元和第七级直流耦合反相器单元。

示例性的，M＝4，K＝16，则低级放大单元、中级放大单元和高级放大单元对于差分时钟信号的放大比例为1:4:16，后一级是前一级放大倍数的4倍，能够起到较好的降低时钟信号衰减的效果。

在一些实施方式中，示例性的，图3为本申请实施例提供的又一种时钟传输电路的示意性结构框图。如图3所示，多级反相器链路包括7级直流耦合反相器单元，第一级直流耦合反相器单元至第七级直流耦合反相器单元的第一直流耦合反相器分别表示为D21、D31、D41、D51、D61、D71和D81，第一级直流耦合反相器单元至第七级直流耦合反相器单元的第二直流耦合反相器分别表示为D22、D32、D42、D52、D62、D72和D82。图4为本申请实施例提供的一种直流耦合反相器的结构示意图。如图4所示，直流耦合反相器包括第二PMOS管M21和第二NMOS管M22，第二PMOS管M21和第二NMOS管M22串联，第二PMOS管M21的源极接入单侧电源线路VDD，第二NMOS管M22的源极接地，第二PMOS管M21的漏极和第二NMOS管M221的漏极连接后作为第二直流耦合反相器的输出端VON2，第二PMOS管M21的栅极和第二NMOS管M22的栅极连接后作为直流耦合反相器的输入端VIN2。

在时钟输入端指向时钟输出端的方向上，多级反相器链路内的多个级联的直流耦合反相器单元内的MOS管的沟道尺寸按照级联顺序呈增加趋势。在时钟输入端指向时钟输出端的方向上，多级反相器链路内多个级联的直流耦合反相器单元对述差分时钟信号的放大倍数，按照级联顺序呈增加趋势，可以通过设置直流耦合反相器内的MOS管的沟道宽长比来实现，MOS管的沟道宽长比越大，放大倍数越大，则在时钟输入端指向时钟输出端的方向上，多级反相器链路内的多个级联的直流耦合反相器单元内的MOS管的沟道尺寸按照级联顺序呈增加趋势。利用设计MOS管的沟道宽长比来实现放大倍数的调整，更加精准，容易实现。

在一些实施方式中，本申请实施例提供的时钟传输电路，还包括：初级自偏置反相模块，初级自偏置反相模块设置于时钟输入端与多级反相器链路之间。初级自偏置反相模块包括自偏置反相器，自偏置反相器的输入端通过电容与时钟输入端电连接，自偏置反相器的输入端与输出端之间设置有电阻，自偏置反相器的输出端与多级反相器链路电连接。

示例性的，继续参考图3，初级自偏置反相模块包括第一自偏置反相器D11和第二自偏置反相器D12，第一自偏置反相器D11的输入端通过第一电容C1与正相时钟输入端DI+电连接，第一自偏置反相器D11的输入端与输出端之间设置有第一电阻R1，第一自偏置反相器D11的输出端和第二自偏置反相器D12均与多级反相器链路电连接。第二自偏置反相器D12的输入端通过第二电容C2与负相时钟输入端DI-电连接，第二自偏置反相器D12的输入端与输出端之间设置有第二电阻R2。第一电阻R1和第二电阻R2用于实现直流偏置，得到自偏置电压是电源电压的1/2，第一电容C1和第二电容C2用于保持交流信号。两根接地线路GND分别设置在初级自偏置反相模块和多级反相器链路的两侧。图5为本申请实施例提供的一种自偏置反相器的结构示意图。如图5所示，自偏置反相器包括第一PMOS管M11和第一NMOS管M12，第一PMOS管M11和第一NMOS管M12串联，第一PMOS管M11的源极接入单侧电源线路VDD，第一NMOS管M12的源极接地，第一PMOS管M11的漏极和第一NMOS管M12的漏极连接后作为自偏置反相器的输出端VON1，第一PMOS管M11的栅极和第一NMOS管M12的栅极连接后作为自偏置反相器的输入端VIN1。

示例性的，图6为本申请实施例提供的一种时钟传输线路的电源线路与接地线路的分布示意图。如图6所示，时钟传输线路可以通过多层金属来制备线路，例如第六层金属M6、第七层金属M7和第八层金属M8，单侧电源线路VDD可以分别设置在第六层金属M6、第七层金属M7和第八层金属M8上，本申请实施例不作具体限定。接地线路GND则可以设置在第六层金属M6和第八层金属M8上。正相时钟信号输入端DI+、负相时钟信号输入端DI-、正相时钟信号输出端DO+和负相时钟信号输出端DO-均可以通过正相信号线D+和负相信号线D-来实现，正相信号线D+和负相信号线D-可以设置在第八层金属M8上。正相信号线D+和负相信号线D-的线宽可以是3μm，线间距尅是3μm，接地线路GND的线宽度可以是4μm，线间距可以是3μm。此外，第六层金属M6上的接地线路GND可以起到屏蔽的作用。单侧电源线路VDD的宽度可以是4μm，间距可以是4μm，图6只是示意性的，不作为本申请的具体限定。

尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。

显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。

Claims (10)

1.一种时钟传输电路，其特征在于，包括：

时钟输入端，所述时钟输入端用于输入差分时钟信号；

时钟输出端，所述时钟输出端用于输出差分时钟信号；

多级反相器链路，所述多级反相器链路是分布式的，所述多级反相器链路设置在所述时钟输入端和所述时钟输出端之间，所述多级反相器链路包括多个级联的直流耦合反相器单元，相邻的两个级联的所述直流耦合反相器单元之间通过设定长度的级联传输线电连接。

2.根据权利要求1所述的时钟传输电路，其特征在于，还包括：

单侧电源线路；

所述直流耦合反相器单元包括两个直流耦合反相器，分别为第一直流耦合反相器和第二直流耦合反相器，所述第一直流耦合反相器设置于所述单侧电源线路与所述第二直流耦合反相器之间，所述单侧电源线路用于向每个所述直流耦合反相器供电。

3.根据权利要求2所述的时钟传输电路，其特征在于，在相邻的两个级联的所述直流耦合反相器单元之间，上一级所述直流耦合反相器单元中的所述第一直流耦合反相器的输出端与下一级所述直流耦合反相器单元中的所述第二直流耦合反相器的输入端电连接，上一级所述直流耦合反相器单元中的所述第二直流耦合反相器的输出端与下一级所述直流耦合反相器单元中的所述第一直流耦合反相器的输入端电连接。

4.根据权利要求2所述的时钟传输电路，其特征在于，在所述时钟输入端指向所述时钟输出端的方向上，所述多级反相器链路内多个级联的所述直流耦合反相器单元对于所述差分时钟信号的放大倍数，按照级联顺序呈增加趋势。

5.根据权利要求4所述的时钟传输电路，其特征在于，所述多级反相器链路内多个级联的所述直流耦合反相器单元划分为低级放大单元、中级放大单元和高级放大单元，所述中级放大单元设置在所述低级放大单元和所述高级放大单元之间，所述低级放大单元相对于所述中级放大单元靠近所述时钟输入端设置，所述高级放大单元相对于所述中级放大单元靠近所述时钟输出端设置，所述低级放大单元、所述中级放大单元和所述高级放大单元均分别包括至少一级所述直流耦合反相器单元；

所述低级放大单元对于从所述时钟输入端输入的所述差分时钟信号的放大倍数为基准放大倍数；

所述中级放大单元对于所述差分时钟信号的放大倍数是所述基准放大倍数的M倍；

所述高级放大单元对于所述差分时钟信号的放大倍数是所述基准放大倍数的K倍，其中，所述M和K均为大于1的自然数，且K＞M。

6.根据权利要求5所述的时钟传输电路，其特征在于，M＝4，K＝16。

7.根据权利要求4所述的时钟传输电路，其特征在于，在所述时钟输入端指向所述时钟输出端的方向上，所述多级反相器链路内的多个级联的所述直流耦合反相器单元内的MOS管的沟道尺寸按照级联顺序呈增加趋势。

8.根据权利要求1所述的时钟传输电路，其特征在于，还包括：

初级自偏置反相模块，所述初级自偏置反相模块设置于所述时钟输入端与所述多级反相器链路之间。

9.根据权利要求8所述的时钟传输电路，其特征在于，所述初级自偏置反相模块包括自偏置反相器，所述自偏置反相器的输入端通过电容与所述时钟输入端电连接，所述自偏置反相器的输入端与输出端之间设置有电阻，所述自偏置反相器的输出端与所述多级反相器链路电连接。

10.根据权利要求1所述的时钟传输电路，其特征在于，所述设定长度的取值为一个或两个。

Images