CN1520038A - 具有改进的锁相/解锁检测功能的锁相回路 - Google Patents

具有改进的锁相/解锁检测功能的锁相回路 Download PDF

Info

Publication number
CN1520038A
CN1520038A CNA2004100018035A CN200410001803A CN1520038A CN 1520038 A CN1520038 A CN 1520038A CN A2004100018035 A CNA2004100018035 A CN A2004100018035A CN 200410001803 A CN200410001803 A CN 200410001803A CN 1520038 A CN1520038 A CN 1520038A
Authority
CN
China
Prior art keywords
signal
phase
detection signal
pll
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100018035A
Other languages
English (en)
Other versions
CN100553148C (zh
Inventor
����ѫ
李在勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1520038A publication Critical patent/CN1520038A/zh
Application granted granted Critical
Publication of CN100553148C publication Critical patent/CN100553148C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/123—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal directly commands a frequency generator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种具改进的相位解锁检测功能的锁相回路(PLL)，其以来自阴极射线管监视器(CRT)的同步信号频率产生时钟脉冲信号。该PLL包括：相位频率检测器，其比较同步信号、参考信号的相位和频率并输出上升或下降信号；电荷泵，其输出脉动电流；回路滤波器，其输出控制电压；压控振荡器，其输出时钟脉冲信号；分频器，其分频时钟脉冲信号并输出参考信号；相位解锁检测电路，其检测相位解锁最初产生，输出第一检测信号及内部控制信号；锁相/解锁检测电路，其输出第二检测信号；及输出电路，其逻辑操作第一、二检测信号并输出第三检测信号。所述PLL以对相位解锁最初产生的无延迟快速检测来改进CRT监视器模式切换中的系统稳定性。

Description

具有改进的锁相/解锁检测功能的锁相回路
技术领域
本发明涉及一种锁相回路(Phase Locked Loop，PLL)，特别涉及一种具有改良的锁相/解锁检测功能的PLL。
背景技术
阴极射线管(CRT)监视器是根据从计算机的视频卡传输的水平同步信号H_Sync和垂直同步信号V_Sync，用于显示屏幕上的视频信号(例如，R、G、B)，和计算机一起使用的外围设备的一个具有代表性的例子。
当CRT监视器的模式切换或电源开启或关闭时，发生瞬变现象(transientphenomena)，在其中水平同步信号H_Sync和垂直同步信号V_Sync的频率发生很大的改变。这个瞬变现象典型地引起浪涌电压(surge voltage)，导致了一个能够毁坏例如二极管、晶体管等元件的电压。
在CRT监视器中的模式切换的一个例子是当从DOS模式切换到视窗(Windows)模式时。在DOS模式中，水平同步信号H_Sync的频率为大约31kHz，而在视窗模式中，该频率为68kHz。如上所述，当CRT监视器的模式被切换时，水平同步信号H_Sync和垂直同步信号V_Sync的频率改变是很大的。
当这发生时，PLL根据微型计算机(Micom)产生具有来自水平同步信号H_Sync和垂直同步信号V_Sync的预定频率的时钟脉冲信号，还控制电子束的垂直偏移和水平偏移。PLL另外还提供锁相/解锁信息给Micom，使得Micom可以根据锁相/解锁信息执行控制功能。水平同步信号H_Sync和垂直同步信号V_Sync的频率改变产生PLL的相位解锁。Micom能够根据从PLL接收的相位解锁信息识别出CRT监视器的切换状态的模式。如果Micom识别出切换状态的模式，Micom将抑制反常的高电压(例如，浪涌电压)。
因而，当CRT监视器的模式被切换时，PLL的快速相位解锁检测就更重要，例如，使Micom能够快速执行电压抑制。
具有锁相/解锁检测功能的PLL的例子发布于2000年10月17日标题为“具有锁定检测器的锁相回路”的美国专利No.6133769。具有锁相/解锁检测功能的PLL将参考图1-3进行详细地描述。
参考图1，PLL 10包括：相位频率检测器(PFD)11；电荷泵12；回路滤波器13；压控振荡器(VCO)14；分频器15；以及锁相/解锁检测电路16。
PFD 11将输入同步信号SIN的相位和频率与参考同步信号SREF的相位和频率进行比较，并产生上升信号UP或下降信号DN。
电荷泵12根据上升信号UP或下降信号DN控制充电或放电回路滤波器13。VCO14的输出频率根据回路滤波器13的回路电压来确定。VCO14以根据回路电压确定的频率输出预定时钟脉冲信号SOUT。
分频器15对时钟脉冲信号SOUT进行分频并输出参考同步信号SREF。锁相/解锁检测电路16监控上升信号UP或下降信号DN的输出，检测锁相/解锁状态，并输出检测信号DET到Micom(未示出)。
现在参考图2描述锁相/解锁检测电路16的配置和操作。
参考图2，锁相/解锁检测电路16包括：NOR门17；电流源I1和I2；开关单元18；电容器C1；和比较器19。
NOR门17接收上升信号UP和下降信号DN并对其执行NOR操作。开关单元18连接在电流源I1和节点N1，以及电流源I2之间，并且由NOR门17的输出信号开启或关闭。
当开关单元18关闭时，电容器C1经由节点NODE1接收来自电流源I1的电荷。
比较器19对节点NODE1的电压VC和预定参考电压VREF进行比较，并在“高”或“低”电平输出检测信号DET。为了使比较器19稳定地检测锁相/解锁信息，参考电压VREF具有磁滞特性并且电流源I1被设置到一个很小的值。结果，从相位解锁的最初产生到由比较器19检测到相位解锁，存在一个时间延迟。
现在参考图3描述在PLL 10中锁相/解锁检测电路16的操作。
参考图3，当在输入同步信号SIN和参考同步信号SREF之间产生相位差时，PFD 11产生上升信号UP或下降信号DN。
节点NODE1的电压VC的电平根据上升信号UP或下降信号DN逐渐地升高。当电压VC的电平高于高参考电压(high reference voltage)VREFH的电平时，比较器19在“高”电平输出检测信号DET。
电荷泵12根据上升信号UP或下降信号DN控制充电或放电回路滤波器13，VCO 14根据回路滤波器13的回路电压来控制时钟脉冲信号SOUT的输出频率。通过操作这样的PLL 10，输入同步信号SIN和参考同步信号SREF之间的相位差逐渐地减小，并且上升信号UP或下降信号DN的输出计数(output count)逐渐地减小。
结果，如在图3中所示，锁相/解锁检测电路16的电容器C1放电并且在节点NODE1的电压VC的电平逐渐地下降。
在图3中还表示，当电压VC的电平低于低参考电压(low referencevoltage)VREFL的电平时，比较器19在“低”电平输出检测信号DET。当这发生时，如果检测信号DET是“高”，则Micom(未示出)确定相位解锁状态，而如果检测信号是“低”，则为锁相状态。
然而，由于在从相位解锁的最初产生时刻U流逝了许多ms(毫秒)的延迟时间TD之后，PLL10的锁相/解锁检测电路才检测到相位的解锁，很困难将相位解锁信息快速地提供给与PLL 10通信的Micom。结果，存在的问题是当CRT监视器的模式切换时，Micom不能很快地执行例如抑制浪涌电压的控制操作。
发明内容
本发明提供一种具有改良的锁相/解锁检测功能的锁相回路，用于当阴极射线管(CRT)监视器的模式被切换时，通过无时间延迟的快速检测到相位解锁的最初产生来改进系统的稳定性。
根据本发明的一个方面，提供一种PLL，其以来自CRT监视器的同步信号的频率产生时钟脉冲信号，PLL包括：相位频率检测器(PFD)；电荷泵；回路滤波器；压控振荡器(VCO)；分频器；相位解锁检测电路；锁相/解锁检测电路；以及输出电路。PFD将同步信号的相位和频率与参考信号的相位和频率进行比较，并输出上升或下降信号。电荷泵响应于该上升或下降信号输出脉动电流。回路滤波器根据该脉动电流输出控制电压。VCO输出具有由控制电压确定的频率的时钟脉冲信号。分频器以一个标度比对时钟脉冲信号进行分频并输出参考信号。相位解锁检测电路从上升或下降信号检测到相位解锁的最初产生，输出第一检测信号，并根据该上升或下降信号输出第一内部控制信号。锁相/解锁检测电路响应于第一内部控制信号或第一检测信号输出第二检测信号。输出电路对第一检测信号和第二检测信号执行逻辑操作，并输出第三检测信号。
附图说明
本发明的以上特性将通过结合附图通过对其示例的实施例进行详细的描述而变得更加清楚，其中：
图1是具有锁相/解锁检测功能的锁相回路(PLL)的框图；
图2是图1的锁相/解锁检测电路的详细电路图；
图3示出关于图2的锁相/解锁检测电路的操作的几个信号的时序图；
图4是根据本发明示例的实施例，具有改良的锁相/解锁检测功能的PLL的框图；
图5是在图4中所示的相位解锁检测电路和锁相/解锁检测电路的电路图；
图6示出图5的相位解锁检测电路和锁相/解锁检测电路的几个输入和输出信号的时序图；
图7是由图6的“P”所指示的区域的放大图。
具体实施方式
图4是根据本发明的一个示例的实施例，具有改良的锁相/解锁检测功能的锁相回路(PLL)的框图。
参考图4，PLL 100包括：相位频率检测器(PFD)110；电荷泵120；回路滤波器130；压控振荡器(VCO)140；分频器150；相位解锁检测电路160；锁相/解锁检测电路170；以及输出电路180。
PFD 110将输入同步信号SIN的相位和频率与参考同步信号SREF的相位和频率进行比较并产生上升信号UP或下降信号DN。
电荷泵120根据上升信号UP或下降信号DN控制回路滤波器130的充电或放电。VCO 140的输出频率根据来自回路滤波器130的回路电压而确定。VCO 140以回路电压确定的频率输出预定时钟脉冲信号SOUT。
分频器150对时钟脉冲信号SOUT进行分频并输出参考同步信号SREF。锁相/解锁检测电路160监控上升信号UP或下降信号DN，快速地检测相位解锁的最初产生，并输出第一检测信号E。相位解锁检测电路160也从上升信号UP或下降信号DN产生预定的反转的第一内部信号/A，并将其输出到锁相/解锁检测电路170。
锁相/解锁检测电路170响应于该反转的第一内部信号/A和第一检测信号E检测锁相/解锁，并输出第二检测信号D。
输出电路180对第一检测信号E和第二检测信号D执行逻辑OR操作，并输出第三检测信号FDET到电荷泵120和微型计算机(Micom)(未示出)。
图5是在图4中所示的相位解锁检测电路160和锁相/解锁检测电路170的电路图。
如在图5中所示，相位解锁检测电路160包括脉冲宽度检测电路60和闩锁电路70。
锁相/解锁检测电路170响应于从脉冲宽度检测电路60输出的反转的第一内部信号/A和从闩锁电路70输出的第一检测信号E检测锁相/解锁并输出第二检测信号D。
脉冲宽度检测电路60包括：NOR门61和65；NMOS晶体管62；倒相器63和64，电容器C0，电流源I0。NOR门61接收从PFD(图4的110)输出的上升信号UP和下降信号DN，执行其NOR操作，并输出第一内部信号A到第一节点NODE1。
第一内部信号A被施加到NMOS晶体管62的栅极。NMOS晶体管62的漏极连接到第二节点NODE2，而源极连接到接地电压。电容器C0经由第二节点NODE2连接到电流源I0。NMOS晶体管62根据第一内部信号A开启或关闭。当NMOS晶体管62关闭时，电容器C0由电流源I0充电。结果，改变了输出到第二节点NODE2的第二内部信号B的电平。
倒相器63反转第二内部信号B并输出第二内部信号B。倒相器64反转第一内部信号A并输出第一内部信号A。
NOR门65对倒相器63输出信号和预定的控制信号CTL执行NOR操作，并输出第三内部信号C。通过控制信号产生电路(未示出)产生控制信号CTL，并具有一个“高”电平的电压。此外，第三内部信号C是在第二内部信号B的电平变得高于倒相器63的阈值电压Vth的时间点具有上升沿的脉冲信号。
闩锁电路70包括NOR门71和72，以及倒相器73。NOR门71接收第三内部信号C和NOR门72的输出信号。NOR门72接收第二检测信号D和NOR门71的输出信号。第三内部信号C作为设置信号输入到闩锁电路70。倒相器73反转NOR门71的输出信号并将其作为第一检测信号E输出。
闩锁电路70响应于第三内部信号C输出具有预定电平的第一检测信号E。闩锁电路70保持第一检测信号E的电平直到输入第二检测信号D。
锁相/解锁检测电路170包括：NOR门171；开关单元172；电流源I1和I2；电容器C1；以及比较器173。
NOR门171对反转的第一内部信号/A和第一检测信号E执行NOR操作，并输出第四内部信号F。开关单元172由第四内部信号F开启或关闭。当第四内部信号F是“高”时，开关单元172被开启，而当第四内部信号F是“低”时，开关单元172被关闭。开关单元172连接在电流源I1和I2之间。电容器C1经由第四节点NODE4连接到电流源I1。
比较器173的非反转的接线端(+)连接到第四节点NODE4，而比较器173的反转的接线端(-)连接到预定的参考电压VREF。参考电压VREF具有预定的电平VREFH或VREFL。为了使比较器173稳定地检测锁相/解锁信息，参考电压VREF具有磁滞特性并且电流源I1被设置到一个很小的值。结果，从相位解锁的最初产生到由比较器173检测到相位解锁，存在一定的时间延迟。
比较器173将第四节点NODE4的第五内部信号G与参考电压VREF进行比较，并以“高”或“低”电平输出第二检测信号D。
输出电路180对第一检测信号E和第二检测信号D执行逻辑操作，并输出第三检测信号FDET作为最终检测信号。输出电路180是OR门。
现在，将参考图5-7描述根据本发明的在PLL 100中的相位解锁检测电路160和锁相/解锁检测电路170的操作。
图6示出图5的相位解锁检测电路和锁相/解锁检测电路的几个输入和输出信号的时序图。
如在图6中所示，NOR门61对上升信号UP和下降信号DN执行NOR操作，并输出第一内部信号A。第一内部信号A在锁相状态保持低于大约100ns(毫微妙)的狭窄脉冲宽度。
当输入在“高”电平的上升信号UP或下降信号DN时，NOR门61输出在“低”电平的第一内部信号A。
由于第一内部信号A处于“低”电平，NMOS晶体管62被关闭。结果，电容器C0被由电流源I0供给的电荷充电，并且第二内部信号的电平被设置为“高”电平。如在图7中所示，当第二内部信号B高于倒相器63的阈值电压Vth时，倒相器63反转第二内部信号B并以“高”电平输出第二内部信号B。
NOR门65对在“低”电平的控制信号CTL和从倒相器63输出的信号执行NOR操作，并以“高”电平输出第三内部信号。第三内部信号C是在第二内部信号B的电平变得高于倒相器63的阈值电压Vth的时间点具有上升沿的脉冲信号。
控制信号CTL是用于当PFD(图4的110)输出上升信号UP或下降信号DN的高电平时，保持第三内部信号C处于低电平。
第三内部信号C作为设置信号SET输入到闩锁电路70。之后，闩锁电路70将第一检测信号E输出到第三节点NODE3。第一检测信号E是指示相位解锁的最初产生的信号。
为了防止频繁地产生交互的相位解锁和锁相和稳定整个系统的操作，闩锁电路70在产生相位解锁之后保持解锁状态一段预定周期。
当这发生时，锁相/解锁检测电路170的NOR门171对从倒相器64输出的反转的第一内部信号/A和第一检测信号E执行NOR操作，并输出第四内部信号F。
因为反转的第一内部信号/A是处于“高”电平并且第一检测信号E也处于“高”电平，第四内部信号F被设置在“低”电平。
由于第四内部信号F被设置在“低”电平，开关单元172被关闭，并且由电流源I1供给的电荷给电容器C1充电。结果，输出到第四节点NODE4的第五内部信号G的电平逐渐变高。当第五内部信号G的电平高于预定参考电压VREFH时，比较器173以“高”电平输出第二检测信号D。
其中，比较器173用来以“高”电平输出第二检测信号D的时间T是使用公式1计算的。
T＝参考电压(VREFH)×(电容器C1中的电荷量/电流源(I1)的电流量)
                                         …………    (1)
在这之后，由于第二检测信号D变为“高”电平，闩锁电路70被重新设置并且第一检测信号E的相位等于第三内部信号C的相位。
由于在输入同步信号SIN和参考同步信号SREF之间的相位差被PLL(图4的100)的锁定操作减少了，上升信号UP和下降信号DN的“低”电平间隔变长了。结果，如图6中所见，第一内部信号A的“高”电平间隔变长了。被倒相器64反转的第一内部信号/A的“低”电平间隔也变长了。
此外，反转的第一内部信号/A的相位相等于第一检测信号E的相位，并且两个信号的“低”电平间隔变长了。因而，第四内部信号F的“高”电平间隔逐渐变长了。结果，开关单元172被开启。
由于开关单元172被开启，电流源I1的电荷被供给到电流源I2。电流源I2具有两倍于电流源I1的值。
因而，第四节点NODE4的第五内部信号G的电平逐渐变低了。
如在图6中所示，当第五内部信号G的电平低于参考电平VREFL时，比较器173以“低”电平输出第二检测信号D。
因为第一检测信号E处在“低”状态，当第二检测信号D被设置到“低”电平时，输出电路180以“低”电平输出第三检测信号FDET作为最终检测信号。
如在图6中所示，第三检测信号FDET响应于第一检测信号E被设置为“高”电平并响应于第二检测信号D被设置为“低”电平。
虽然本发明结合其示例的实施例已经被具体地展示和描述了，但是本领域的普通技术人员将会理解在不脱离在由下面权利要求书和其等同物所定义的本发明的精神和范围的情况下，可以在其中进行形式和细节上的各种修改。

Claims (16)

1.一种锁相回路(PLL)，其以来自阴极射线管(CRT)监视器的同步信号的频率产生时钟脉冲信号，该PLL包括：
相位频率检测器(PFD)，将同步信号的相位和频率与参考信号的相位和频率进行比较，并输出上升或下降信号；
电荷泵，其响应于该上升或下降信号输出脉动电流；
回路滤波器，其根据该脉动电流输出控制电压；
压控振荡器(VCO)，其输出具有由控制电压确定的频率的时钟脉冲信号；
分频器，其以一个标度比对该时钟脉冲信号进行分频并输出参考信号；
相位解锁检测电路，其从上升或下降信号检测最初相位解锁以输出第一检测信号，并根据该上升或下降信号输出第一内部控制信号；
锁相/解锁检测电路，其响应于第一内部控制信号和第一检测信号输出第二检测信号；以及
输出电路，其对第一检测信号和第二检测信号执行逻辑操作，并输出第三检测信号。
2.如权利要求1所述的PLL，其中相位解锁检测电路包括：
脉冲宽度检测电路，其响应于控制信号在相位解锁的最初产生时刻从上升或下降信号输出脉冲信号；以及
闩锁电路，其响应于该脉冲信号输出第一检测信号。
3.如权利要求2所述的PLL，其中脉冲宽度检测电路包括：
第一NOR门，对上升或下降信号执行逻辑操作并输出第一内部信号；
第一倒相器，其反转第一内部信号并输出第一内部控制信号；
NMOS晶体管，其响应于第一内部信号开启或关闭；
电容器，其当NMOS晶体管被关闭时由第一电流源充电，并且改变第二内部信号的电平，该第二内部信号输出到控制节点；
第二倒相器，其反转第二内部信号并输出第二内部控制信号；以及
第二NOR门，其对该控制信号和第二内部控制信号执行逻辑操作，并输出该脉冲信号。
4.如权利要求3所述的PLL，其中脉冲信号在第二内部信号的电平变得高于第二倒相器的阈值电压的时间点具有上升沿的脉冲信号。
5.如权利要求1所述的PLL，其中输出电路是OR门。
6.如权利要求5所述的PLL，其中输出电路响应于第一检测信号输出具有指示相位解锁状态的第一逻辑电平的第三检测信号，或响应于第二检测信号输出具有指示相位锁定状态的第二逻辑电平的第三检测信号。
7.如权利要求2所述的PLL，其中闩锁电路包括：
第三NOR门，其对脉冲信号和第四NOR门的输出执行逻辑操作；
第四NOR门，其对第三NOR门的输出和锁相/解锁检测电路的第二检测信号执行逻辑操作；以及
第三倒相器，其反转第三NOR门的输出并输出第一检测信号。
8.如权利要求1所述的PLL，其中锁相/解锁检测电路包括：
第五NOR门，其对第一检测信号和由相位解锁检测电路输出的第一内部控制信号执行逻辑操作，并输出第三内部信号；
第一开关单元，其响应于第三内部信号开启和关闭；
电容器，其当开关关闭时由第二电流源充电，并对第四内部信号的电平充电；以及
比较器，其响应于第四内部信号的电平和参考电压输出第二检测信号。
9.如权利要求8所述的PLL，其中比较器当第四内部信号的电平高于参考电压时以高电平输出第二检测信号。
10.如权利要求8所述的PLL，其中比较器当第四内部信号的电平低于参考电压时以低电平输出第二检测信号。
11.一种锁相回路(PLL)，其以来自阴极射线管(CRT)监视器的同步信号的频率产生时钟脉冲信号，包括：
相位锁定电路，包括一个相位频率检测器，用于接收参考信号和同步信号，并响应于该参考信号和该同步信号传输上升信号和下降信号；
相位解锁检测电路，用于从该上升或下降信号检测最初相位解锁，并响应于该上升或下降信号传输第一检测信号和第一内部控制信号；
锁相/解锁检测电路，用于接收第一内部控制信号和第一检测信号，并传输第二检测信号；和
输出电路，用于接收第一和第二检测信号和用于传输第三检测信号。
12.如权利要求11所述的PLL，其中第三检测信号被传输到相位锁定电路。
13.如权利要求11所述的PLL，其中相位解锁检测电路从控制信号产生电路接收控制信号。
14.如权利要求11所述的PLL，其中相位锁定电路还包括：
电荷泵，用于接收该上升和下降信号和该第三检测信号，并响应于该上升或下降信号传输脉动电流；
回路滤波器，用于接收该脉动电流并传输控制电压；
压控振荡器(VCO)，用于接收该控制电压并传输具有由该控制电压确定的频率的时钟脉冲信号；以及
分频器，用于接收时钟脉冲信号，并以一个标度比对该时钟脉冲信号进行分频，并传输该参考信号。
15.如权利要求11所述的PLL，其中输出电路是OR门。
16.如权利要求15所述的PLL，其中输出电路响应于第一检测信号传输具有指示相位解锁状态的第一逻辑电平的第三检测信号，或响应于第二检测信号输出具有指示相位锁定状态的第二逻辑电平的第三检测信号。
CNB2004100018035A 2003-02-05 2004-01-14 具有改进的锁相/解锁检测功能的锁相回路 Expired - Fee Related CN100553148C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0007158A KR100510519B1 (ko) 2003-02-05 2003-02-05 향상된 위상 락/언락 검출 기능을 가지는 ｐｌｌ
KR7158/2003 2003-02-05
KR7158/03 2003-02-05

Publications (2)

Publication Number Publication Date
CN1520038A true CN1520038A (zh) 2004-08-11
CN100553148C CN100553148C (zh) 2009-10-21

Family

ID=32709940

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100018035A Expired - Fee Related CN100553148C (zh) 2003-02-05 2004-01-14 具有改进的锁相/解锁检测功能的锁相回路

Country Status (5)

Country Link
US (1) US7321649B2 (zh)
KR (1) KR100510519B1 (zh)
CN (1) CN100553148C (zh)
FR (1) FR2850809B1 (zh)
TW (1) TWI255433B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414603C (zh) * 2005-12-23 2008-08-27 群康科技(深圳)有限公司 监视器时钟相位的调整方法
CN101272143A (zh) * 2007-03-22 2008-09-24 联发科技股份有限公司 相位锁定回路设备以及相位频率检测器
CN100446422C (zh) * 2005-01-06 2008-12-24 华为技术有限公司 锁相环失效检测方法
CN101686055B (zh) * 2008-09-25 2013-05-01 凌阳科技股份有限公司 具有自我校正环路稳定性与带宽的频率合成系统
CN103297043A (zh) * 2012-02-24 2013-09-11 无锡力芯微电子股份有限公司 压控振荡电路
CN104485946A (zh) * 2014-12-05 2015-04-01 中国航天科技集团公司第九研究院第七七一研究所 一种锁相环锁定状态检测电路
CN107528585A (zh) * 2016-06-20 2017-12-29 阿尔特拉公司 具有电超负载保护电路的锁相回路
CN107579736A (zh) * 2016-07-05 2018-01-12 综合器件技术公司 混合锁定检测器
CN110932721A (zh) * 2019-12-04 2020-03-27 河北新华北集成电路有限公司 锁相环锁定指示电路及锁相环
CN112311390A (zh) * 2019-07-29 2021-02-02 瑞昱半导体股份有限公司 锁相回路电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005023258A1 (de) * 2004-11-16 2006-11-23 Fan Separator Gmbh Drehtrommel zur aeroben Erwärmung rieselfähiger Feststoffe
TWI253633B (en) * 2004-12-14 2006-04-21 Mediatek Inc Apparatus for writing data to an optical storage media and servo control unit and a laser diode driver unit thereof
US7649421B2 (en) * 2007-06-19 2010-01-19 Harris Stratex Networks Operating Corporation Quality of phase lock and loss of lock detector
US8644782B2 (en) * 2011-11-14 2014-02-04 Apple Inc. Agile clocking with receiver PLL management
US8664985B2 (en) * 2012-02-02 2014-03-04 Mediatek Inc. Phase frequency detector and charge pump for phase lock loop fast-locking
JP2013172344A (ja) * 2012-02-21 2013-09-02 Toshiba Corp ロック検出回路、ｄｌｌ回路及び受信回路
KR102107068B1 (ko) * 2013-11-29 2020-05-08 에스케이하이닉스 주식회사 위상 검출 회로 및 이를 이용하는 지연 고정 루프 회로
US10778233B1 (en) 2019-08-14 2020-09-15 Nxp B.V. Phase locked loop with phase and frequency lock detection
US11885646B2 (en) 2021-08-12 2024-01-30 Allegro Microsystems, Llc Programmable active pixel test injection
US11722141B1 (en) * 2022-04-22 2023-08-08 Allegro Microsystems, Llc Delay-locked-loop timing error mitigation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201945A (en) * 1977-05-20 1980-05-06 Sanyo Electric Co., Ltd. Phase comparing apparatus
JPS6010458B2 (ja) * 1979-08-23 1985-03-18 富士通株式会社 フエ−ズ・ロツクド・ル−プ回路
FR2618958B1 (fr) * 1987-07-29 1995-04-21 Radiotechnique Compelec Synthetiseur de frequences presentant un dispositif indicateur d'accord
US5008635A (en) * 1990-06-25 1991-04-16 Motorola, Inc. Phase-lock-loop lock indicator circuit
US5126690A (en) * 1991-08-08 1992-06-30 International Business Machines Corporation Phase locked loop lock detector including loss of lock and gain of lock detectors
US5563552A (en) * 1994-01-28 1996-10-08 International Business Machines Corporation System and method for calibrating damping factor of analog PLL
EP0704977A3 (en) 1994-08-31 1996-05-29 Ibm Phase detector without dead zone
US5870002A (en) * 1997-06-23 1999-02-09 Exar Corporation Phase-frequency lock detector
US5969576A (en) * 1997-12-22 1999-10-19 Philips Electronics North America Corporation Phase locked loop lock condition detector
US6133769A (en) * 1998-11-30 2000-10-17 Vantis Corporation Phase locked loop with a lock detector
US7082178B2 (en) * 2001-12-14 2006-07-25 Seiko Epson Corporation Lock detector circuit for dejitter phase lock loop (PLL)
US7015727B2 (en) * 2001-12-17 2006-03-21 Texas Instruments Incorporated Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446422C (zh) * 2005-01-06 2008-12-24 华为技术有限公司 锁相环失效检测方法
CN100414603C (zh) * 2005-12-23 2008-08-27 群康科技(深圳)有限公司 监视器时钟相位的调整方法
CN101272143A (zh) * 2007-03-22 2008-09-24 联发科技股份有限公司 相位锁定回路设备以及相位频率检测器
CN101272143B (zh) * 2007-03-22 2010-09-01 联发科技股份有限公司 相位锁定回路设备以及相位频率检测器
CN101686055B (zh) * 2008-09-25 2013-05-01 凌阳科技股份有限公司 具有自我校正环路稳定性与带宽的频率合成系统
CN103297043B (zh) * 2012-02-24 2015-12-02 无锡力芯微电子股份有限公司 压控振荡电路
CN103297043A (zh) * 2012-02-24 2013-09-11 无锡力芯微电子股份有限公司 压控振荡电路
CN104485946B (zh) * 2014-12-05 2017-05-24 中国航天科技集团公司第九研究院第七七一研究所 一种锁相环锁定状态检测电路
CN104485946A (zh) * 2014-12-05 2015-04-01 中国航天科技集团公司第九研究院第七七一研究所 一种锁相环锁定状态检测电路
CN107528585A (zh) * 2016-06-20 2017-12-29 阿尔特拉公司 具有电超负载保护电路的锁相回路
CN107528585B (zh) * 2016-06-20 2023-07-11 太浩研究有限公司 具有电超负载保护电路的锁相回路
CN107579736A (zh) * 2016-07-05 2018-01-12 综合器件技术公司 混合锁定检测器
CN107579736B (zh) * 2016-07-05 2023-09-19 综合器件技术公司 混合锁定检测器
CN112311390A (zh) * 2019-07-29 2021-02-02 瑞昱半导体股份有限公司 锁相回路电路
CN112311390B (zh) * 2019-07-29 2024-05-24 瑞昱半导体股份有限公司 锁相回路电路
CN110932721A (zh) * 2019-12-04 2020-03-27 河北新华北集成电路有限公司 锁相环锁定指示电路及锁相环

Also Published As

Publication number Publication date
FR2850809B1 (fr) 2005-12-30
CN100553148C (zh) 2009-10-21
FR2850809A1 (fr) 2004-08-06
US7321649B2 (en) 2008-01-22
US20040150480A1 (en) 2004-08-05
KR20040070923A (ko) 2004-08-11
TW200415551A (en) 2004-08-16
TWI255433B (en) 2006-05-21
KR100510519B1 (ko) 2005-08-26

Similar Documents

Publication Publication Date Title
CN1520038A (zh) 具有改进的锁相/解锁检测功能的锁相回路
CN102868399B (zh) 锁相环频率综合器和锁相环失锁检测及调节方法
US20100214031A1 (en) Spectrum spread clock generation device
CN102158221B (zh) 锁相环及其快速锁定装置
US7777540B2 (en) Phase locked loop, lock detector and lock detection method
CN100341269C (zh) 使用分数补偿方法的分数－n频率合成器
CN1926765A (zh) 锁定检测电路和锁定检测方法
US7663417B2 (en) Phase-locked loop circuit
CN1748368A (zh) 使用2－pi滑动检测粗调锁相环(pll)合成器的系统和方法
CN103684431A (zh) 可快速锁定的锁相环及其锁定方法
US6873670B1 (en) Automatic pre-scaler control for a phase-locked loop
CN1625839A (zh) 具有降低的时钟抖动的锁相环
CN111464180A (zh) 一种具有锁定检测功能的锁相环电路
US9374038B2 (en) Phase frequency detector circuit
CN114710153A (zh) 一种锁相环装置、锁相环装置的锁定方法及雷达系统
CN114499502A (zh) 一种鉴频鉴相器及锁相环电路
CN1893278A (zh) 锁相环及锁相环操作方法
CN1482740A (zh) 具有重整形相位误差信号的锁相回路及其方法
CN103078636A (zh) 锁相环系统
CN104579323A (zh) 一种二级鉴频鉴相电荷泵锁相环
US7323943B2 (en) PLL circuit with deadlock detection circuit
CN101013894B (zh) 具有宽锁频范围的锁相回路及其操作方法
CN111294043A (zh) 一种基于pll的自动恢复外部时钟的系统
CN1494217A (zh) 低稳态误差的锁相回路及其校正电路
CN203014778U (zh) 锁相环系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20100222