CN100341269C - 使用分数补偿方法的分数－n频率合成器 - Google Patents

使用分数补偿方法的分数－n频率合成器 Download PDF

Info

Publication number
CN100341269C
CN100341269C CNB028097122A CN02809712A CN100341269C CN 100341269 C CN100341269 C CN 100341269C CN B028097122 A CNB028097122 A CN B028097122A CN 02809712 A CN02809712 A CN 02809712A CN 100341269 C CN100341269 C CN 100341269C
Authority
CN
China
Prior art keywords
signal
phase
output
frequency
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028097122A
Other languages
English (en)
Other versions
CN1507717A (zh
Inventor
H·许
E·宋
K·Y·李
Y·邱
J·李
J·朴
K·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GCT Semiconductor Inc
Original Assignee
GCT Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/940,807 external-priority patent/US6553089B2/en
Priority claimed from US09/940,808 external-priority patent/US6704383B2/en
Application filed by GCT Semiconductor Inc filed Critical GCT Semiconductor Inc
Publication of CN1507717A publication Critical patent/CN1507717A/zh
Application granted granted Critical
Publication of CN100341269C publication Critical patent/CN100341269C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种相位锁定回路(PLL)频率合成器(图3)合并分数杂散补偿电路。每当一种充电泵工作时，该分数杂散补偿电路动态地补偿充电泵脉动。它能利用一种可编程的分频器(336)，两个相位检波器(314和324)，其中每个检波器都使用一种充电泵级别泵。一种分数累加器级别(340)决定在一种相位比较期间工作的充电泵的数目。PLL频率合成器避免补偿电流微调的需要。同时，分数补偿可以动态地完成，且它的方式能对环境变化具有耐受性。一种相位锁定回路(PLL)的分数-N型频率合成器能合并一种抽样与保持电路。该合成器能通过消除一种回路滤波器来减少电路尺寸。合成器或分数-N型PLL能使用一种分频器和至少两个被耦合到一种抽样与保持电路的相位检波器。一种锁定检波电路能最初为抽样与保持电路决定一种参考电压。

Description

使用分数补偿方法的分数-N频率合成器
技术领域
本装置和方法能用于任何需要参考频率的分数分辨率的系统，且具体而言，涉及一种基于PLL的频率合成器，该合成器包括抽样与保持型分数-N合成器，以便用于一种现代无线或有线通信系统。
背景技术
频率合成器通常被用于现代无线通信系统，以便在接收器和传输器中产生一种需要的输出频率。在各种不同的基于频率合成器的相位锁定回路(PLL)之中，分数-N频率合成器适用于信道间隔很小的通信系统。分数-N结构允许频率分辨率，该分辨率是一种参考频率FREF的分数部分，且一种输出频率信号FOUT通过FOUT＝FREF(N+K/F)关系与参考频率FREF相关联，其中，F是参照参考频率的组件的分数分辨率。分数-N结构的技术要求发生一种分频器，该分频器是一种分数而非一种整数。通过动态地改变回路中位于值N和N+1之间的分频器，可以做到这一点。如果在F周期内，用N+1相除的操作要进行K次，且用N相除的操作要进行F-K次，那么平均余数是N+K/F。
分数-N结构的优势是，参考频率FREF不受信道空间的限制，且回路带宽能得到增加。因此，相位杂波和锁定时间被减少。然而，除数的转换会在合成输出频率信号FOUT中引起杂散信号。这些次谐波杂散也被称为分数杂散，其必须被保持在一些最大可接收限度之下。
相关技术的分数补偿电路试图减少不需要的杂散信号。对于适当的分数补偿，补偿脉冲的区域必须等于主要的充电泵分数-N脉动的区域。然而，在一种相关技术分数补偿电路中，补偿电流的数量是静态固定的。因此，杂散信号的取消不能追踪杂散信号随时间、过程和温度而产生的动态变化。
另一个相关技术的分数补偿电路通常被称为一种分数-N合成器，其通过使用一种西格马-德耳塔(∑Δ)调制器控制分频率。一种模数分频器接收来自西格马-德耳塔调制器的输出信号。分数的杂散频率或相位杂波通过西格马-德耳塔调制器的操作分布在整个频率光谱。但是，绝对的杂波水平可能增加到可接收的水平之上。需要一种不降低光谱纯度、坚固的和可靠的分数补偿方案。
在现代无线通信系统中使用的频率合成器通常利用一种相位锁定回路(PLL)。PLL通常包含电压控制振荡器(VCO)、相位检波器(PD)和回路滤波器(LF)。为了将PLL与单一集成电路相整合，用于稳定PLL的大LP电容器占据电路芯片的大部份区域，因为在回路滤波器(LF)中需要的电容通常在一些微法拉的数量级上。随着目前无线系统正试图将全部接收器和传输器(包括PLL)整合在单一芯片上，LF电容器所要求的电容是一个重要问题。
一种降低LF电容的相关技术的方法使用抽样与保持电路作为相位检波器或比较器。在抽样与保持电路中的电容器比在通常的回路滤波器中的电容器具有较小的电容。抽样与保持相位检波器的另一优点是，输出不含有输入频率的高频率谐波。如果相位是不变的，那么输出电压也因此是不变的，抽样与保持PD可以应用于频率合成器。
US专利6,137,372号揭示了抽样与保持型PLL频率合成器，其无需大的LF电容器。6,137,372抽样与保持PLL频率合成器使用一种整数-N结构以发生输出频率，该输出频率是一种参考频率的整数倍。但是，在整数-N结构中，回路带宽有限的，因为输入参考频率必须等于信道间隔。因此，接近中心的相位杂波的衰减是有限的，因为振荡器的相位杂波只在回路的带宽中被减少。整数-N结构的另一个缺点是缓慢的锁定时间，因为PLL的锁定时间也依赖于回路带宽。
为了增加回路带宽，分数-N结构曾被用作频率合成器。图1举例说明一种使用抽样与保持电路的相关技术频率合成器。如图1所示，参考频率分频器104分频处理一种输入参考频率102，且产生一种分频参考信号106。相位检波器(PD)110接收分频参考信号106和整数分频器128的输出108，且针对其中的比较发生输出信号112。抽样与保持电路114接收PD 110的输出112。电压控制振荡器118接收抽样与保持电路114的输出116。电压控制振荡器118的输出120是频率合成器电路的输出信号FOUT，并且也是进入整数分频器128的输入。
在操作中，VCO输出信号120被整数分频器128中的N分频，然后与来自参考分频器104的分频参考频率106相比较。相位检波器(PD)和抽样与保持电路130发生一种依赖于检波相位差的控制信号。控制信号适用于电压控制振荡器(VCO)，该电压发生输出频率FOUT。
图2(a)是举例说明一种相关技术的相位检波器和抽样与保持电路130的图。如图2(a)所示，充电泵206接收相位检波器202的输出204。充电泵206的输出214由抽样与保持电路114被接收，该抽样与保持电路在连接到第一节点n1的输入上。在抽样与保持电路114中，参考电压Vref 210经过第一开关212连接到第一节点n1。抽样电容器220连接在接地参考电压222和第一节点n1之间。第二开关224连接在第一节点n1和第二节点n2之间，第二节点n2连接到输出终端234。保持电容器230连接在接地参考电压和第二节点n2之间。抽样电容器220和保持电容器230的电容小于通常的回路滤波器的电容。在相位检波器202中的相位比较发生之前，开关SW1是关闭的，且抽样电容器被充电到参考电压Vref中。充电泵206随相位检波器202来增加或减少来自参考电压Vref的抽样电容器220的电压，其符合相位比较中的检波相位差。当相位比较完成时，抽样电容器220中的充电经由第二开关SW2转移到保持电容器230中。
图2(b)是锁定状态的一种时序图，该锁定状态在一种相关技术的抽样与保持型整数-N频率合成器上。如图2(b)所示，在参考频率信号和分频器输出(即分频VCO输出)之间存在一种关系，且当相位对准于通常的回路滤波器型PLL时，该关系是一种不变的相位差T。因此，抽样与保持型PLL不适用于如时钟或数据恢复的应用，其中相位必须对准于输入参考信号和VCO输出之间。抽样电容器的输出和相位检波器的电压如图2(b)所示。然而，在整数-N频率合成器中，相位对准不是必需的，而且只要相位杂波特性是令人满意的，抽样与保持型PLL则可适用。如图2(b)所示，假设参考频率信号的相位比分频器输出的相位超前时间T，而且相位检波器在每个相位比较上发生一种“上”(高)信号，以便在一种固定频率上增加抽样电容器(Vsample)的电压，该固定频率来自参考电压(Vref)。因此，保持电容器(Vhold)的电压和电压控制振荡器的输出频率保持不变。
然而，如前所述，与分数-N频率合成器相比，整数-N频率合成器具有较窄的回路带宽。为了增加在信道间隔上的回路带宽，分数-N合成器包含由一种累加器来控制的易变模数可编程分频器。累加器有规则地改变易变模数可编程分频器的分频率，以便发生所需的分数分频率。因此，在分数-N频率合成器中的VCO控制电压不是不变的，但是控制电压的时间-平均值是有意义的。因此，相关技术的分数-N结构不能采用抽样与保持电路来替换回路滤波器。
图2(c)是一种时序图，举例说明在相关技术的分数-N合成器中的抽样与保持电路的问题和缺点。如图2(c)所示，参考频率和分频器输出不具有不变的对准相位差，如图2(b)的相位检波器输出所示。相位检波器输出、抽样与保持电路输出电压和分数累加器的状态也如图所示。在图2(c)中，分数分辨率被假设为3/8(K＝3 N＝8)，其中N是除数。分数累加器的状态依照分数率而改变。因此，有关参考频率信号的分频器输出的相位和相位检波器的“上”脉冲的宽度也随之改变。抽样电容器(Vsample)的电压改变化的数量是不固定的，而且保持电容器(Vhold)的电压显示分数的脉动，该脉动降低合成频率的光谱纯度。
上述参考内容在此处以参考方式收入，以便在适当之处说明额外的或可以替换的细节、特色及[或]技术背景。
发明内容
本发明的一个目的是至少解决上述的问题及/或缺点，并至少提供以下所述的优点。
本发明的另一个目的是提供一种相位锁定的基于回路的分数-N合成器。
本发明的另一个目的是提供一种合并两个相位检波器的分数补偿电路和方法。
本发明的另一个目的是合并分数杂散补偿电路，其动态地补偿分数杂散，或每当充电泵工作时补偿充电泵的脉动。
本发明的另一个目的是提供一种相位锁定的基于回路的分数-N合成器和一种使用多个相位检波器来动态地取消杂散信号的方法。
本发明的另一个目的是提供一种相位锁定的基于回路的分数-N合成器，其以各种不同的方式至少延迟相位检波器的多个输出，以便减少分数杂散。
本发明的另一个目的是提供一种分数补偿电路，其使用一种由N充电泵组成的充电泵，因此许多在一种相位比较期间工作的N充电泵由一种分数累加器级别来决定。
本发明的另一个目的是提供一种分数补偿电路和一种合并回路滤波器中的一种抽样与保持电路的方法。
本发明的另一个目的是提供一种相位锁定以回路为基础的分数-N合成器和一种使用多个相位检波器的来动态地取消杂散信号的方法，和一种抽样与保持电路。
本发明的另一个目的是提供一种分数补偿电路，其使用由N充电泵组成的充电泵级别，该充电泵级别连接到回路滤波器中的抽样与保持电路，因此许多在相位比较期间工作的N充电泵由分数累加器级别来决定。
依照本发明，分数-N结构和方法的优点是，一种参考频率不被信道间隔所限制，而且回路带宽可以增加。
依照本发明，一种分数-N结构和方法的另一个优点是，次谐波杂散或分数杂散能保持较低值。
依照本发明，一种分数-N和结构和方法的另一优点是，杂散信号取消能够动态地发生。
依照本发明，一种分数-N结构和方法的另一优点是，其避免补偿现在对微调的需要。
依照本发明，一种分数-N结构和方法的另一优点是，它对环境变化具有耐受性。
依照本发明，一种分数-N结构和方法的另一优点是，可以减小电路尺度。
依照本发明，一种分数-N结构和方法的另一优点是，其避免对一种大的回路滤波器电容器的需要。
依照本发明，一种分数-N结构和方法的另一优点是，抽样与保持电路可以在PLL上实施，以便提供一种稳定的控制电压。
为了完全地或部分地达到上述的目，并符合本发明的目的，如具体表达且广泛描述的那样，一种相位锁定回路包含以下内容：第一相位检波器，其接收输入信号和第一分频信号来输出第一比较信号；第二相位检波器，其接收输入信号和第二分频信号以输出第二比较信号；接收第一和第二比较信号、并发生输出信号来回应比较信号的电路；电压控制振荡器，其接收来自电路的输出信号，并发生规定的频率信号；可编程的模数分频器，其接收规定的频率信号，并发生第一和第二分频信号，该分频信号具有规定的相位关系。
为了进一步完全地或部分地达到上述目的，并符合本发明的目的，如具体表达且广泛描述的那样，针对移动式终端的分数-N频率合成器包含以下内容：相位检波器电路，其包含具有经过耦合来接收参考信号的第一输入端口的第一相位检波器，也包含第二输入端口、第三输入端口和一种输出端口；和第二相位检波器，其具有经过耦合来接收参考信号的第一输入端口，也包含第二输入端口、第三输入端口和一种输出端口；一种电路，其具有耦合到第一和第二相位检波器的输出端口的第一输入端口，和输出端口；电压控制振荡器，其具有耦合到电路的输出端口的输入端口，而且该振荡器在一种输出端口上传输规定频率信号；可编程的模数分频器，其具有耦合到第一相位检波器的第二输入端口的第一输出端口，以便传输第一分频信号，该可编程的模数分频器也具有耦合到第二相位检波器的第二输入端口的第二输出端口，以便传输第二分频信号，该可编程的模数分频器还具有耦合到电压控制振荡器的输出端口的第一输入端口和第二输入端口；累加器，其具有耦合到可编程的模数分频器的第二输入端口的第一输出端口和耦合到相位检波器的第三输入端口的第二输出端口。
本发明具有另外的优点、目的和特征，其中一部分将在以下部分得到阐明，另一部分则为那些本技术领域具有普通技能的人所熟知，或从本发明实践中学习得到。尤其是通过附录权利要求所规定的内容，可能了解和获得本发明的目的和优点。
附图的简要说明
本发明将参考下图来详细描述，其中相同的参考数字指示相同的组件：
图1显示一种整数-N频率合成器的相关技术实施例，其使用抽样与保持电路；
图2(a)显示相位检波器和图1的抽样与保持电路；
图2(b)显示在相关技术的抽样与保持型整数-N频率合成器上的锁定状态的时序图；
图2(c)显示在相关技术的分数-N合成器上的抽样与保持电路的时序图；
图3是示意图，其显示频率合成器的较佳实施例，该频率合成器包括依照本发明的相位锁定回路(PLL)；
图4显示图3中可编程的模数分频器的较佳实施例；
图5显示相位检波器电路，其具有充电泵区段，连同相位检波器之后的一种充电泵级别；
图6显示图5中充电泵区段的控制时序图；
图7显示相位检波器电路的另一实施例，包括充电泵区段，与图5中2N个充电泵的总数相比，其中一定数量的充电泵被减少到N；
图8(a)和8(b)分别显示分频参考频率和分频VCO频率的相位延迟和引导的时序图；
图9显示依照本发明的一种较佳实施例的补偿方案的时序图；
图10显示频率合成器的另一较佳实施例，该频率合成器包含PLL，连同在相位检波器电路中的延迟；
图11显示具有延迟的相位检波器电路的另一较佳实施例；
图12是显示在相位检波器电路中引入延迟效果的时序图；
图13显示示范性的数字控制电路，其中许多转换成电路的延迟抽头决定延迟；
图14显示示范性的类似电路，其中控制电压控制每个延迟单元的延迟和电路的总延迟；
图15显示抽样与保持电路，其中每个充电泵输出被耦合到抽样电容器上；
图16是一种时序图，其依照本发明说明操作抽样与保持的分数-N频率合成器的方法的较佳实施例；
图17显示抽样与保持型的分数-N频率合成器的另一较佳实施例，该合成器包含检波器电路，以便依照本发明设定参考电压；
图18是一图表，依照本发明显示一分数-N合成器的另一较佳实施例的一部分，该合成器包含一检波器电路以便设定一参考电压；且
图19是一时序图，依照本发明，当参考电压与所需的控制电压相匹配时，该图显示操作一抽样与保持型分数-N频率合成器的方法的另一较佳实施。
具体实施方式
图3是依照本发明显示一分数-N补偿电路的一种较佳实施例的示意图。如图3所示，一种频率合成器300包含一相位锁定回路(PLL)，该相位锁定回路具有一相位检波器电路342，一回路滤波器328，一电压控制振荡器(VCO)330，和一与累加器340相耦合的可编程的模数分频器336。在频率合成器300中，一参考频率302被输送给一参考频率分频器304之内。参考频率分频器304的输出被分支给两个相位检波器供给306和308。两个相位检波器供给306和308被分别输入至相位检波器电路342中的相位检波器314和324。相位检波器314和324的输出316和322与回路滤波器(LF)328的一种输入320相耦合。回路滤波器328的一种输出329被输送给电压控制振荡器(VCO)330之内。相位检波器电路342，含有两个相位检波器314和324较佳方法是包含两个充电泵区段(未显示)。术语″充电泵，″″充电泵区段″和″CP″涉及相同的电路，且在此可交替使用。参考超过一个充电泵的地方，有时使用CP1和CP2。
模数可编程分频器336根据来自累加器340的控制信号338交替使用N和N+1来除VCO 330的输出频率信号FOUT 332。来自模数可编程分频器的两种分频的VCO信号FDIV1和FDIV2之一分别作为相位检波器314和324的第二输入310和312。较佳方法是，由模数可编程分频器336所生产的两种分频VCO信号FDIV1和FDIV2 310和320具有相同的频率且相位差是VCO(1/FOUT)的一个周期。N个相等充电泵(未显示)的较佳方法是与每个相位检波器314和324相耦合。在位于输入参考频率(FREF)和分频VCO时钟之间(FDIV1，FDIV2)的相位检波器314和324的相位比较发生之前，累加器340能够控制将要启动的充电泵的数目。因此，累加器340将启动信号318和326分别输出到相位检波器314和324。
图4是显示可编程模数分频器400的较佳实施例的图表，(举例而言，通过N+1或通过N来分频处理一输入信号，其产生两种分频VCO输出FDIV1和FDIV2，416和422。可编程模数分频器400能够被当作图3的可编程模数分频器336使用。可编程模数分频器400能够包含三种触发器412，420，434和两种逻辑门402，428。因为较佳方法是，三种触发器412，420和434通过同一输出信号436计时，该信号是输出频率信号FOUT436，在FDIV1和FDIV2，416和422之间的相位差是VCO频率的一个周期(TVCO＝1/FOUT)。
如图4所示，第一“或”门402接收来自第三触发器434的输入404，且接收来自第二触发器420的输入406。依照FOUT信号436，第一触发器412接收且处理第一“或”门402的输出408。依照FOUT信号436，第二触发器420接收且处理来自第一触发器412的输出414。除了来自第二触发器420的输入406之外，第二“或”门428接收作为一种输入426的一模数控制信号。依照FOUT信号436，第三触发器434接收且处理来自第二“或”门428的输出430。较佳方法是，第一和第二触发器412，420的输出信号414和406都是来自可编程模数分频器400的分频VCO信号FDIV1416和FDIV2422。
图5显示相位检波器和充电泵电路500的较佳实施例。如图5所示，举例而言，该相位检波器和充电泵电路500能被用作图3所示的相位检波器电路342中的相位检波器314，324其中之一。较佳方法是，从每个充电泵到LF(未显示)所提供的充电电流或放电电流被确定为I/N，这里I是一种典型的分数-N频率合成器的电流。依照分数累加器状态，一种启动信号(EN)515通过相应的累加器(未显示)而发生，例如累加器340，且该启动信号控制充电泵534是否被启动。如图5所示，较佳方法是，N充电泵534与接收来自累加器的启动信号的相位检波器506相耦合。
如图5所示，相位检波器506将FREF输入502比作一分频的参考频率，且FDIV输入504发生两种输出508和510，其中每一个都针对比较被充电泵电路534接收。充电泵534的第一″和″门518接收″上″信号512和″启动″信号515。第二″和″门520接收″下″信号514和″启动″信号515。较佳方法是，输出信号508是该″上″信号512，且输出信号510是″下″信号514。第一开关526和第一电流源极522在一电源供给电压和一输出终端530之间以串联的方式相耦合。第一开关526的状态(举例而言，开或关)由来自第一″和″门518的输出信号540针对相应相位检波器和启动信号EN中的比较所控制。第二开关528和第二电流源极524在输出终端530和一地接参考电压之间以串列的方式相耦合。较佳方法是，第二开关528的状态由来自第二″和″门520的输出信号542所控制。因此，第一电流源极522和第二电流源极524可选择性地与充电泵534的单一输出终端530相耦合。相位检波器的N充电泵534的输出532和充电泵电路500被回路滤波器(未显示)接收。N充电泵534的输出终端530被耦合以便将输出532提供给回路滤波器。然而，本发明不希望受到这种限制。
图6中描述了充电泵区段的控制时序关系，其中分数数字被假定为3/8(K＝3，N＝8)。因此，模数分频器在8个周期里进行8(N)5次分频，且进行9(N+1)3分频。图6所示的时序关系被用于与图3中每个相位检波器314，324相结合的充电泵区段。因此，举例而言，相位检波器电路342可以包含2(N＝8)或16个充电泵级别534。
图6中所示的波形是分频的参考频率电压602，和模数可编程分频器604和606的输出的电压(举例而言，310，312)。针对CP1和CP2(举例而言，在PD 314和PD 324之内)，启动充电泵的数目由608所指示，且分数累加器的状态由610所指示。合成器的分频器状态由612所指示。如图6所示，充电泵(CP1和CP2)的数目在相位比较期间被启动是由累加器状态610来决定。充电泵启动的总数总是被固定为除数N。
图7举例说明包括充电区段泵连同N充电泵的相位检波器电路的另一较佳实施例。如图7所示，一充电泵区段700接收第一相位检波器PD1的输出706，其作为分别对开关726，728，730...732的一系列第一输入。第二相位检波器PD2的输出708作为分别对开关726，728，730...732的一系列第二输入。开关726，728，730和732的各自的开关输出734，736，738...，740作为对充电泵742，744，746...，748的输入。较佳方法是，N充电泵742，744，746...，748的输出750，752，754，...，756与一输出信号758相耦合，以便连接到回路滤波器(未显示)。当累加器控制相位检波器PD1和PD2与充电泵726，728，730，...，732的连接时，如图7所示，与图5的2N个充电泵总数相比，在充电泵区段700中，充电泵的数目被减少到N。
图8(a)和8(b)显示在一分频的参考频率和一分频的VCO频率之间的相位关系。图8(a)举例说明分频的参考信号的一种相关相位滞后，且图8(b)显示分频的参考信号的一种相关相位引导。举例而言，图8(a)和8(b)能显示在图3中频率合成器300的分频的参考频率306和分频的VCO频率310，312之间的一种相位关系。如图8(a)和8(b)所示，相对电压波形包含参考频率802，分频器输出1804，分频器输出2 806，PD1输出808，和PD2输出810。总是除数N的启动充电泵812和816的数目和分数累加器状态814，也都被指示为与波形相关。
图8(a)中，针对分频的参考频率(FREF)802的相位滞后的相位检波器的输出808和810都导致所有充电泵将回路滤波器放电(举例而言，发生一种″下″信号)，以便减少VCO输出频率。相反，图8(b)中，分频的参考频率的相位引导导致相位检波器的输出808和810将所有充电泵(举例而言，发生″上″信号)放电，且导致VCO增加其输出频率。在锁定状态中，分频的参考频率(FREF)802的相位被置于两个分频的VCO频率FDIV1和FDIV2，804和806之间，这意味着相位检波器(PD1)发生″下″信号，且另一个相位检波器(PD2)发生″上″信号。因此，在锁定状态中，被连接到PD1上的充电泵将回路滤波器放电，且被连接到PD2上的充电泵给回路滤波器充电，以便较佳地保持回路滤波器的电压不变。
图9是显示依照本发明的较佳实施例的显示分数补偿的时序图。举例而言，图9能够显示一种相位关系，其位于图3的频率合成器的分频的参考频率306和分频的VCO频率310，312之间。在图9中，假设分数数字是以上在图6中所述的3/8(K＝3，N＝8)。如图9，其中显示分频的参考频率902的相关电压波形，分频器输出904，分频器输出906，PD1输出908，PD2输出910和控制电压918。为满足描述清晰的目的，控制电压918的振幅920，922和924的断面在图9中被放大。启动充电泵912和916的数目和分数累加器状态914也都被指示为与波形相关。
如图9所示，在频率合成器的锁定状态中，连接到PD1的充电泵(CP1)总是从回路滤波器汲取(sink)电流，而连接到PD2的充电泵(CP2)总是提供电流至回路滤波器。通过CP1的放电流数量由以下等式得出：
Qdischarge＝Idischarge*Tdischarge＝{(N-K)*(I/N)}*{(K/N)*Tvco}    (等式1)
其中K代表累加器状态。类似等式1，通过CP2的充电流数量由以下等式得出：
Qcharge＝Icharge*Tcharge＝{K*(I/N)}*[{(N-K)/N}*Tvco]             (等式2)
从等式1和等式2得出，Qdischarge和Qcharge总是相同的。
因此，充电流和放电流相互补偿，以便保持回路滤波器在锁定状态下输出的电压不变。较佳方法是，PLL的回路特征保持相位关系，以便满足上述等式，且无论诸如温度等环境变化，回路滤波器电压保持不变。因此，分数杂散动态地得到补偿。更进一步，无需补偿电流微调。更进一步，与相关技术的分数-N结构相比，图9中相位比较期间的回路滤波器电压的较小扰动显示可忽略的分数杂散和相位杂波，因为它不改变控制电压的平均水平，且它在VCO频率的一个周期的较短时间内发生。
然而，依照本发明，较佳实施例不局限于上述例子，也不希望受到这种限制。举例而言，通过改变分频信号之间的相位差和已使用的充电泵的数量，其他依照本发明实施参考信号的分数补偿的结合也是可能的。
依照本发明，图10举例说明包括相位锁定回路的频率合成器的另一实施例。如图10所示，频率合成器1000接收一参考频率1002，其被分别输入第一和第二相位检波器1010和1012。第一相位检波器1010也接收第一分频VCO频率1004，且第二相位检波器1012也接收第二分频VCO频率1008。延迟1018接收第一相位检波器1010的输出1014，且较佳方法是在一规定延迟之后进行同样的输出。第一充电泵1022接收延迟区段1018的输出1020，且第二充电泵1024直接接收第二相位检波器1012的输出1016。第一充电泵1022的输出1026和第二充电泵1024的输出1028相耦合，且作为针对一回路滤波器的输入1030，如回路滤波器328。较佳方法是，VCO 330，模数可编程分频器336和累加器340与回路滤波器328和相位检波器电路1050相耦合。图10的较佳实施例中，通过将一延迟引入第一和第二相位检波器1010和1012之一的输出，回路滤波器电压1030中的扰动被进一步地减小。如图10所示，第一相位检波器1010的输出1014被延迟，以便减小或使回路滤波器电压中的扰动降到最小。然而，本发明不希望受到这种限制。
举例而言，如图10所示的延迟区段1018可能被放置在第一相位检波器1010之前，以便在较佳方法中取得与上文所描述的效应相同的效应。如图11所示，针对一个频率合成器的相位检波器电路1100的另外一种较佳实施例包括一种接收参考频率输入1002的第一延迟区段1106以及一种接收首先得到分频的VCO频率1004的第二延迟区段1108。第一相位检波器1010接收且处理第一延迟区段1106的输出1110和第二延迟区段1108的输出1112。第二相位检波器1012和第二充电泵按照上文描述的方式进行操作。然而，第一充电泵1022直接接收来自第一相位检波器1010的输出1114。来自第一充电泵1022的输出1126和来自第二充电泵1024的输出1128得到合并处理，并成为进入回路滤波器(未显示)的输入1130。
现在将描述例如在图10-11中显示的较佳实施例中所产生的延迟的操作和效果。如图12所示，第一相位检波器的电压输出由波形1202所代表，第一相位检波器的延迟输出由波形1204所代表，且第二相位检波器的一个输出由波形1206所代表。一电压控制信号由波形1208所代表，其中一个得到说明的振幅在第1212，1214，和1216节中为了清晰的目的而得到扩大处理。此外，分数累加器的状态由1210所指示。
如图12所示，PD1的″下″信号和PD2的″上″信号是重叠的。因此，充电电流和放电电流同时被应用到回路滤波器上，且彼此补偿以便减少或最小化回路滤波器电压的峰值-到-峰值变化。只要被延迟的PD1信号1204和PD2信号1206发生重叠，那么图10-11中的较佳实施例的操作就能有效的减少回路滤波器电压。然而，本发明的较佳实施例不希望受到这样的限制。举例而言，可能在PD2信号中或PD1和PD2信号中实现延迟。此外，举例而言，控制累加器可以设定一个依照分频率最佳的或规定的延迟。
图13和14是显示示范性的延迟控制电路的图。图13显示一数字控制电路1300，其中串联耦合延迟抽头1304，1312，1320，和1328在输入终端1302和输出终端1340之间得到耦合。被转换进入电路之内的一定数量的延迟抽头1304，1312，1320和1328在输入信号IN和输出信号OUT之间决定一种规定的延迟。数字延迟控制电路1300在输入终端1302接收将被延迟为输入信号IN的信号。举例而言，延迟抽头可能是一反相器。多个开关1332，1334，1336，1338分别在延迟抽头1304，1312，1320和1328的输出和输出终端1340之间得到连接。开关1332，1334，1336，和1338的开/关状态在较佳方法中由控制信号1350所决定。因此，数字延迟控制电路1300的总延迟由开关1332，1334，1336，和1338的状态所控制。
图14显示一种模拟延迟控制电路，其中一控制电压控制每个延迟单元的延迟，并以此控制电路的总延迟。如图14所示，一模拟延迟控制电路1400在耦合到第一延迟单元1404的输入终端1402接收输入信号IN。延迟单元1412，1416和1422以串联方式被连接在第一延迟单元1404和一个输出终端1426之间。延迟单元1404，1412，1416和1422各自都接收一个控制电压CONTROL 1428，该电压决定由每个延迟单元所产生的延迟，因此，控制电压1428在输入信号IN和输出信号OUT之间决定一个累积规定的延迟。依照上文的描述，数量可以增减的延迟抽头或延迟单元能构成示范性的延迟电路。
如上文所描述的那样，一种频率合成器的较佳实施例具有不同的优势。一种包括依照较佳实施例的相位锁定回路(PLL)的频率合成器合并了分数杂散补偿电路，以便每当一个充电泵操作时，动态地补偿充电泵的脉动。在较佳实施例中，一个可编程的分频器从一电压控制振荡器(VCO)产生两个在较佳方法中属于分频信号的输出信号，其中该振荡器针对进入PLL的两个相位检波器的输入具有相同的分频率。因此，分频VCO信号的相位差在较佳方法中是VCO输出的一个周期。在频率合成器的一个锁定状态中，对应的参考信号的相位发生在这些分频器信号之间。在一个较佳实施例中，使用两个相位检波器(PD)，其中每个检波器都具有一个连接的输入终端，以便接收分频器的两个分频VCO信号其中之一。每个相位检波器的第二输入终端都得到连接，以便接收一个参考信号。因此，在锁定阶段中，一个PD产生″上″信号，而另一个则产生″下″信号。
一个充电泵区段能包括N个相等的充电泵阶段，且被连接到每个相位检波器输出终端。每个充电泵的输出终端都被合并在回路滤波器中。在一个相位比较期间内操作的充电泵的数量由一个分数累加器阶段所决定。在锁定状态中，充电电流和放电电流的数量总是相同的，且相互补偿。因此，没有发生分数的脉动。因此，依照本发明的较佳实施例避免或减少了对补偿电流微调的需要。分数的补偿是动态的，且对例如电路年龄、过程和温度等环境变化具有耐受性。因此，通过改变可编程分频器的分频信号的相位差和被启动的充电泵的数量可以实施频率合成器的较佳实施例。
图15是说明一种抽样与保持电路1500的较佳实施例的图，其中多个相位检波器被分别耦合到一个抽样电容器上。如图15所示，第一充电泵1506接收来自第一相位检波器PD1的输入，且第二充电泵1508接收来自第二相位检波器PD2的输入。第一充电泵1506的输出1510和第二充电泵1508的输出1512被一起耦合到到抽样与保持电路1536的输入1514，其中抽样与保持电路被耦合到第一节点n1。在抽样与保持电路1536中，参考电压Vref 1516经过第一开关1518被耦合到第一节点n1。第一电容器1520，一种抽样电容器，被耦合在接地参考电压1522和第一节点n1之间。第二开关1524被耦合在第一节点n1和被耦合到输出终端1534的第二节点n2之间。第二电容器1530，一种保持电容器，被耦合在接地参考电压1522和第二节点n2之间。抽样电容器1520的电容和保持电容器1530的电容远远小于典型回路滤波电容器的电容。在相位检波器PD1和PD2中发生相位比较之前，第一开关1518是关闭的，且抽样电容器1520被充电处理到参考电压Vref 1516。分别跟随相位检波器PD1和PD2的充电泵区段1506和1508依照在相位比较中发现的相位差来增加或减少来自参考电Vref 1516的抽样电容1520的电压。当相位比较完成时，抽样电容器1520中的充电以较佳方法经由第二开关1524被转移到保持电容器1530。
图16是一个显示依照本发明的、抽样与保持类型的分数-N频率合成器的分数补偿方法的时序图。举例而言，图16能显示在分频参考频率306和图3中的频率合成器300的分频VCO频率310和312之间的相位关系，其中图3中的频率合成器具有一个替换lo的抽样与保持电路。在图16中，假定分数数字是3/8(K＝3，N＝8)。分数累加器状态K决定在相位比较期间操作的充电泵的数字。举例而言，PD1的(N-K)个充电泵和PD2的K个充电泵被启动。启动的充电泵的总数总是N。在图16中，显示了分数参考频率1602、分频器Output1 1604、分频器Output2 1606、PD1输出1608、PD2输出1610和控制电压1612的比较电压波形。启动的充电泵1616和1618的数字以及分数累加器状态1614也根据波形得到指示。在图16中，通过针对PD1和PD2来改变启动的充电泵的数字能以统一的方式补偿分数参考信号1602的一个相位引导，以便从PD1和PD2到来自参考电压(Vsample)的控制电压(Vhold)的充电增加能合并为一个一致的值。
根据上文参照图7的描述，使用了总数为N的充电泵，且一个由累加器控制的开关以较佳方式决定被连接到PD1和PD2的充电泵的数字。如图16所示，在每个相位比较处源自充电泵的、一定数量的充电符合下列等式：
QTOTAL＝ICP1*TCP1+ICP2*TCP2
＝[{(N-K)*(I/N)}*{T1-(K/N)*TVCO}]+[K*(I/N)*{(T1-(K/N)*TVCO)+TVCO
}
＝I*T1＝constant                                    (等式.3)
因此，控制电压或抽样电容器的电压变化是恒定的，且保持电容器的电压也被保持为恒定值。结果，合成的输出显示了良好的光谱纯度。如果分频率发生改变以产生一个不同的频率，那么相位差T1在参考信号和分频输出之间改变，这一点决定控制电压。此外，如图16所示，参考信号引导分频信号1604和1606。然而，本发明不希望受到这样的限制。如果参考信号的相位滞后于分频输出的相位，那么抽样电容器的电压能被从参考电压Vref处降低下来。除此之外，通过改变两个分频器输出信号的相位差和每个相位检波器中的充电泵的数字，依照本发明的较佳实施例可以按照多种方式得到实施。
抽样与保持类型的分数-N频率合成器的另一实施例包括一个依照本发明的相位锁定回路，该实施例在图17中得到说明。如图17所示，频率合成器1700接收一个作为分别进入第一和第二相位检波器1710和1712的输入的参考频率1702。第一相位检波器1710也接收第一份频VCO频率1704，且第二相位检波器1712也接收第二分频VCO频率1708。一锁定检波器1718和一第一充电泵区段1722接收第一相位检波器1710的输出1714。锁定检波器1718和第二充电泵1724接收第二相位行检波器1712的输出1716。第一充电泵1722的输出1726和第二充电泵1724的输出1728一起得到耦合，且成为进入一个例如抽样与保持电路1536的抽样与保持电路1740的输入1730。较佳方法是，VCO 330、模数可编程分频器336和累加器340或类似元件被耦合到抽样与保持电路1740以及相位检波器1710和1712。
在图17的较佳实施例中，数模转换器(DAC)1732接收一个来自锁定检波器1718的输入1720，且产生由抽样与保持电路1740接收的输出1734。较佳方法是，输出1734是用来初始化抽样电容器的参考电压Vref。
在一个抽样与保持类型的PLL中，如果参考电压的最初设定过于远离锁定控制电压，那么回路就不可能产生所需要的频率。依照本发明的频率合成器1700包括一个锁定检波器，以便即使当参考电压的最初设定过于远离锁定控制电压时，回路也将产生所需的频率。如图17所示，一个检波器电路1750能包括锁定检波器1718和DAC 1732。锁定检波器1718分别以较佳方法检测每个相位检波器1710和1712的输出。举例而言，当PD1和PD2的输出都是增加电压信号(举例而言，″上″信号)，则参考信号1702引导分频信号1704和1708。在这种情况下，DAC 1732增加参考电压1734(举例而言，Vref)，以便最小化参考电压和所需电压之间的电压差。当PD1和PD2的输出都是减少电压信号(例如，″下″信号)时，参考信号1702滞后处理分频信号1704和1708。在这种情况下，DAC 1732减少参考电压1734。在一个相位检波器产生增加信号、而另一相位检波器产生减少信号的情形中(举例而言，当PD1产生下信号，PD2产生上信号时)，参考电压1734非常接近所需的控制电压。然而，本发明不希望受到这种限制。
图18说明一个依照发明另一实施例设定参考电压的系统。如图18所示，一检波器电路1850的另一较佳实施例包括一模拟变量位电路(ADC)1820和一量位变模拟电路(DAC)1830。上文已经描述了第一相位检波器1710、第二相位检波器1712、第一充电泵1722、第二充电泵1724和抽样与保持电路1740。因此，这里省略了描述。抽样与保持电路1740的输出1810被传送到VCO(未显示)和模数转换器1820。模数转换器1820的输出1822由数模转换器1830所接收。ADC 1820决定要与规定电压进行比较的控制电压，且在较佳方法中，ADC通过DAC 1830来设定参考电压1840(举例而言，Vref)。然而，本发明不希望受到这种限制。举例而言，检波器电路1850也能被检波器电路1750所替换，其中DAC 1732输出受到控制，直到可以用接收来自抽样与保持电路1740的输出电压1810的锁定检波器1718将它与规定的控制电压进行比较。
图19说明一种时序图，其显示当抽样与保持电路中的参考电压匹配所需控制电压时，抽样与保持类型的分数-N频率合成器的分数补偿的方法。举例而言，图19能显示分频参考频率306和图3的频率合成器300的分频VCO频率310、312之间的相位关系。在图19中，假定分数数字是上文描述的3/8(K＝3，N＝8)。相对电压波形是分频参考频率1902、分频器Output1 1904、分频器Output2 1906、PD1输出1908、PD2输出1910，且显示控制电压1918。启动的充电泵1912和1916的数字以及分数累加器状态1914也参照波形而得到指示。
如图19所示，参考信号存在于分频信号之间。因此，耦合到PD1的充电泵(CP1)总是调低来自抽样与保持电路的电流，而那些耦合到PD2的充电泵(CP2)总是将电流提供到频率合成器的抽样与保持电路。充电和放电的数量通过等式3以精确的方式得到匹配，且控制电压被保持恒定。依照等式3，CP1的充电电流的数量符合下列等式：
Qdischarge＝Idischarge*Tdischarge＝{(N-K)*(I/N)}*{(K/N)*TVCO}    (等式.1)
其中K代表累加器状态。类似等式1，通过CP2的充电流的数量由等式给出：
Qcharge＝Icharge*Tcharge＝{K*(I/N)}*[{(N-K)/N}*TVCO]    (等式2)
从(等式1)和(等式2)得出，Qcharge和Qdischarge总是相同的。
如以上所述，依照本发明，一频率合成器的较佳实施例有各种不同的优点。一相位锁定回路(PLL)频率合成器的较佳实施例合并一种在分数N型合成器中的抽样与保持电路。较佳实施例减少电路尺寸和功率需求，因为一种抽样与保持电路在一分数N型频率合成器中替换一种相关技术的回路滤波器电容器。依照较佳实施例，每当一种充电泵操作时，包括一相位锁定回路(PLL)的频率合成器也将分数杂散补偿电路合并动态的补偿充电泵脉动。在较佳实施例中，一种可编程的分频器产生两种输出信号，较佳方法是，该输出信号是来自一电压控制振荡器(VCO)的分频信号，连同作为一种VCO输出期间的相位差。在频率合成器的锁定状态中，对应的参考信号的相位在两个分频器信号之间发生。在一较佳实施例中使用两个相位检波器(PD)，其中每个接收参考信号，且两个相位检波器之一分频VCO信号，以便一个相位检波器能在锁定阶段中产生电压增加信号，且另一个相位检波器能产生电压减少信号。
一个充电泵区段能包括N相等的充电泵阶段，且可能与一个或两个相位检波器输出终端相耦合，且每个充电泵的输出都在抽样与保持电路中相结合。在锁定状态中，充电电流和放电电流的数量实质上相互补偿。因此，不会发生分数的脉动。因此，依照本发明，在较佳实施例中，分数的补偿是动态的，且对环境变化具有耐受性，例如电路年龄、过程和温度。通过使用多个相位检波器连同一抽样与保持电路，一频率合成器的较佳实施例能够实现提供统一的、稳定的VCO控制电压。
前述的实施例和优点只是示范性的，且不会限制本发明。本说明书的教示可容易地适用于其它类型的装置。本发明的描述是说明性的，且并不限制权利要求的范围。本技术领域的专业人士将熟悉许多替代方案、修正和变化。在权利要求中，方法加功能的条款旨在覆盖在此所述的结构，表明其执行所述的功能，且不只是结构性的等同物，而且是相等的结构。

Claims (33)

1.一种相位锁定回路，其包含：
接收输入信号和第一分频信号以便输出第一比较信号的第一相位检波器；
接收输入信号和第二分频信号以便输出第二比较信号的第二相位检波器，其中所述第一分频信号不等于第二分频信号；
接收第一和第二比较信号、且针对比较信号产生输出信号的电路；
接收来自电路的输出信号、且产生规定频率信号的电压控制振荡器；以及
接收规定频率信号、且产生具有规定相位关系的第一和第二不同分频信号的、可编程的模数分频器。
2.根据权利要求1所述的相位锁定回路，其进一步包含由一控制线路操作的多个平行开关，其中每一开关都根据所述的每个开关的位置将在第一和第二相位检波器之中的多个充电泵中的一个对应充电泵耦合到第一和第二比较信号中的一个所选信号。
3.根据权利要求2所述的相位锁定回路，其中每一充电泵都运行将规定数量的电流提供和汲取至电路的操作之一。
4.根据权利要求1所述的相位锁定回路，其中第一相位检波器包含：
具有第一输出端口和第二输出端口的相位检波器部分；以及
具有多个充电泵阶段的充电泵部分。
5.根据权利要求4所述的相位锁定回路，其中每一充电泵阶段包含：
第一电流源极和第一开关在第一规定电压和充电泵输出终端之间以串联方式耦合；
第二电流源极和第二开关在第二规定电压和充电泵输出终端之间以串联方式耦合；
第一逻辑门，其具有耦合到相位检波器部分的第一输出端口的第一输入，接收控制信号的第二输入，以及耦合到第一开关的输出端口；以及
第二逻辑门，其具有耦合到相位检波器部分的第二输出端口的第一输入，接收控制信号的第二输入，以及耦合到第二开关的输出端口。
6.根据权利要求5所述的相位锁定回路，其中第一和第二逻辑门是“和”门，其中第一和第二“和”门的输出选择第一和第二开关，以便将充电泵输出终端耦合到第一和第二电流源极中的一个源极。
7.根据权利要求1所述的相位锁定回路，其进一步包含耦合的信号延迟装置，以便对分别来自第一和第二相位检波器的第一比较信号和第二比较信号输出进行延迟。
8.根据权利要求1所述的相位锁定回路，其进一步包含耦合到第一和第二相位检波器之一的信号延迟装置。
9.根据权利要求8所述的相位锁定回路，其中信号延迟装置是数字延迟控制电路和模拟延迟控制电路之一。
10.根据权利要求1所述的相位锁定回路，其中第一和第二分频信号具有相同的频率。
11.根据权利要求1所述的相位锁定回路，其中可编程的模数分频器包含：
第一逻辑门；
接收控制信号的第二逻辑门；
得到耦合的第一触发器，以便接收来自该第一逻辑门的输出信号及该电压控制振荡器的该输出端口的一时钟信号；
得到耦合的第二触发器，以便接收第一触发器的输出信号，其中第一和第二逻辑门接收第二触发器的输出信号；
以及
得到耦合的第三触发器，以便接收来自第二逻辑门的输出信号，其中第一、第二和第三触发器接收规定频率信号作为时钟信号，其中第三触发器的输出信号被第一逻辑门所接收，且其中第一和第二触发器的输出信号是第一和第二分频信号。
12.根据权利要求11所述的相位锁定回路，其中第一和第二分频信号的相位差为时钟信号的一个周期。
13.根据权利要求1所述的相位锁定回路，其进一步包含检波电路，其被耦合以监测第一和第二相位检波器输出且基于监测的输出在电路中调整参考电压。
14.根据权利要求1所述的相位锁定回路，其中电路是抽样与保持电路，其包含：
在第一节点以串联方式在第一和第二规定参考电压之间耦合的第一开关和第一电容器，其中第一节点得到耦合，以便接收第一和第二比较信号；
在第二参考电压和第二节点之间耦合的第二电容器；以及
在第一和第二节点之间耦合的第二开关。
15.根据权利要求14所述的相位锁定回路，其进一步包含基于第一和第二相位检波器的输出设定第一规定参考电压的检波电路。
16.根据权利要求15所述的相位锁定回路，其中检波电路包含：
接收来自第一和第二相位检波器的比较信号的锁定检波器；以及
针对来自锁定检波器的控制信号来调整第一规定参考电压的电压水平的数模转换器。
17.根据权利要求15所述的相位锁定回路，其中检波电路包含：
接收抽样与保持电路输出的模数转换器；以及
针对来自模数转换器的控制信号来调整第一规定参考电压的电压水平的数模转换器。
18.根据权利要求15所述的相位锁定回路，其中检波电路包含：
接收来自抽样与保持电路的输出信号的锁定检波器；以及
针对来自锁定检波器的控制信号来调整第一规定参考电压的电压水平的数模转换器。
19.根据权利要求1所述的相位锁定回路，其中第一和第二分频信号具有相同的频率，其中第一和第二分频信号的相位差为时钟信号的一个周期，且其中第一相位检波器和第二相位检波器具有相同的设计。
20.一种如权利要求1所述的相位锁定回路，其进一步包含：
一种累加器，其具有耦合到可编程的模数分频器的第一输出端口，以及耦合到相位检波器的第三输入端口的第二输出端口。
21.根据权利要求20所述的相位锁定回路，其中所述相位锁定回路包含在移动终端中且移动终端是蜂窝电话、个人数字助理、数字音频播放器、英特网设备、遥控装置或膝上型电脑之一。
22.根据权利要求20所述的相位锁定回路，其进一步包含由一控制线路操作的多个开关，其中每一开关都根据来自累加器的控制信号将在第一和第二相位检波器之中的多个充电泵中的一个对应充电泵耦合到所选的第一相位检波器和第二相位检波器之一的一个输出端口。
23.根据权利要求20所述的相位锁定回路，其中第一和第二分频信号具有相同的频率，且其中第一和第二分频信号的相位差为来自电压控制振荡器的规定频率信号的一个周期。
24.根据权利要求1所述的相位锁定回路，其中所述可编程的模数分频器通过将规定频率信号除以第一值产生第一分频信号，且通过将规定频率信号除以第二值产生第二分频信号。
25.根据权利要求24所述的相位锁定回路，其中所述第一值是整数值N，而第二值是整数N+1。
26.根据权利要求1所述的相位锁定回路，其中所述第一分频信号和第二分频信号具有相同的频率和相位差，所述相位差为从电压控制振荡器输出的规定频率信号的一个周期。
27.根据权利要求26所述的相位锁定回路，其中所述相位差是1/Fout，其中所述Fout对应于规定频率信号。
28.根据权利要求20所述的相位锁定回路，其中所述第一相位检波器耦合到第一多个充电泵，而第二检波器耦合到第二多个充电泵，且其中所述累加器控制从第一和第二多个充电泵中将被启动的多个充电泵。
29.根据权利要求28所述的相位锁定回路，其中所述将被启动的多个充电泵是基于累加器的状态来控制的。
30.用于生成频率信号的方法，其包含：
(a)对从振荡器输出的频率信号分频以生成第一分频信号；
(b)对从振荡器输出的频率信号分频以生成第二分频信号，其中所述第一分频信号不等于第二分频信号；
(c)将所述第一分频信号与参考信号比较以生成第一控制信号；
(d)将所述第二分频信号与所述参考信号比较以生成第二控制信号；以及
(e)根据所述第一控制信号和所述第二控制信号调节所述振荡器。
31.一种相位锁定回路，包含：
一振荡器；
一分频器，其将来自所述振荡器的频率信号输出除以第一值以生成第一分频信号和除以第二值以生成第二分频信号，其中所述第一分频信号和第二分频信号的相位差为振荡器的一个周期；
一第一相位检测器，其将所述第一分频信号与参考信号相比较以生成用于控制所述振荡器的第一控制信号；以及
一第二相位检测器，其将所述第二分频信号与参考信号相比较以生成用于控制所述振荡器的第二控制信号。
32.用于生成频率信号的方法，其包含：
对从振荡器输出的频率信号分频以生成第一分频信号；
对从振荡器输出的频率信号分频以生成第二分频信号，其中所述第一分频信号不等于第二分频信号；
将所述第一分频信号与参考信号比较以生成第一控制信号；
将所述第二分频信号与参考信号比较以生成第二控制信号；
通过采样-保持电路传送所述第一控制信号和所述第二控制信号，其中所述第一控制信号增加所述采样-保持电路的电容器的电荷以及所述第二控制信号增加所述采样-保持电路的电容器的电荷；
根据所述第一控制信号和所述第二控制信号调节所述振荡器。
33.一种相位锁定回路，包含：
一振荡器；
一分频器，其将来自所述振荡器的频率信号输出除以第一值以生成第一分频信号和除以第二值以生成第二分频信号，其中所述第一分频信号和第二分频信号的相位差为振荡器的一个周期；
一第一相位检测器，其将所述第一分频信号与参考信号相比较以生成用于控制所述振荡器的第一比较信号；以及
一第二相位检测器，其将所述第二分频信号与参考信号相比较以生成用于控制所述振荡器的第二比较信号；以及
一采样-保持电路，其根据所述第一比较信号和第二比较信号生成用于控制所述振荡器的控制信号。
CNB028097122A 2001-03-20 2002-03-20 使用分数补偿方法的分数－n频率合成器 Expired - Fee Related CN100341269C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US27691201P 2001-03-20 2001-03-20
US27692701P 2001-03-20 2001-03-20
US60/276,912 2001-03-20
US60/276,927 2001-03-20
US09/940,807 US6553089B2 (en) 2001-03-20 2001-08-29 Fractional-N frequency synthesizer with fractional compensation method
US09/940,807 2001-08-29
US09/940,808 US6704383B2 (en) 2001-03-20 2001-08-29 Sample and hold type fractional-N frequency synthesizer
US09/940,808 2001-08-29

Publications (2)

Publication Number Publication Date
CN1507717A CN1507717A (zh) 2004-06-23
CN100341269C true CN100341269C (zh) 2007-10-03

Family

ID=27501176

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028097122A Expired - Fee Related CN100341269C (zh) 2001-03-20 2002-03-20 使用分数补偿方法的分数－n频率合成器

Country Status (9)

Country Link
EP (1) EP1371167B1 (zh)
JP (1) JP4216075B2 (zh)
KR (1) KR100880422B1 (zh)
CN (1) CN100341269C (zh)
AT (1) ATE388541T1 (zh)
CA (1) CA2442721A1 (zh)
DE (1) DE60225426T2 (zh)
HK (1) HK1064831A1 (zh)
WO (1) WO2002076009A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7747237B2 (en) 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
US20060267644A1 (en) * 2005-05-24 2006-11-30 Edward Youssoufian Method and apparatus for loop filter size reduction
KR100830898B1 (ko) * 2006-09-15 2008-05-22 한국과학기술원 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법
KR101030950B1 (ko) * 2008-02-29 2011-04-28 주식회사 코아로직 듀얼 모드 위성 신호 수신 장치 및 위성 신호 수신 방법
GB0804339D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Phase-locked loop
GB0804341D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge pump for a phase-locked loop
GB0804340D0 (en) 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge pump for a phase-locked loop
GB0804342D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge transfer in a phase-locked loop
JP5229081B2 (ja) 2009-04-10 2013-07-03 富士通株式会社 半導体装置
EP2369745B1 (en) * 2010-03-25 2015-04-15 Silicon Laboratories Inc. Method and apparatus for quantization noise reduction in fractional-N PLLS
CN102959868B (zh) 2011-05-18 2015-09-16 旭化成微电子株式会社 累加器型n分数锁相环频率合成器及其控制方法
WO2014006654A1 (ja) * 2012-07-04 2014-01-09 ルネサスエレクトロニクス株式会社 半導体装置
US9106211B2 (en) * 2013-03-13 2015-08-11 Infineon Technologies Austria Ag System and method for an oversampled data converter
CN107005243B (zh) * 2014-10-23 2019-06-25 美国莱迪思半导体公司 具有次谐波锁定阻止功能的锁相环
US10855294B2 (en) * 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator
CN108736894B (zh) * 2017-04-18 2021-08-06 博通集成电路（上海）股份有限公司 分数n频率合成器及其方法
DE102017117900A1 (de) * 2017-08-07 2019-02-07 Endress+Hauser SE+Co. KG Hochfrequenz-Signalerzeugungseinheit
CN108566201A (zh) * 2018-07-24 2018-09-21 成都意科科技有限责任公司 一种高频率分辨率脉冲数字发生系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868513A (en) * 1987-09-11 1989-09-19 Amdahl Corporation Phase-locked loop with redundant reference input
US5142246A (en) * 1991-06-19 1992-08-25 Telefonaktiebolaget L M Ericsson Multi-loop controlled VCO
US5546052A (en) * 1994-08-31 1996-08-13 International Business Machines Corporation Phase locked loop circuit with phase/frequency detector which eliminates dead zones
CN1149944A (zh) * 1995-04-04 1997-05-14 诺基亚电信公司 一种锁相环路的环路滤波器
US5815016A (en) * 1994-09-02 1998-09-29 Xilinx, Inc. Phase-locked delay loop for clock correction
US5838205A (en) * 1997-02-18 1998-11-17 International Business Machines Corporation Variable-speed phase-locked loop system with on-the-fly switching and method therefor
US5953386A (en) * 1996-06-20 1999-09-14 Lsi Logic Corporation High speed clock recovery circuit using complimentary dividers
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6147561A (en) * 1999-07-29 2000-11-14 Conexant Systems, Inc. Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172370A (ja) * 1995-12-19 1997-06-30 Toshiba Corp Ｐｌｌ回路
US6100767A (en) * 1997-09-29 2000-08-08 Sanyo Electric Co., Ltd. Phase-locked loop with improved trade-off between lock-up time and power dissipation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868513A (en) * 1987-09-11 1989-09-19 Amdahl Corporation Phase-locked loop with redundant reference input
US5142246A (en) * 1991-06-19 1992-08-25 Telefonaktiebolaget L M Ericsson Multi-loop controlled VCO
US5546052A (en) * 1994-08-31 1996-08-13 International Business Machines Corporation Phase locked loop circuit with phase/frequency detector which eliminates dead zones
US5815016A (en) * 1994-09-02 1998-09-29 Xilinx, Inc. Phase-locked delay loop for clock correction
CN1149944A (zh) * 1995-04-04 1997-05-14 诺基亚电信公司 一种锁相环路的环路滤波器
US5953386A (en) * 1996-06-20 1999-09-14 Lsi Logic Corporation High speed clock recovery circuit using complimentary dividers
US5838205A (en) * 1997-02-18 1998-11-17 International Business Machines Corporation Variable-speed phase-locked loop system with on-the-fly switching and method therefor
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6147561A (en) * 1999-07-29 2000-11-14 Conexant Systems, Inc. Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
电荷泵锁相环设计方法研究 鲁昆生，王福昌，华中理工大学学报，第28卷第1期 2000 *

Also Published As

Publication number Publication date
KR20040007473A (ko) 2004-01-24
ATE388541T1 (de) 2008-03-15
DE60225426T2 (de) 2009-03-12
EP1371167B1 (en) 2008-03-05
HK1064831A1 (en) 2005-02-04
JP4216075B2 (ja) 2009-01-28
CN1507717A (zh) 2004-06-23
CA2442721A1 (en) 2002-09-26
KR100880422B1 (ko) 2009-01-29
EP1371167A4 (en) 2005-07-13
EP1371167A1 (en) 2003-12-17
JP2004530334A (ja) 2004-09-30
WO2002076009A1 (en) 2002-09-26
DE60225426D1 (de) 2008-04-17

Similar Documents

Publication Publication Date Title
CN100341269C (zh) 使用分数补偿方法的分数－n频率合成器
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
US6553089B2 (en) Fractional-N frequency synthesizer with fractional compensation method
CN1630196A (zh) 时钟同步器
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US7327182B2 (en) Switched capacitor filter and feedback system
CN1714509A (zh) Pll电路
CN1207847C (zh) 锁相环电路
US8618850B2 (en) Device and method for generating clock signals for DC-DC converters
KR20210007454A (ko) 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버
CN1856932A (zh) 压控数字模拟振荡器和使用该振荡器的频率合成器
US9240796B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
US20080246521A1 (en) Multiple reference frequency fractional-n pll (phase locked loop)
CN112953516B (zh) 一种低功耗小数分频锁相环电路
CN1520038A (zh) 具有改进的锁相/解锁检测功能的锁相回路
CN1788417A (zh) 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器
CN1081406C (zh) 用于低压电源的半导体装置
CN1578113A (zh) 两点调变器装置及其在发射装置及接收装置之应用
US6873670B1 (en) Automatic pre-scaler control for a phase-locked loop
CN1625070A (zh) 通讯半导体集成电路器件和无线通讯系统
CN1190291A (zh) 锁相环电路
CN117097338A (zh) 一种基于可调延时精度tdc的电压数字转换电路
JP2007142791A (ja) 周波数シンセサイザ
CN1069006C (zh) 具有直流－直流变换器的调谐系统
CN1647399A (zh) 用于无线电设备的半导体集成电路和无线电通信设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1064831

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1064831

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071003

Termination date: 20190320