CN1647399A - 用于无线电设备的半导体集成电路和无线电通信设备 - Google Patents

用于无线电设备的半导体集成电路和无线电通信设备 Download PDF

Info

Publication number
CN1647399A
CN1647399A CNA038079623A CN03807962A CN1647399A CN 1647399 A CN1647399 A CN 1647399A CN A038079623 A CNA038079623 A CN A038079623A CN 03807962 A CN03807962 A CN 03807962A CN 1647399 A CN1647399 A CN 1647399A
Authority
CN
China
Prior art keywords
circuit
data
voltage
converter
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038079623A
Other languages
English (en)
Inventor
宫城弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIIGATO PRECISION CO Ltd
Toyota Industries Corp
Original Assignee
NIIGATO PRECISION CO Ltd
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIIGATO PRECISION CO Ltd, Toyoda Automatic Loom Works Ltd filed Critical NIIGATO PRECISION CO Ltd
Publication of CN1647399A publication Critical patent/CN1647399A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0033—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for voltage synthesis with a D/A converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/28—Continuous tuning of more than one resonant circuit simultaneously, the tuning frequencies of the circuits having a substantially constant difference throughout the tuning range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Analogue/Digital Conversion (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

在锁存电路21和22中设置第一和第二跟踪调整电路的调整数据。锁存电路21和22锁存的多个调整数据在不同的时间间隔分别输入到一个D/A转换器41。在D/A转换器41中所述数据被转换为直流控制电压，而所述控制电压分别保存在第一跟踪调整电路11和第二跟踪调整电路12的电压保持电路中，并调整调谐频率。获得最优调谐频率后，把此时的调谐数据写入IC内的非易失存储器，并根据存储在非易失存储器中的调谐数据把控制电压提供给每一个调谐电路。

Description

用于无线电设备的半导体集 成电路和无线电通信设备
技术领域
本发明涉及用于无线电设备的半导体集成电路和无线电通信设备。
背景技术
在AM/FM(调幅/调频)接收机中，要进行诸如用于选台的调谐频率的调整、去除立体声信号的导频信号、从立体声复合信号分离R和L信号的立体声分隔调整、VCO等自激频率的调整等不同类型的调整。
发明内容
有一种接收机，其中把接收电路的一部分插入IC(集成电路)中。但是，诸如调谐电路的调整、立体声分隔的调整、VCO等自激频率的调整等调整工作是通过调整作为外部附件的电容器的电容量或线圈的电感量手工完成的。
本发明的目的是当在用于无线电设备的半导体集成电路中设置用于控制调整电路电压的D/A转换器时，通过减少D/A转换器的数目来简化电路配置并降低所消耗的功率。
按照本发明的用于无线电设备的半导体集成电路包括：一个D/A转换器，在时间轴上不同的时间间隔把用以调整多个需要电压调整的调整电路的电压的多个数字调整数据输入到所述转换器，把所述调整数据转换为直流电压并输出所述电压；以及电压保持电路，设置在多个调整电路中的每一个，选择性地保持来自所述D/A转换器的所述直流电压。
按照本发明，按照时间轴上的不同时间间隔把用于调整多个调整电路的电压的调整数据输入到所述一个D/A转换器，把所述调整数据转换为直流电压，并且相应的调整电路能够保持所述直流电压。结果，可以减少形成于半导体集成电路中的D/A转换器的数目，可以降低所述电路消耗的功率。
按照本发明的另一种用于无线电设备的半导体集成电路包括：一个D/A转换器，在时间轴上不同的时间间隔把用于调整调谐频率的数字调整数据、用于调整振荡频率的数字调整数据和用于调整信号电平的数字调整数据等多种数字调整数据中的至少两种输入到所述转换器，把调整数据转换为直流电压并输出所述电压；以及多个电压保持电路，它们选择性地保持所述D/A转换器输出的所述直流电压。
按照本发明，按照时间轴上的不同时间间隔把用于调整调谐频率的调整数据、用于调整振荡频率的调整数据等输入到所述一个D/A转换器，把所述调整数据转换为直流电压，而且相应的调整电路能够保持所述直流电压。结果，可以减少形成于半导体集成电路中的D/A转换器的数目，可以降低电路消耗的功率。
按照本发明的一种用于无线电设备的半导体集成电路包括：多个数据保持电路，它们保持用于调整多个需要电压调整的调整电路直流电压的数字调整数据；选择电路，它在时间轴上不同的时间间隔输出由所述多个数据保持电路保持的调整数据；一个D/A转换器，它把从所述选择电路输出的调整数据转换为直流电压；以及电压保持电路，它设置在每一个调整电路中，用于选择性地保持所述D/A转换器输出的直流电压。
按照本发明的一种用于无线电设备的半导体集成电路包括：至少两个数据保持电路，它们保持用于调整调谐频率的数字调整数据、用于调整振荡频率的数字调整数据和用于调整信号电平的数字调整数据中的至少两种调整数据；选择电路，它在时间轴上不同的时间间隔输出由所述至少两个数据保持电路保持的调整数据；一个D/A转换器，它把从所述选择电路输出的调整数据转换为直流电压并输出所述电压；以及多个电压保持电路，它们选择性地保持所述D/A转换器输出的直流电压。
按照本发明，从选择电路按照时间轴上的不同时间间隔输出的调整数据可以由所述一个D/A转换器转换为直流电压，而相应的调整电路的保持电路能够保持所述电压。结果，可以减少形成于半导体集成电路中的D/A转换器的数目，而且可以降低所述电路消耗的功率。
在上述发明中，在把调整数据输入到D/A转换器的时段内，所述多个保持电路选择分别从所述D/A转换器输出的直流电压并保持所选择的直流电压。
结果，相应的调整电路的电压保持电路保持通过对在时间轴上不同的时间间隔输入的调整数据进行D/A转换而获得的直流电压。
电压保持电路包括例如由MOS晶体管配置的开关和电容。
按照本发明的另一种用于无线电设备的半导体集成电路包括：至少两个数据保持电路，它们保持用于调整跟踪的数字调整数据、所用于调整振荡频率的数字调整数据、用于调整消除导频信号用的信号电平的数字调整数据和用于调整立体声分隔的数字调整数据中的至少两种调整数据；选择电路，它按照时间轴上的不同时间间隔输出由所述数据保持电路保持的调整数据；一个D/A转换器，它把所述选择电路输出的调整数据转换为直流电压；以及多个电压保持电路，它们选择性地保持所述D/A转换器输出的直流电压。
按照本发明，在跟踪的调整电路、振荡频率的调整电路和消除导频信号的调整电路和立体声分隔的调整电路中，对于其中至少两个调整电路，所述一个D/A转换器是公用的。从而可以减少形成于半导体集成电路中的D/A转换器的数目，而且可以降低消耗的功率。另外，可以改变数字调整数据来调整到最佳调谐频率、振荡频率或信号电平，从而简化调整操作。
按照本发明的再一种用于无线电设备的半导体集成电路包括：用于调整调谐频率的第一和第二跟踪调整电路；第一数据保持电路，它保持用于调整第一跟踪调整电路的调谐频率的数字调整数据；第二数据保持电路，它保持用于调整第二跟踪调整电路的调谐频率的数字调整数据；选择电路，它按照时间轴上的不同时间间隔输出由所述第一数据保持电路保持的调整数据和由第二数据保持电路保持的调整数据；一个D/A转换器，它把所述选择电路输出的调整数据转换为直流电压；以及电压保持电路，它设置在所述第一和第二跟踪调整电路中，用于选择性地保持所述D/A转换器输出的电压。
按照本发明，可以利用所述一个D/A转换器来调整多个跟踪调整电路的调谐频率。结果，可以减少形成于半导体集成电路中的D/A转换器的数目，而且可以降低消耗的功率。
附图简要说明
图1表示调整电路的完整的电路配置；
图2是表示跟踪调整电路的电路图；
图3是表示导频信号消除器调整电路的电路图；
图4是表示VCO自激频率调整电路的电路图；
图5是表示立体声分隔调整电路的电路图；以及
图6是表示所述电路操作的定时图。
实施本发明的最佳模式
下文中将参照附图描述本发明的最佳实施例。下面描述的最佳实施例是本发明应用于FM接收机IC(半导体集成电路)的一个示例。
图1表示用于按照最佳实施例的接收机IC的跟踪调整电路、导频信号消除调整电路、VCO(压控振荡器)自激频率调整电路、立体声分隔调整电路、调整数据保持装置、D/A转换器等。
在本最佳实施例中的接收机IC包括：锁存电路21，它保存用于调整第一跟踪调整电路11的调谐频率的数字调整数据；锁存电路22，它保存用于调整第二跟踪调整电路12的调谐频率的数字调整数据；锁存电路23，它保存用于调整导频信号消除调整电路13的数字调整数据；锁存电路24，它保存用于调整立体声分隔调整电路14的数字调整数据；锁存电路25，它保存用于调整VCO自激频率调整电路15的数字调整数据；地址译码器16，它输出从5个锁存电路21至25中选择的一个的信号。
所述接收机IC还包括：选择电路31至35，它们确定是否向D/A转换器41输出由锁存电路21至25保存的相应的调整数据段；以及D/A转换器41。选择电路31至35例如由模拟开关来配置，所述开关的数目等于由相应的锁存电路21至25保持的调整数据的位数；等等。
在所述最佳实施例中的接收机IC由CMOS电路构成，而D/A转换器41由对基准电压进行分压的多个电阻和MOS晶体管构成，因此与由双极性晶体管构成的D/A转换器相比，可以降低消耗的功率。
D/A转换器41的输出连接到第一跟踪调整电路11的模拟开关51、第二跟踪调整电路12的模拟开关52、导频信号消除调整电路13的模拟开关53、立体声分隔调整电路1 4的模拟开关54和VCO自激频率调整电路15的模拟开关55的输入侧。连接到模拟开关51至55的输出侧的是电容C1至C5。模拟开关51至55和电容C1至C5由例如MOS晶体管构成。
这里，将参照图6的定时图描述图1所示电路操作的轮廓。以下的调整是通过把用于调整的计算机连接到接收机IC的输入端子，并通过从串行输入端子输入的地址数据和用于调整导频信号消除信号的电平的调整数据等进行的。调整完成时，接收机IC内的CPU把调整所得的最佳数字调整数据写入内部非易失存储器等。
首先描述调整选台的调谐电路的第一跟踪调整电路11的调谐频率的情况。在这种情况下，用于调整的计算机输出指定保持第一跟踪调整电路11的调整数据的锁存电路21的地址数据，并输出与要接收的电台的频率对应的数字调整数据。地址译码器16对地址数据进行译码，输出信号a1，信号a1命令相应的锁存电路21锁存数据。结果，锁存电路21锁存用于设置待输出到IC内数据总线61的调谐频率的数字调整数据。
预定时间过去之后，在下一个时间间隔中，从调整用的计算机输出指定对应于第二跟踪调整电路12的锁存电路22的地址数据，并且还输出指定第二跟踪调整电路12的调谐频率的数字调整数据。地址译码器16对地址数据进行译码，并输出一个指令把数据锁入锁存电路22的信号a2。结果，设置第二跟踪调整电路12的调谐频率的数字调整数据被锁存电路22锁存。
在下一个时间间隔，输出指定锁存电路23的地址数据，并输出用于调整导频信号消除调整电路13的导频信号的信号电平的数字调整数据。地址译码器16对地址数据进行译码，并输出一个指令把数据锁入锁存电路23的信号a3。结果，设置导频信号消除调整电路13的导频信号的信号电平的数字调整数据被锁存电路23锁存。
在下一个时间间隔，输出指定锁存电路24的地址数据，并输出用于调整立体声分隔的分离电平的数字调整数据。地址译码器16对地址数据进行译码，并输出一个指令把数据锁入锁存电路24的信号a4。结果，立体声分隔的调整数据被锁存电路24锁存。
在下一个时间间隔，输出指定锁存电路25的地址数据，并输出决定VCO自激频率的数字调整数据。地址译码器16对地址数据进行译码，并输出一个指令把数据锁入锁存电路25的信号a5。结果，决定VCO自激频率的数字调整数据被锁存电路23锁存。
当调整数据被各自的锁存电路21至25锁存时，在时段T1(见图6)接通模拟开关的信号b1首先被送入选择电路31，于是由锁存电路21保持的调整数据输出到D/A转换器41。D/A转换器41把所述数字调整数据转换为直流电压，并输出所述电压。
约在所述D/A转换器41输出直流电压的时段T1的中间点，送入接通第一跟踪调整电路11的模拟开关51的信号S1，而D/A转换器41的输出电压，亦即用于调整调谐频率的直流控制电压充入电容C1。此后，模拟开关51关断，电容C1上的控制电压保持不变。电容C1的电容量设置为这样一个值，在该电容量的情况下，从D/A转换器41输出一个控制电压之后，在时段TA(图6所示的时段TA)中能够把以前的控制电压的值一直保持到控制电压从D/A转换器41输出为止。此外，还把其他调整电路的电容C2至C5设置为能够在时段(例如，时段TA)内把D/A转换器41输出的直流控制电压保持到下一次输出控制电压为止的电容量。
电容C1的控制电压通过图2所示的第一跟踪调整电路11的运算放大器103加到变容二极管102上。变容二极管102的电容量随着电容C1的控制电压的变化而变化。
相应地，改变了锁存电路21所锁存的地址数据，并且改变了D/A转换器41的输出电压，亦即电容C1上的控制电压，以此便可以调整调谐频率。
接着，在T2的时段，接通模拟开关的信号b2被送到选择电路32，而保持在锁存电路22的调整数据输出到D/A转换器41。D/A转换器41把所述调整数据转换为直流电压，并输出所述电压。约在上述D/A转换器41输出直流电压的时段的中点，送入接通第二跟踪调整电路12的模拟开关52的信号S2，并把D/A转换器41的输出电压，亦即调整高频调谐电路调谐频率的控制电压充入电容C2。之后，模拟开关52断开，电容C2上的控制电压便保持不变。电容C2上的控制电压通过图2所示第二跟踪调整电路12的运算放大器104加到变容二极管108上。变容二极管108的电容量可以随着电容C2上的控制电压而改变，以此可以改变调谐频率。
相应地，改变锁存在锁存电路22中的调整数据，便改变D/A转换器41输出的控制电压，从而可以改变调谐电路22的调谐频率。
接着，在T3的时段，把接通模拟开关的信号b5馈送到选择电路35，而使保持在锁存电路2 5的调整数据输出到D/A转换器41。D/A转换器41把所述调整数据转换为直流电压，并输出所述电压。
约在上述D/A转换器41输出直流电压的时段的中点，送入接通VCO自激频率调整电路15的模拟开关55的信号S5，并把D/A转换器41的输出电压，亦即调整振荡器(诸如VCO)的自激频率的控制电压充入电容C5。之后，模拟开关55断开，电容C5上的控制电压便保持不变。电容C5上的控制电压输出到图4所示VCO自激频率调整电路15的运算放大器309。改变电容C5上的电压即可调整VCO的自激频率。
相应地，改变锁存在锁存电路25上的调整数据，便改变D/A转换器41输出的控制电压，从而可以调整振荡器的振荡频率。
接着，在时段T4期间，把接通模拟开关的信号b3送入选择电路33，并把锁存在锁存电路23的调整数据输出到D/A转换器41，D/A转换器41把数字调整数据转换为直流电压，并输出所述电压。约在D/A转换器41输出上述直流电压的时段T4的中点，送入接通导频信号消除调整电路13的模拟开关53的信号S3，并把D/A转换器41的输出电压，亦即用于消除导频信号用的调整19kHz信号电平的控制电压充入电容C3。之后，模拟开关53断开，电容C3上的控制电压便保持不变。电容C3上的控制电压输出到图3所示导频信号消除调整电路13的乘法电路209。改变电容C3上的控制电压，即可调整用于消除导频信号的信号电平。
相应地，改变锁存在锁存电路23上的调整数据，便改变D/A转换器41输出的控制电压，以此可以调整用于消除导频信号的信号电平。
接着，在时段T5期间，把接通模拟开关的信号b4送入选择电路34，并把锁存在锁存电路24的调整数据输出到D/A转换器41，D/A转换器41把数字调整数据转换为直流电压，并输出所述电压。约在D/A转换器41输出上述直流电压的时段T5的中点，送入接通立体声分隔调整电路14的模拟开关54的信号S4，并把D/A转换器41的输出电压，亦即调整立体声分隔的信号电平的控制电压充入电容C4。之后，模拟开关54断开，电容C4上的控制电压便保持不变。电容C4上的控制电压输出到图5所示立体声分隔调整电路14的乘法电路401。改变电容C4上的电压，即可调整立体声分隔的电平。
相应地，改变锁存在锁存电路24上的调整数据，便改变D/A转换器41输出的控制电压，从而可以调整立体声分隔的电平。
一旦完成各自的调整电路的调整，就把最后的调整数据写入非易失存储器。然后，在正常运行的过程中(在接收时)以预定的周期按顺序地(或以不同的周期)读出写入非易失存储器的调整数据，并分别由对应于各调整电路的锁存电路21至25锁存。然后，在时间轴上不同的时间间隔(例如，图6所示的时间间隔T1至T5)，把锁存电路21至25锁存的调整数据从选择电路31至35输出到D/A转换器41，转换为与调整数据对应的直流电压。然后，D/A转换器41的输出电压分别由电压保持电路保持，保持电路包括模拟开关51至55和电容C1至C5，并作为控制电压提供给各自的调整电路11至15。
这样，利用所述一个D/A转换器41即可把优选的控制电压提供给5个调整电路11至15，以此减少在半导体集成电路中形成的D/A转换器数目。
接着，参照图2描述第一和第二跟踪调整电路11和12的示例。图2表示包括放大电路、混频电路等的电路。
从天线101输入的RF信号输入到电容C11。包括线圈L1、电容C12和变容二极管102的调谐电路21连接到电容C12的输出端。由调谐电路21调谐的信号通过电容C12，被高频放大电路106放大，输入到包括高频变压器107和变容二极管108的调谐电路22。
从高频放大级的调谐电路22输出的信号通过电容C13，在混频电路109中变换为中频IF。
运算放大器103的输出电压加到调谐电路21的变容二极管102上。电容C1连接到运算放大器103的非反相输入端子，而后面将要描述的本机振荡电路23的低通滤波器(LPF)105的输出电压通过电阻R101输入到反相输入端子。另外，运算放大器103的输出通过电阻R102送回反相输入端子。
上述的调谐电路21、运算放大器103、电容C1、开关51和本机振荡电路23配置成第一跟踪调整电路11。
在第一跟踪调整电路11中，当模拟开关51接通时，D/A转换器41的输出电压给电容C1充电，而在模拟开关51断开时，充电电压，亦即对应于调整跟踪用的调整数据的控制电压保持不变，并加到运算放大器103的非反相输入端子。
运算放大器104的输出电压加到高频放大级调谐电路22的变容二极管108上。电容C2连接到运算放大器104的非反相输入端子，而同时本机振荡电路23的低通滤波器105的输出电压通过电阻103输入到反相输入端子。另外，运算放大器104的输出通过电阻R104馈送回反相输入端子。
上述调谐电路22、运算放大器104、电容C2、模拟开关52和本机振荡电路23配置成第二跟踪调整电路12。
在所述第二跟踪调整电路12中，当模拟开关52接通时，D/A转换器41的输出电压给电容C2充电，而当模拟开关52关断时，充电电压，亦即与用于调整跟踪的调整数据对应的控制电压保持不变，并加到运算放大器104的非反相输入端子。
本机振荡电路23包括VCO 110、可编程计数器111、相位比较器112和低通滤波器105。
对应于想要接收的电台频率的计数值设置在程序计数器111中，而通过对VCO 110的振荡频率分频而获得的信号输出到相位比较器112。
相位比较器112在可编程计数器111的输出信号和基准频率fr之间进行比较，并向低通滤波器105输出一个脉冲形式的直流电压，指示输出信号和基准频率之间的相位差和相位超前或滞后的方向。然后，所述电压从低通滤波器105输出到VCO 110作为直流控制电压，用以在正或负的方向上控制振荡频率。重复上述操作，使得VCO 110的振荡频率收敛于目标频率。
若要调整调谐电路21的调谐频率，则在以下状态下依次改变图1所示锁存电路21中要设置的调整数据，把用于将要接收的电台的频率转换为中频IF的数据设置在可编程计数器111中，并改变D/A转换器41的输出电压。就是说，改变加到变容二极管102的控制电压，以便调整调谐频率。获得实现最优调谐频率的控制电压之后，把此时的调整数据作为要接收的电台的调谐频率的调整数据写入接收机IC内的存储装置(非易失存储器等)。之后，类似地为想要接收的其他频率进行调谐频率调整。
另外，在高频放大级的调谐电路22中，在把所需数据设置到可编程计数器111中的状态下，依次改变要设置在图1所示的锁存电路21中的调整数据。实现能够识别最优调谐频率的控制电压之后，把此时的调整数据作为要接收的电台的调谐频率的调整数据写入接收机IC内的非易失存储器。
图3表示导频信号消除调整电路13的一个示例。
通过FM检波获得的立体声复合信号输入到相位比较电路201和相位同步电路202的一个输入端子。输入到另一个输入端子的是用1/8分频电路205、1/2分频电路206和1/2分频电路207对VCO 203振荡频率进行分频而获得的19kHz信号。
相位比较电路201在复合信号的19kHz导频信号的相位和对VCO203产生的信号进行分频而获得的19kHz信号的相位之间进行比较，并按照这些信号之间的相位差把输出信号输出到低通滤波器(LPF)204。然后，从低通滤波器204输出一个电压，作为控制VCO 203振荡频率的控制电压。
在上述电路中，在导频信号的相位和在所述IC内产生的19kHz信号的相位匹配的方向上，对振荡频率进行PLL(锁相环)控制。因此，对VCO 203所产生的信号进行分频而获得的38kHz信号可以与复合信号的导频信号同步。
相位同步电路202使对由VCO 203产生的信号进行分频而获得的19kHz信号和立体声复合信号的导频信号同步，并向模拟反相器208输出同步后的信号。然后，所述信号被模拟反相器208反相，于是一个频率与导频信号相同而相位相反的信号输出到乘法电路209。
电容C3上的电压，亦即用于调整导频信号消除调整电路13的信号电平的控制电压输入到乘法电路209的另一个输入端子。于是，两个输入信号相乘，由乘法所得的信号经电阻R201和R202分压，并输入到运算放大器210的反相输入端子。输入到运算放大器210的非反相输入端子的是复合信号。
为了从复合信号消除导频信号，必须施加一个信号电平与导频信号匹配，而相位相反的信号。
图3所示导频信号消除调整电路13旨在进行调整，通过改变调整数据，从而改变D/A转换器41的输出电压，使乘法电路209输出的19kHz信号的信号电平与导频信号的信号电平匹配。
为了做到这一点，在所述最佳实施例中，依次改变图1所示锁存电路23所锁存的数字调整数据，监视此时运算放大器210的输出波形，而当可以从复合信号中消除导频信号时，把调整数据写入接收机IC内的非易失存储器等。这样，导频信号消除调整电路13的调整就可以自动进行了。
调整结束之后，以预定的周期把存入所述IC内非易失存储器的调整数据读出，以此即可消除导频信号。
图4表示VCO自激频率调整电路14的一个示例。所述VCO自激频率调整电路14，例如，用作图3所示导频信号消除调整电路13的VCO 203。以运算放大器301非反相输入端子的输入电压Vc的形式输入图3所示电路的低通滤波器204的输出电压。
在图4所示的VCO自激频率调整电路15中，P型FET 302和303、N型FET 304和305、电容C301和C302以及施密特电路310配置成振荡电路。所述振荡电路的振荡频率可以通过控制流入P型FET 306的电流而加以改变。流入P型FET 306的电流是流入N型FET 307的电流I1和流入N型FET 308的电流I2之和。
流入N型FET 307的电流I1由运算放大器309非反相输入端子的输入电压(D/A转换器41的输出电压)的值和电阻R301的值决定。另外，流入N型FET 308的电流由运算放大器301非反相输入端子的输入电压Vc(低通滤波器204的输出电压)的值和电阻R302的值决定。
就是说，依次调整调整数据，通过控制N型FET 307的电流，并测量此时的振荡频率即可改变振荡器的自激频率。然后，当振荡频率变为目标频率时，把调整数据写入接收机IC内的非易失存储器。这样，即可自动完成振荡器的自激频率的调整。
图5表示立体声分隔调整电路的一个示例。把图3所示导频信号消除调整电路13产生的38kHz信号输入到乘法电路401，并输入D/A转换器41的输出电压。这些信号相乘并输出到译码器402。译码器402根据乘法电路401输出的信号电平把立体声复合信号分离为L和R信号。
如上所述，可以利用设置在锁存电路24中的调整数据来改变D/A转换器41的输出电压。因此，可以通过依次改变调整数据和测量此时译码器402输出的L和R信号，来确定获得最优分隔的调整数据的值。获得最优调整数据之后，把此时的调整数据写入接收机IC内的非易失存储器等。
按照上述最佳实施例，第一和第二跟踪调整电路11和12的所有调整、导频信号消除调整电路13的调整、立体声分隔调整电路14的调整、VCO自激频率调整电路15的调整，都可以利用一个D/A转换器41实现。另外，调整完成之后，可以把优选的控制电压从D/A转换器41提供给各自的调整电路。
因此，可以减少在置于IC时功耗高的D/A转换器14的数目，并降低半导体集成电路所消耗的功率。另外，调谐频率、信号电平、振荡频率等的调整均可以利用所述D/A转换器41完成，因此，不必像传统方法那样手工调整安装在IC外部的线圈、电容等。此外，通过改变调整数据，用一个接收机IC即可支持接收频道不同的多个接收机。
本发明不限于上述最佳实施例。可以如下配置本发明。
(a)在最佳实施例中，第一跟踪调整电路11、第二跟踪调整电路12、导频信号消除调整电路13、立体声分隔调整电路14和VCO自激频率的调整电路15的调整都可以用一个D/A转换器41完成。但是，所用的D/A转换器数目不限于1。可以使用多个D/A转换器。
另外，可以每一个调整电路用一个D/A转换器。在这种情况下，尽管D/A转换器的数目并未减少，但可获得这样的效果，即，可以简化调谐频率的调整、振荡频率的调整操作等，而不必调整安装在外部的电容等的电容量。
(b)调整电路不限于最佳实施例中所引用的电路。本发明可以应用于各种电路，只要在所用的接收机和发射机中需要调整。
(c)保持D/A转换器41输出电压的电路不限于由电容和模拟开关构成的电路。只要能够保持电压，任何电路均可采用。例如，可以采用利用运算放大器等的电路。
(d)各自的调整电路不限于最佳实施例所引用的电路。其他已知的电路亦可采用。
(e)没有必要设置数目与锁存电路21至25对应的选择电路31至35。
(f)本发明可以应用于没有置于IC中的无线电设备、其中上述电路的一部分置于IC中的无线电设备和用于无线电设备的半导体集成电路。
(g)在最佳实施例中，为5个调整电路11至15设置了5个锁存电路21至25分别锁存调整数据。但是，锁存电路的数目可以减少，例如，减少到一个，而可以在时间轴上不同的时间间隔把多个调整电路的调整数据写入锁存电路(例如，各自调整电路的调整数据以最佳实施例的顺序写入)。在这种情况下，由锁存电路保持的调整数据也可以直接输出到D/A转换器，这消除了设置模拟开关(选择电路)切换锁存电路的输出的必要性
(h)本发明可以应用于诸如无线电通信、蜂窝电话、无线电局域网等用的接收机、发射机等不同类型的无线电电路的调整电路，而不限于AM/FM接收机。
按照本发明，D/A转换器可以为多个调整电路公用，因此，可以减少D/A转换器的数目，因而可以降低电路消耗的功率。

Claims (11)

1.一种用于无线电设备的半导体集成电路，它包括：
一个D/A转换器，在时间轴上不同的时间间隔把多个数字调整数据输入到所述转换器，用以调整多个需要电压调整的调整电路的直流电压，把所述调整数据转换为直流电压，并输出所述电压；以及
电压保持电路，它设置在所述多个调整电路中的每一个中，选择性地保持所述D/A转换器输出的所述直流电压。
2.一种用于无线电设备的半导体集成电路，它包括：
一个D/A转换器，在在时间轴上不同的时间间隔把用于调整调谐频率的数字调整数据、用于调整振荡频率的数字调整数据和用于调整信号电平用的数字调整数据等多种数字调整数据中的至少两种输入到所述转换器，把所述调整数据转换为直流电压并输出所述电压；以及
多个电压保持电路，它们选择性地保持所述D/A转换器的输出电压。
3.一种用于无线电设备的半导体集成电路，它包括：
数据保持电路，它在时间轴上不同的时间间隔，保持用于调整需要电压调整的多个调整电路的电压的多个数字调整数据段；
一个D/A转换器，它把所述数据保持电路输出的调整数据转换为直流电压；以及
电压保持电路，它设置在多个调整电路中的每一个中，选择性地保持所述D/A转换器的所述输出电压。
4.一种用于无线电设备的半导体集成电路，它包括：
多个数据保持电路，它们保持用于调整需要电压调整的多个调整电路的电压的多个数字调整数据段；
选择电路，它在时间轴上不同的时间间隔输出由所述多个数据保持电路保持的调整数据；
一个D/A转换器，它把从所述选择电路输出的所述调整数据转换为直流电压；以及
电压保持电路，它设置在每个调整电路中，选择性地保持所述D/A转换器的输出电压。
5.一种用于无线电设备的半导体集成电路，它包括：
至少两个数据保持电路，它们保持用于调整调谐频率的数字调整数据、用于调整振荡频率的数字调整数据和用于调整信号电平的数字调整数据中的至少两种调整数据段；
选择电路，它在时间轴上不同时间间隔输出由所述至少两个数据保持电路所保持的所述调整数据；
一个D/A转换器，把所述选择电路输出的所述调整数据转换为直流电压；以及
多个电压保持电路，它们选择性地保持所述D/A转换器的输出电压。
6.如权利要求1至5中任何一个所述的用于无线电设备的半导体集成电路，其特征在于：
所述多个电压保持电路与输入每个调整数据的时间间隔相应地选择从所述D/A转换器输出的直流电压，并保持所述直流电压。
7.如权利要求1至6中任何一个所述的用于无线电设备的半导体集成电路，其特征在于：
所述电压保持电路包括由金属氧化物半导体晶体管构成的开关和电容。
8.一种用于无线电设备的半导体集成电路，它包括：
至少两个数据保持电路，它们保持用于调整跟踪的数字调整数据、用于调整振荡频率的数字调整数据、用于调整消除导频信号用的信号电平的数字调整数据和用于调整立体声分隔的数字调整数据中的至少两种调整数据段；
选择电路，它在时间轴上的不同时间间隔输出由所述数据保持电路所保持的调整数据；
一个D/A转换器，它把从所述选择电路输出的调整数据转换为直流电压；以及
电压保持电路，它选择性地保持所述D/A转换器的输出电压。
9.一种用于无线电设备的半导体集成电路，它包括：
调整调谐频率的第一和第二跟踪调整电路；
第一数据保持电路，它保持用于调整所述第一跟踪调整电路的调谐频率的数字调整数据；
第二数据保持电路，它保持用于调整所述第二跟踪调整电路的调谐频率的数字调整数据；
选择电路，它在时间轴上的不同时间间隔输出由所述第一数据保持电路所保持的所述调整数据和由所述第二数据保持电路所保持的所述调整数据；
一个D/A转换器，它把从所述选择电路输出的所述调整数据转换为直流电压；以及
电压保持电路，它设置在所述第一和所述第二跟踪调整电路中，选择性地保持所述D/A转换器的输出电压。
10.一种用于无线电设备的半导体集成电路，它包括：
第一D/A转换器，用于调整需要调整电压的第一调整电路的直流电压的数字调整数据输入到所述转换器，把所述调整数据转换为直流电压，并输出所述电压；以及
第二D/A转换器，用于调整需要调整电压的第二调整电路的直流电压的数字调整数据输入到所述转换器，把所述调整数据转换为直流电压，并输出所述电压。
11.一种无线电通信设备，它包括：
一个D/A转换器，在时间轴上的不同的时间间隔把用于调整多个需要电压调整的调整电路的直流电压的多个数字调整数据输入到所述转换器，把所述调整数据转换为直流电压，并输出所述电压；以及
电压保持电路，它设置在所述多个调整电路中的每一个中，选择性地保持从所述D/A转换器输出的直流电压。
CNA038079623A 2002-02-07 2003-02-03 用于无线电设备的半导体集成电路和无线电通信设备 Pending CN1647399A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP030789/2002 2002-02-07
JP2002030789A JP2003234666A (ja) 2002-02-07 2002-02-07 無線機用半導体集積回路及び無線通信機

Publications (1)

Publication Number Publication Date
CN1647399A true CN1647399A (zh) 2005-07-27

Family

ID=27677912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038079623A Pending CN1647399A (zh) 2002-02-07 2003-02-03 用于无线电设备的半导体集成电路和无线电通信设备

Country Status (7)

Country Link
US (1) US20050122243A1 (zh)
EP (1) EP1473841A4 (zh)
JP (1) JP2003234666A (zh)
KR (1) KR20040078691A (zh)
CN (1) CN1647399A (zh)
TW (1) TWI223503B (zh)
WO (1) WO2003067774A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552885B (zh) * 2008-03-31 2011-07-27 索尼株式会社 电子设备、电子设备的ic内部组成部件的分散调节方法及ic
CN101552883B (zh) * 2008-03-31 2011-10-05 索尼株式会社 电子设备、电子设备的集成电路内部组成部件的分散调节方法以及集成电路
CN101552884B (zh) * 2008-03-31 2011-11-30 索尼株式会社 电子装置及其ic内部组成部件的发散调节方法和ic
CN101552882B (zh) * 2008-04-03 2012-05-30 索尼株式会社 电子设备、电子设备调整方法和集成电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194558A (ja) * 2008-02-13 2009-08-27 Toshiba Corp カレントミラー回路及びデジタルアナログ変換回路
US8901904B2 (en) * 2009-04-15 2014-12-02 Linear Technology Corporation Voltage and current regulators with switched output capacitors for multiple regulation states
TWI577153B (zh) * 2015-10-08 2017-04-01 九暘電子股份有限公司 乙太網路供電設備的增益電路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402089A (en) * 1981-09-16 1983-08-30 Rca Corporation Television tuning system with electronic frequency adjustment apparatus
DE3303711C2 (de) * 1983-02-04 1985-01-24 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Abstimmeinheit für Geräte der Nachrichtentechnik
JPH0531375U (ja) * 1991-09-30 1993-04-23 株式会社ケンウツド オールモード無線通信機
JPH07147541A (ja) * 1993-11-24 1995-06-06 Mitsubishi Electric Corp 半導体集積回路
JPH0846428A (ja) * 1994-07-27 1996-02-16 Kyocera Corp デジタル制御型発振回路
EP1188306A2 (en) * 1999-12-01 2002-03-20 Koninklijke Philips Electronics N.V. Tuner alignment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552885B (zh) * 2008-03-31 2011-07-27 索尼株式会社 电子设备、电子设备的ic内部组成部件的分散调节方法及ic
CN101552883B (zh) * 2008-03-31 2011-10-05 索尼株式会社 电子设备、电子设备的集成电路内部组成部件的分散调节方法以及集成电路
CN101552884B (zh) * 2008-03-31 2011-11-30 索尼株式会社 电子装置及其ic内部组成部件的发散调节方法和ic
CN101552882B (zh) * 2008-04-03 2012-05-30 索尼株式会社 电子设备、电子设备调整方法和集成电路

Also Published As

Publication number Publication date
EP1473841A1 (en) 2004-11-03
TW200303653A (en) 2003-09-01
EP1473841A4 (en) 2005-03-23
KR20040078691A (ko) 2004-09-10
JP2003234666A (ja) 2003-08-22
US20050122243A1 (en) 2005-06-09
WO2003067774A1 (fr) 2003-08-14
TWI223503B (en) 2004-11-01

Similar Documents

Publication Publication Date Title
US7812667B2 (en) System and method of enabling a signal processing device in a relatively fast manner to process a low duty cycle signal
CN100341269C (zh) 使用分数补偿方法的分数－n频率合成器
JP4768645B2 (ja) Ｐｌｌ回路、およびそれを備えた無線装置
CN1518226A (zh) 具有占空比校正电路的模拟延迟锁相环
CN1144381C (zh) 能够选择最佳压控振荡器的接收机
CN1714509A (zh) Pll电路
CN1656759A (zh) 用于使用直接变频的移动站调制解调器的直流电流偏移抵消
CN1835403A (zh) 通信用半导体集成电路和移动通信用终端器件
CN1716784A (zh) Pll电路及高频接收装置
CN1756327A (zh) 自动频率调谐系统
CN103078639A (zh) 半导体器件及其调整方法
CN1856932A (zh) 压控数字模拟振荡器和使用该振荡器的频率合成器
US20150006602A1 (en) Fast Filter Calibration Apparatus
CN1647399A (zh) 用于无线电设备的半导体集成电路和无线电通信设备
CN1444346A (zh) 具有简单结构的跳频通信装置
CN104320135A (zh) 高纯度频率源
CN1115522A (zh) 锁相环合成器及其控制方法
US20070242780A1 (en) Clock adjustment for a handheld audio system
CN1009890B (zh) 接收装置
CN1625070A (zh) 通讯半导体集成电路器件和无线通讯系统
US20070176697A1 (en) Controllable oscillator with output oscillation adjustment and method for producing an output oscillation for use therewith
CN1912647A (zh) 复合用信号生成装置、ic芯片、gps接收机及便携式电话
US20090237036A1 (en) Frequency synthesizer and loop filter used therein
CN1322403A (zh) 锁相环频率产生电路以及使用该电路的接收器
US20090085672A1 (en) Frequency synthesizer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication