JP2003234666A - 無線機用半導体集積回路及び無線通信機 - Google Patents

無線機用半導体集積回路及び無線通信機

Info

Publication number
JP2003234666A
JP2003234666A JP2002030789A JP2002030789A JP2003234666A JP 2003234666 A JP2003234666 A JP 2003234666A JP 2002030789 A JP2002030789 A JP 2002030789A JP 2002030789 A JP2002030789 A JP 2002030789A JP 2003234666 A JP2003234666 A JP 2003234666A
Authority
JP
Japan
Prior art keywords
voltage
adjustment
circuit
data
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002030789A
Other languages
English (en)
Inventor
Hiroshi Miyagi
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
NSC Co Ltd
Original Assignee
Toyota Industries Corp
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp, Nigata Semitsu Co Ltd filed Critical Toyota Industries Corp
Priority to JP2002030789A priority Critical patent/JP2003234666A/ja
Priority to PCT/JP2003/001073 priority patent/WO2003067774A1/ja
Priority to US10/502,833 priority patent/US20050122243A1/en
Priority to KR10-2004-7012141A priority patent/KR20040078691A/ko
Priority to EP03737468A priority patent/EP1473841A4/en
Priority to CNA038079623A priority patent/CN1647399A/zh
Priority to TW092102471A priority patent/TWI223503B/zh
Publication of JP2003234666A publication Critical patent/JP2003234666A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0033—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for voltage synthesis with a D/A converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/28—Continuous tuning of more than one resonant circuit simultaneously, the tuning frequencies of the circuits having a substantially constant difference throughout the tuning range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】受信機用半導体集積回路の調整作業を自動化す
ることである。 【解決手段】第１及び第２トラッキング調整回路１１及
び１２の調整データをラッチ回路２１，２１に設定す
る。ラッチ回路２１、２１にラッチされた調整データ
は、異なるタイミングで１つのＤ／Ａ変換４１に出力さ
れる。そして、Ｄ／Ａ変換器４２において直流の制御電
圧に変換され、その制御電圧が第１トラッキング調整回
路１１及び第２トラッキング調整回路１２の電圧保持回
路にそれぞれ保持され同調周波数の調整が行われる。最
適な同調周波数が得られたなら、そのときの同調データ
を、ＩＣ内部の不揮発性メモリに書き込み、その不揮発
性メモリに記憶された同調データに基づいてそれぞれの
同調回路に制御電圧が供給される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無線機用半導体集
積回路及び無線通信機に関する。
【０００２】
【従来の技術】ＡＭ，ＦＭ受信機においては、局選択の
ための同調周波数の調整、ステレオ信号のパイロット信
号の除去、ステレオコンポジット信号からＲ信号、Ｌ信
号を分離するためのステレオセパレーションの調整、Ｖ
ＣＯのフリーラン周波数の調整等の種々の調整が必要と
なる。
【０００３】
【発明が解決しようとする課題】受信回路の一部がＩＣ
化されたものは存在するが、同調回路の調整、ステレオ
セパレーションの調整、ＶＣＯのフリーラン周波数の調
整等は、外付け部品のコンデンサの容量、あるいはコイ
ルのインダクタンスを手作業で調整することで行われて
いた。
【０００４】本発明の課題は、無線機用半導体集積回路
に調整回路の電圧を制御するためのＤ／Ａ変換器を設け
るときに、Ｄ／Ａ変換器の個数を少なくして、回路構成
を簡素にし、消費電力を減らすことである。
【０００５】
【課題を解決するための手段】本発明の無線機用半導体
集積回路は、電圧調整が必要な複数の調整回路の電圧を
調整するための複数のデジタルの調整データが、時間軸
上の異なるタイミングに入力され、該調整データを直流
電圧に変換して出力する１つＤ／Ａ変換器と、前記複数
の調整回路にそれぞれ設けられ、前記Ｄ／Ａ変換器から
出力される直流電圧を選択的に保持する電圧保持回路と
を備える。
【０００６】この発明によれば、１つのＤ／Ａ変換器
に、複数の調整回路の電圧を調整するための調整データ
を時間軸上の異なるタイミングに入力し、それらの調整
データを直流電圧に変換させ、該当する調整回路がその
直流電圧を保持することができる。これにより、半導体
集積回路上に形成するＤ／Ａ変換器の数を減らし、回路
の消費電力を減らすことができる。
【０００７】本発明の他の無線機用半導体集積回路は、
同調周波数を調整するためのデジタルの調整データと、
発振周波数を調整するためのデジタルの調整データと、
信号レベルを調整するためのデジタルの調整データとの
内の少なくとも２つの調整データが、時間軸上の異なる
タイミングに入力され、該調整データを直流電圧に変換
して出力する１つのＤ／Ａ変換器と、前記Ｄ／Ａ変換器
の出力電圧を選択的に保持する複数の電圧保持回路とを
備える。
【０００８】この発明によれば、１つのＤ／Ａ変換器
に、同調周波数を調整するための調整データ、発信周波
数を調整するための調整データ等を、時間軸上の異なる
タイミングに入力し、それらの調整データを直流電圧に
変換させ、該当する調整回路がその直流電圧を保持する
ことができる。これにより、半導体集積回路上に形成す
るＤ／Ａ変換器の数を減らし、回路の消費電力を減らす
ことができる。
【０００９】本発明の無線機用半導体集積回路は、電圧
調整が必要な複数の調整回路の直流電圧を調整するため
の複数のデジタルの調整データを保持する複数のデータ
保持回路と、前記複数のデータ保持回路に保持された調
整データを、時間軸上の異なるタイミングに出力する選
択回路と、前記選択回路から出力される調整データを直
流電圧に変換する１つのＤ／Ａ変換器と、前記調整回路
にそれぞれ設けられ、前記Ｄ／Ａ変換器の出力電圧を選
択的に保持する電圧保持回路とを備える。
【００１０】本発明の無線機用半導体集積回路は、同調
周波数を調整するためのデジタルの調整データと、発振
周波数を調整するためのデジタルの調整データと、信号
レベルを調整するためのデジタルの調整データとの内の
少なくとも２つの調整データを保持する少なくとも２つ
のデータ保持回路と、前記少なくとも２つのデータ保持
回路に保持された調整データを、時間軸上の異なるタイ
ミングに出力する選択回路と、前記選択回路から出力さ
れる調整データを直流電圧に変換して出力する１つのＤ
／Ａ変換器と、前記Ｄ／Ａ変換器の出力電圧を選択的に
保持する複数の電圧保持回路とを備える。
【００１１】上記の発明によれば、時間軸上の異なるタ
イミングに選択回路から出力される調整データを、１つ
のＤ／Ａ変換器により直流電圧に変換し、該当する調整
回路の電圧保持回路に保持させることができる。これに
より、半導体集積回路上に形成するＤ／Ａ変換器の数を
減らし、回路の消費電力を減らすことができる。
【００１２】上記の発明において、前記複数の電圧保持
回路は、Ｄ／Ａ変換器に調整データが入力される期間内
に、それぞれＤ／Ａ変換器から出力される直流電圧を選
択して保持する。これにより、時間軸上に異なるタイミ
ングに入力される調整データをＤ／Ａ変換して得られる
直流電圧が、該当する調整回路の電圧保持回路に保持さ
れる。
【００１３】前記電圧保持回路は、例えば、ＭＯＳトラ
ンジスタで構成されるスイッチとコンデンサとからな
る。本発明の他の無線機用半導体集積回路は、トラッキ
ング調整のためのデジタルの調整データと、発振周波数
の調整のためのデジタルの調整データと、パイロット信
号を除去するための信号のレベルを調整するデジタルの
調整データと、ステレオセパレーションの調整のための
デジタルの調整データとの内の少なくとも２つの調整デ
ータを保持する少なくとも２つのデータ保持回路と、前
記データ保持回路に保持された調整データを、時間軸上
の異なるタイミングに出力する選択回路と、前記選択回
路から出力される調整データを直流電圧に変換する１つ
のＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力電圧を選択
的に保持する複数の電圧保持回路とを備える。
【００１４】この発明によれば、トラッキング調整回
路、発振周波数調整回路、パイロットキャンセラー調整
回路及びステレオセパレーション調整回路の内の少なく
とも２つの調整回路に対して１つのＤ／Ａ変換器を共通
に使用することができるので半導体集積回路上に形成す
るＤ／Ａ変換器の数を減らし、消費電力を少なくでき
る。さらに、デジタルの調整データを変更して、好適な
同調周波数、発振周波数、あるいは、信号レベルに調整
することができるので、調整作業が簡単になる。
【００１５】本発明の他の無線機用半導体集積回路は、
同調周波数を調整する第１及び第２のトラッキング調整
回路と、前記第１のトラッキング調整回路の同調周波数
を調整するためのデジタルの調整データを保持する第１
のデータ保持回路と、前記第２のトラッキング調整回路
の同調周波数を調整するためのデジタルの調整データを
保持する第２のデータ保持回路と、前記第１のデータ保
持回路に保持された調整データと前記第２のデータ保持
回路に保持された調整データを、時間軸上の異なるタイ
ミングに出力する選択回路と、前記選択回路から出力さ
れる調整データを直流電圧に変換する１つのＤ／Ａ変換
器と、前記第１及び第２のトラッキング調整回路に設け
られ、前記Ｄ／Ａ変換器の出力電圧を選択的に保持する
電圧保持回路とを備える。
【００１６】この発明によれば、複数のトラッキング調
整回路の同調周波数を、１つのＤ／Ａ変換器を使用して
調整することができる。これにより半導体集積回路上に
形成するＤ／Ａ変換器の数を減らし、消費電力を少なく
できる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。以下に述べる実施の形態は、
本発明をＡＭ、ＦＭ受信機用ＩＣ（半導体集積回路）に
適用した例である。
【００１８】図１は、実施の形態の受信機用ＩＣの、ト
ラッキング調整回路、パイロットキャンセラー調整回
路、ＶＣＯ（電圧制御発振器）フリーラン周波数調整回
路及びステレオセパレーション調整回路と、調整データ
の保持部と、Ｄ／Ａ変換器等を示す図である。
【００１９】実施の形態の受信機用ＩＣは、第１トラッ
キング調整回路１１の同調周波数を調整するためのデジ
タルの調整データを保持するラッチ回路２１と、第２の
トラッキング調整回路１２の同調周波数を調整するため
のデジタルの調整データを保持するラッチ回路２２と、
パイロットキャンセラー調整回路１３のデジタルの調整
データを保持するラッチ回路２３と、ステレオセパレー
ション調整回路１４のデジタルの調整データを保持する
ラッチ回路２４と、ＶＣＯフリーラン周波数調整回路１
５のデジタルの調整データを保持するラッチ回路２５
と、それら５個のラッチ回路２１〜２５の１つを選択す
る信号を出力するアドレスデコーダ１６とを有する。
【００２０】また、受信機用ＩＣは、ラッチ回路２１〜
２５に保持された各調整データを、Ｄ／Ａ変換器４１へ
出力するか否かを決める選択回路３１〜３５と、Ｄ／Ａ
変換器４１とを有する。選択回路３１〜３５は、例え
ば、対応するラッチ回路２１〜２５に保持される調整デ
ータのビット数分のアナログスイッチ等から構成され
る。
【００２１】本実施の形態の受信機用ＩＣは、ＣＭＯＳ
回路で構成されており、Ｄ／Ａ変換器４１は、基準電圧
を分圧する複数の抵抗とＭＯＳトランジスタとで構成さ
れているので、バイポーラトランジスタで構成されたＤ
／Ａ変換器に比べて消費電力を少なくできる。
【００２２】Ｄ／Ａ変換器４１の出力は、第１トラッキ
ング調整回路１１のアナログスイッチ５１、第２トラッ
キング調整回路１２のアナログスイッチ５２、パイロッ
トキャンセラー調整回路１３のアナログスイッチ５３，
ステレオセパレーション調整回路１４のアナログスイッ
チ５４及びＶＣＯフリーラン周波数調整回路１５のアナ
ログスイッチ５５の入力側に接続され、アナログスイッ
チ５１〜５５の出力側にコンデンサＣ１〜Ｃ５が接続さ
れている。このアナログスイッチ５１〜５５，コンデン
サＣ１〜Ｃ５は、例えば、ＭＯＳトランジスタで構成さ
れている。
【００２３】ここで、図１の回路の概略動作を、図６の
タイミングチャートを参照して説明する。以下の調整
は、調整用のコンピュータを受信機用ＩＣの入力端子に
接続し、同調周波数、ＶＣＯフリーラン周波数、パイロ
ットキャンセラーの信号レベル等を調整するためのアド
レスデータ及び調整データをシリアル入力端子から入力
することで行う。そして、調整が完了した段階で、受信
機用ＩＣ内部のＣＰＵが、調整の結果得られた最適なデ
ジタルの調整データを内部の不揮発性メモリ等に書き込
む。
【００２４】最初に、選局を行う同調回路の第１トラッ
キング調整回路１１の同調周波数を調整する場合につい
て説明する。この場合、調整用のコンピュータは、第１
トラッキング調整回路１１の調整データを保持するラッ
チ回路２１を指定するアドレスデータを出力し、さら
に、受信する局の周波数に対応するデジタルの調整デー
タを出力する。アドレスデコーダ１６は、そのアドレス
データをデコードして対応するラッチ回路２１にデータ
の取り込みを指示する信号ａ１を出力する。これによ
り、ラッチ回路２１は、ＩＣ内部のデータバス６１に出
力される同調周波数を設定するためのデジタルの調整デ
ータをラッチする。
【００２５】所定時間経過した次のタイミングで、調整
用コンピュータから、第２トラッキング調整回路１２に
対応するラッチ回路２２を指定するアドレスデータが出
力され、さらに、第２トラッキング調整回路１２の同調
周波数を指定するデジタルの調整データが出力される。
アドレスデコーダ１６は、そのアドレスデータをデコー
ドしてラッチ回路２２にデータの取り込みを指示する信
号ａ２を出力する。これにより、ラッチ回路２２に、第
２トラッキング調整回路１２の同調周波数を設定するデ
ジタルの調整データがラッチされる。
【００２６】次のタイミングで、ラッチ回路２３を指定
するアドレスデータが出力され、さらに、パイロットキ
ャンセラー調整回路１３のパイロット信号の信号レベル
を調整するためのデジタルの調整データが出力される。
アドレスデコーダ１６は、そのアドレスデータをデコー
ドしてラッチ回路２３にデータの取り込みを指示する信
号ａ３を出力する。これにより、ラッチ回路２３に、パ
イロットキャンセラー調整回路１３のパイロット信号の
信号レベルを設定するデジタルの調整データがラッチさ
れる。
【００２７】次のタイミングで、ラッチ回路２４を指定
するアドレスデータが出力され、ｓらに、ステレオセパ
レーションのセパレーションレベルを調整するデジタル
の調整データが出力される。アドレスデコーダ１６は、
そのアドレスデータをデコードしてラッチ回路２４にデ
ータの取り込みを指示する信号ａ４を出力する。これに
より、ラッチ回路２４に、ステレオセパレーションの調
整データがラッチされる。
【００２８】次のタイミングで、ラッチ回路２５を指定
するアドレスデータが出力され、さらに、ＶＣＯのフリ
ーラン周波数を決めるデジタルの調整データが出力され
る。アドレスデコーダ１６は、そのアドレスデータをデ
コードして、ラッチ回路２５にデータの取り込みを指示
する信号ａ５を出力する。これにより、ラッチ回路２５
に、ＶＣＯのフリーラン周波数を決める調整データが保
持される。
【００２９】各ラッチ回路２１〜２５に調整データがラ
ッチされると、最初に、選択回路３１に期間Ｔ１の間
（図６参照）アナログスイッチをオンさせる信号ｂ１が
与えられ、ラッチ回路２１に保持された調整データがＤ
／Ａ変換器４１に出力される。Ｄ／Ａ変換器４１は、そ
のデジタルの調整データを直流電圧に変換して出力す
る。
【００３０】Ｄ／Ａ変換器４１から上記の直流電圧が出
力されている期間Ｔ１内のほぼ中央のタイミングで、第
１トラッキング調整回路１１のアナログスイッチ５１を
オンさせる信号Ｓ１が与えられ、Ｄ／Ａ変換器４１の出
力電圧、つまり同調周波数を調整するための直流の制御
電圧がコンデンサＣ１に充電される。その後、アナログ
スイッチ５１がオフされ、コンデンサＣ１の制御電圧が
そのまま保持される。なお、コンデンサＣ１の容量は、
Ｄ／Ａ変換器４１から制御電圧が出力された後、Ｄ／Ａ
変換器４１から制御電圧が出力されるまでの期間ＴＡ
（図６の期間ＴＡ）、前回の制御電圧を保持できるよう
な値に設定する。他の調整回路のコンデンサＣ２〜Ｃ５
についても、Ｄ／Ａ変換器４１から出力される直流の制
御電圧を、次に制御電圧が出力されるまでの期間（例え
ば、期間ＴＡ）保持できるような容量に設定する。
【００３１】コンデンサＣ１の制御電圧は、図２の第１
トラッキング調整回路１１のオペアンプ１０３を介して
バラクタダイオード１０２に印加されており、コンデン
サＣ１の制御電圧を変化させることで、バラクタダイオ
ード１０２の容量を変化させることができる。
【００３２】従って、ラッチ回路２１にラッチする調整
データを変更し、Ｄ／Ａ変換器４１の出力電圧、つまり
コンデンサＣ１の制御電圧を変化させることで同調周波
数を調整することができる。次に、期間Ｔ２の間、選択
回路３２にアナログスイッチをオンさせる信号ｂ２が与
えられ、ラッチ回路２２に保持された調整データがＤ／
Ａ変換器４１に出力される。Ｄ／Ａ変換器４１は、その
デジタルの調整データを直流電圧に変換して出力する。
Ｄ／Ａ変換器４１から上記の直流電圧が出力されている
期間Ｔ２のほぼ中央のタイミングで、第２トラッキング
調整回路１２のアナログスイッチ５２をオンにする信号
Ｓ２が与えられ、Ｄ／Ａ変換器４１の出力電圧、つまり
高周波同調回路の同調周波数を調整する制御電圧がコン
デンサＣ２に充電される。その後、アナログスイッチ５
２がオフされ、コンデンサＣ２の制御電圧がそのまま保
持される。コンデンサＣ２の制御電圧は、図２の第２ト
ラッキング調整回路１２のオペアンプ１０４を介してバ
ラクタダイオード１０８に印加されており、コンデンサ
Ｃ２の制御電圧を変化させることで、バラクタダイオー
ド１０８の容量を変化させ同調周波数を調整することが
できる。
【００３３】従って、ラッチ回路２２にラッチする調整
データを変更し、Ｄ／Ａ変換器４１の出力電圧を変化さ
せることで同調回路２２の同調周波数を調整することが
できる。次に、期間Ｔ３の間、選択回路３５にアナログ
スイッチをオンさせる信号ｂ５が与えられ、ラッチ回路
２５に保持されている調整データがＤ／Ａ変換器４１に
出力される。Ｄ／Ａ変換器４１は、そのデジタルの調整
データを直流電圧に変換して出力する。
【００３４】Ｄ／Ａ変換器４１から上記の直流電圧が出
力されている期間Ｔ３のほぼ中央のタイミングで、ＶＣ
Ｏフリーラン周波数調整回路１５のアナログスイッチ５
５をオンさせる信号Ｓ５が与えられ、Ｄ／Ａ変換器４１
の出力電圧、つまり発振器（例えば、ＶＣＯ）のフリー
ラン周波数を調整するための制御電圧がコンデンサＣ５
に充電される。その後、アナログスイッチ５５がオフさ
れ、コンデンサＣ５の電圧がそのまま保持される。コン
デンサＣ５の電圧は、図４のＶＣＯフリーラン周波数調
整回路１５のオペアンプ３０９に出力されており、コン
デンサＣ５の電圧を変化させることでＶＣＯのフリーラ
ン周波数を調整することができる。
【００３５】従って、ラッチ回路２５にラッチする調整
データを変更し、Ｄ／Ａ変換器４１の出力電圧を変化さ
せることで発振器の発振周波数を調整することができ
る。次に、期間Ｔ４の間、選択回路３３にアナログスイ
ッチをオンさせる信号ｂ３が与えられ、ラッチ回路２３
に保持された調整データがＤ／Ａ変換器４１に出力され
る。Ｄ／Ａ変換器４１は、そのデジタルの調整データを
直流電圧に変換して出力する。Ｄ／Ａ変換器４１から上
記の直流電圧が出力されている期間Ｔ４のほぼ中央のタ
イミングで、パイロットキャンセラー調整回路１３のア
ナログスイッチ５３をオンさせる信号Ｓ３が与えられ、
Ｄ／Ａ変換器４１の出力電圧、つまりパイロット信号を
除去するための１９ｋＨｚの信号のレベルを調整する制
御電圧がコンデンサＣ３に充電される。その後、アナロ
グスイッチ５３がオフされ、コンデンサＣ３の制御電圧
がそのまま保持される。コンデンサＣ３の制御電圧は、
図３のパイロットキャンセラー調整回路１３の乗算回路
２０９に出力されており、コンデンサＣ２の制御電圧を
変化させることでパイロット信号を除去するための信号
のレベルを調整することができる。
【００３６】従って、ラッチ回路２３にラッチする調整
データを変更し、Ｄ／Ａ変換器４１の出力電圧を変化さ
せることでパイロット信号を除去するための信号のレベ
ルを調整することができる。次に、期間Ｔ５の間、選択
回路３４にアナログスイッチをオンさせる信号ｂ４が与
えられ、ラッチ回路２４に保持された調整データがＤ／
Ａ変換器４１に出力される。Ｄ／Ａ変換器４１は、その
デジタルの調整データを直流電圧に変換して出力する。
Ｄ／Ａ変換器４１から上記の直流電圧が出力されている
期間Ｔ５のほぼ中央のタイミングで、ステレオセパレー
ション調整回路１４のアナログスイッチ５４をオンさせ
る信号Ｓ４が与えられ、Ｄ／Ａ変換器４１の出力電圧、
つまりステレオセパレーションを調整する信号のレベル
を調整するための制御電圧がコンデンサＣ４に充電され
る。その後、アナログスイッチ５４がオフされ、コンデ
ンサＣ４の制御電圧がそのまま保持される。コンデンサ
Ｃ４の制御電圧は、図５のステレオセパレーション調整
回路１５の乗算回路４０１に出力されており、コンデン
サＣ４の制御電圧を変化させることでステレオセパレー
ションのレベルを調整することができる。
【００３７】従って、ラッチ回路２４にラッチする調整
データを変更し、Ｄ／Ａ変換器４１の出力電圧を変化さ
せることでステレオセパレーションのレベルを調整する
ことができる。各調整回路の調整が完了すると、最終的
な調整データが不揮発性メモリに書き込まれる。そし
て、通常動作時（受信時）は、その不揮発性メモリに書
き込まれた調整データが所定の周期で順に（あるいは異
なる周期で）読み出され、それぞれの調整回路に対応す
るラッチ回路２１〜２５にラッチされる。そして、ラッ
チ回路２１〜２５にラッチされた調整データが、選択回
路３１〜３５により時間軸上の異なるタイミング（例え
ば、図６に示すようなＴ１〜Ｔ５のタイミング）でＤ／
Ａ変換器４１に出力され、調整データに対応する直流電
圧に変換される。そして、Ｄ／Ａ変換器４１の出力電圧
が、アナログスイッチ５１〜５５とコンデンサＣ１〜Ｃ
５からなる電圧保持回路にそれぞれ保持され、各調整回
路１１〜１５に制御電圧として供給される。
【００３８】これにより、１つのＤ／Ａ変換器４１を利
用して、５個の調整回路１１〜１５に好適な制御電圧を
供給することができるので、半導体集積回路上に形成す
るＤ／Ａ変換器の数を減らすことができる。次に、第１
及び第２のトラッキング調整回路１１、１２の一例を、
図２を参照して説明する。図２は、増幅回路、混合回路
等を含めた回路を示している。
【００３９】アンテナ１０１から入力するＲＦ信号は、
コンデンサＣ１１に入力し、コンデンサＣ１２の出力に
は、コイルＬ１、コンデンサＣ１２、バラクタダイオー
ド１０２からなる同調回路２１が接続されている。同調
回路２１で同調が取られた信号は、コンデンサＣ１２を
通り高周波増幅回路１０６で増幅され、高周波トランス
１０７とバラクタダイオード１０８とからなる同調回路
２２に入力する。
【００４０】高周波増幅段の同調回路２２から出力され
る信号は、コンデンサＣ１３を経て混合回路１０９で中
間周波数ＩＦに変換される。同調回路２１のバラクタダ
イオード１０２には、オペアンプ１０３の出力電圧が印
加されており、オペアンプ１０３の非反転入力端子に
は、コンデンサＣ１が接続され、反転入力端子には、後
述する局部発振回路２３のローパスフィルタ（ＬＰＦ）
１０５の出力電圧が抵抗Ｒ１０１を介して入力してい
る。また、オペアンプ１０３の出力は、抵抗Ｒ１０２を
介して反転入力端子にフィードバックされている。
【００４１】上記の同調回路２１と、オペアンプ１０３
と，コンデンサＣ１と、スイッチ５１と、局部発振回路
２３とで第１のトラッキング調整回路１１を構成してい
る。この第１のトラッキング調整回路１１は、アナログ
スイッチ５１がオンされたとき、Ｄ／Ａ変換器４１の出
力電圧がコンデンサＣ１に充電され、アナログスイッチ
５１がオフされると、充電された電圧、つまりトラッキ
ング調整用の調整データに対応した制御電圧がそのまま
保持されて、オペアンプ１０３の非反転入力端子に印加
される。
【００４２】高周波増幅段の同調回路２２のバラクタダ
イオード１０８には、オペアンプ１０４の出力電圧が印
加されており、オペアンプ１０４の非反転入力端子に
は、コンデンサＣ２が接続され、反転入力端子には、局
部発振回路２３のローパスフィルタ１０５の出力電圧
が、抵抗Ｒ１０３を介して入力している。また、オペア
ンプ１０４の出力は、抵抗Ｒ１０４を介して反転入力端
子にフィードバックされている。
【００４３】上記の同調回路２２と、オペアンプ１０４
と、コンデンサＣ２と、アナログスイッチ５２と、局部
発振回路２３とで第２のトラッキング調整回路１２を構
成している。この第２のトラッキング調整回路１２は、
アナログスイッチ５２がオンされたとき、Ｄ／Ａ変換器
４１の出力電圧がコンデンサＣ２に充電され、アナログ
スイッチ５２がオフされると、充電された電圧、つまり
トラッキング調整用の調整データに対応した制御電圧が
そのまま保持されて、オペアンプ１０４の非反転入力端
子に印加される。
【００４４】局部発振回路２３は、ＶＣＯ１１０と，プ
ログラマブルカウンタ１１１と、位相比較器１１２と、
ローパスフィルタ１０５とからなる。プログラムカウン
タ１１１には、受信希望局の周波数に対応するカウント
値が設定され、設定されたカウント値に従ってＶＣＯ１
１０の発振周波数を分周した信号が位相比較器１１２に
出力される。
【００４５】位相比較器１１２は、プログラマブルカウ
ンタ１１１の出力信号と基準周波数ｆｒとを比較し、両
者の位相差と位相の進みまたは遅れの方向を示すパルス
状の直流電圧をローパスフィルタ１０５に出力する。そ
して、その電圧が、ローパスフィルタ１０５から発振周
波数をプラス方向またはマイナス方向に制御する直流の
制御電圧としてＶＣＯ１１０に出力される。上記の動作
が繰り返されて、ＶＣＯ１１０の発振周波数が目的とす
る周波数に収束する。
【００４６】同調回路２１の同調周波数を調整する場合
には、プログラマブルカウンタ１１に、受信希望局の周
波数が中間周波数ＩＦに変換されるようなデータを設定
した状態で、図１のラッチ回路２１に設定する調整デー
タを順次変化させ、Ｄ／Ａ変換器４１の出力電圧を変化
させる。すなわち、バラクタダイオード１０２に印加す
る制御電圧を変化させ同調周波数を調整する。そして、
最適な同調周波数となる制御電圧が求められたなら、そ
のときの調整データを、受信希望局の同調周波数の調整
データとして受信機用ＩＣ内部の記憶部（不揮発性メモ
リなど）に書き込む。以下、同様に他の受信希望周波数
に対しても同様にして同調周波数の調整を行う。
【００４７】高周波増幅段の同調回路２２についても同
様に、プログラマブルカウンタ１１１に所望のデータを
設定した状態で、図１のラッチ回路２１に設定する調整
データを順次変化させる。そして、最適な同調周波数と
なる制御電圧が特定できたなら、そのときの調整データ
を受信希望局の同調周波数の調整データとして受信機用
ＩＣ内部の不揮発性メモリに書き込む。
【００４８】次に、図３は、パイロットキャンセラー調
整回路１３の一例を示す図である。位相比較回路２０１
及び位相同期回路２０２の一方の入力端子には、ＦＭ検
波して得られるステレオコンポジット信号が入力し、他
方の入力端子には、ＶＣＯ２０３の発振周波数を１／８
分周回路２０５、１／２分周回路２０６及び１／２分周
回路２０７で分周して得られる１９ｋＨｚの信号が入力
する。
【００４９】位相比較回路２０１は、コンポジット信号
の１９ｋＨｚのパイロット信号と、ＶＣＯ２０３で生成
された信号を分周して得られる１９ｋＨｚの信号の位相
を比較し、両者の位相差に応じた電圧をローパスフィル
タ（ＬＰＦ）２０４に出力する。そして、その電圧が、
ローパスフィルタ２０４からＶＣＯ２０３の発振周波数
を制御する制御電圧として出力される。
【００５０】上記の回路で、パイロット信号とＩＣ内部
で生成される１９ｋＨｚの信号の位相が一致する方向に
発振周波数がＰＬＬ制御される。従って、ＶＣＯ２０３
で生成される信号を分周して得られる３８ｋＨｚの信号
を、コンポジット信号のパイロット信号に同期させるこ
とができる。
【００５１】位相同期回路２０２は、ＶＣＯ２０３で生
成される信号を分周して得られる１９ｋＨｚの信号を、
ステレオコンポジット信号のパイロット信号に同期させ
てアナログインバータ２０８に出力する。そして、アナ
ログインバータ２０８でその信号が反転され、パイロッ
ト信号と同じ周波数で位相の反転した信号が乗算回路２
０９に出力される。
【００５２】乗算回路２０９の他方の入力端子にはコン
デンサＣ３の電圧、つまりパイロットキャンセラー調整
回路１３の信号レベルを調整する制御電圧が入力してい
る。そして、２つの入力信号が乗算され、乗算結果の信
号が抵抗Ｒ２０１と抵抗Ｒ２０２で分圧されてオペアン
プ２１０の反転入力端子に入力している。このオペアン
プ２１０の非反転入力端子にはコンポジット信号が入力
している。
【００５３】コンポジット信号からパイロット信号を除
去するためには、パイロット信号と信号レベルが一致
し、かつ逆位相の信号を加える必要がある。図３のパイ
ロットキャンセラー調整回路１３は、調整データを変更
し、Ｄ／Ａ変換器４１の出力電圧で変化させることで、
乗算回路２０９から出力される１９ｋＨｚの信号の信号
レベルをパイロット信号の信号レベルと一致させるよう
に調整を行うものである。
【００５４】そのため、本実施の形態では、図１のラッ
チ回路２３にラッチするデジタルの調整データを順次変
化させ、そのときのオペアンプ２１０の出力波形を監視
し、コンポジット信号からパイロット信号を除去できた
ときの調整データを、受信機用ＩＣ内部の不揮発性メモ
リ等に書き込むようにしている。これにより、パイロッ
トキャンセラー調整回路１３の調整を自動的に行うこと
ができる。
【００５５】調整が終了した後は、ＩＣ内部の不揮発性
メモリに格納した調整データを読み出し、ラッチ回路２
３に設定し、所定周期毎にその調整データを読み出すこ
とで、パイロット信号を除去することができる。次に、
図４は、ＶＣＯフリーラン周波数調整回路１４の一例を
示す図である。このＶＣＯフリーラン周波数調整回路１
４は、例えば、図３のパイロットキャンセラー調整回路
１３のＶＣＯ２０３として使用され、オペアンプ３０１
の非反転入力端子の入力電圧Ｖｃとして、図３の回路の
ローパスフィルタ２０４の出力電圧が入力する。
【００５６】図４のＶＣＯフリーラン周波数調整回路１
５は、Ｐ型ＦＥＴ３０２、３０３，Ｎ型ＦＥＴ３０４，
３０５、コンデンサＣ３０１，Ｃ３０２及びシュミット
回路３１０とで発振回路を構成している。この発振回路
の発振周波数は、Ｐ型ＦＥＴ３０６に流れる電流を制御
することで変化させることができる。Ｐ型ＦＥＴ３０６
に流れる電流は、Ｎ型ＦＥＴ３０７流れる電流Ｉ１とＮ
型ＦＥＴ３０８に流れる電流Ｉ２との和となる。
【００５７】Ｎ型ＦＥＴ３０７に流れる電流Ｉ１は、オ
ペアンプ３０９の非反転入力端子の入力電圧（Ｄ／Ａ変
換器４１の出力電圧）と抵抗Ｒ３０１の値とで決まる。
また、Ｎ型ＦＥＴ３０８に流れる電流はＩ２は、オペア
ンプ３０１の非反転入力端子の入力電圧Ｖｃ（ローパス
フィルタ２０４の出力電圧）と抵抗Ｒ２０２の値とによ
り決まる。
【００５８】すなわち、調整データを順次変化させ、Ｎ
型ＦＥＴ３０７の電流を制御して発振器のフリーラン周
波数を変化させ、そのときの発振周波数を測定する。そ
して、発振周波数が目的とする周波数となったときの調
整データを、受信機用ＩＣの内部の不揮発性メモリに書
き込む。これにより、発振器のフリーラン周波数の調整
を自動的に行うことができる。
【００５９】次に、図５は、ステレオセパレーション調
整回路の一例を示す図である。乗算回路４０１には、図
３のパイロットキャンセラー調整回路１３で生成される
３８ｋＨｚの信号と、Ｄ／Ａ変換器４１の出力電圧とが
入力し、両者を乗算してデコーダ４０２へ出力する。デ
コーダ４０２は、乗算回路４０１から出力される信号レ
ベルに応じてステレオコンポジット信号をＬ信号とＲ信
号に分離する。
【００６０】Ｄ／Ａ変換器４１の出力電圧は、前述した
ようにラッチ回路２４に設定する調整データにより変化
させることができるので、調整データを順次変化させ、
そのときデコーダ４０２から出力されるＬ信号、Ｒ信号
を測定することで、最適なセパレーションが得られる調
整データの値を決めることができる。最適な調整データ
が得られたなら、そのときの調整データを受信機用ＩＣ
内部の不揮発性メモリ等に書き込む。
【００６１】上述した実施の形態によれば、１つのＤ／
Ａ変換器４１を利用して第１及び第２のトラッキング調
整回路１１，１２，パイロットキャンセラー調整回路１
３、ステレオセパレーション調整回路１４及びＶＣＯフ
リーラン周波数調整回路１５の調整を全て行うことがで
きる。また、調整が完了した後、好適な制御電圧をそれ
ぞれの調整回路に、１つのＤ／Ａ変換器４１から供給す
ることができる。
【００６２】従って、ＩＣ化した場合に消費電力が大き
いＤ／Ａ変換器４１の使用個数を減らし、半導体集積回
路の消費電力を少なくできる。また、Ｄ／Ａ変換器４１
を使用して同調周波数、信号レベル、発振周波数等の調
整を行うことができるので、従来のようにＩＣに外付け
されたコイル、コンデンサ等を手作業で調整する必要が
なくなる。さらに、受信周波数チャネルの異なる複数の
受信機に対しても、調整データを変更することで１つの
受信機用ＩＣで対応することが可能となる。
【００６３】本発明は、上述した実施の形態に限らず、
以下のように構成しても良い。 （ａ）実施の形態では、第１のトラッキング調整回路１
１，第２のトラッキング調整回路１２，パイロットキャ
ンセラー調整回路１３，ステレオセパレーション調整回
路１４及びＶＣＯフリーラン周波数調整回路１５の調整
を１個のＤ／Ａ変換器４１で行うようにしたが、使用す
るＤ／Ａ変換器４１は１個に限らず、複数個のＤ／Ａ変
換器を使用しても良い。
【００６４】また、調整回路毎に１つのＤ／Ａ変換器を
使用するようにしても良い。その場合、Ｄ／Ａ変換器の
使用個数は減らないが、外付けのコンデンサの容量等の
調整を行わなくとも、同調周波数の調整、発振周波数の
調整作業等を簡略化できるという効果が得られる。 （ｂ）調整回路は、実施の形態に述べた回路に限らず、
使用する受信機及び送信機において調整が必要な回路で
あれば、どのような回路にも適用できる。 （ｃ）Ｄ／Ａ変換器４１の出力電圧を保持する回路は、
コンデンサとアナログスイッチからなるものに限らず、
電圧を保持できる回路であればどのようなものでも良
い。例えば、オペアンプ等を用いた回路でも良い。 （ｄ）各調整回路は、実施の形態に述べた回路に限定さ
れず、公知の他の調整回路を使用することができる。 （ｅ）選択回路３１〜３５は、ラッチ回路２１〜２５に
対応する個数分設ける必要はなく、例えば、１つのセレ
クタで、ラッチ回路２１〜２５のデータの１つを選択し
て出力するようにしても良い。 （ｆ）本発明は、ＩＣ化されていない無線機、あるいは
上述した回路の一部がＩＣされた無線機及び無線機用半
導体集積回路にも適用できる。 （ｇ）実施の形態では、５個の調整回路１１〜１５に対
して、それぞれの調整データをラッチする５個のラッチ
回路２１〜２５を設けたが、例えば、ラッチ回路を１個
にし、そのラッチ回路に複数の調整回路の調整データ
を、時間軸上の異なるタイミングに（例えば、実施の形
態のように、各調整回路の調整データを順に）書き込む
ようにしても良い。この場合、ラッチ回路に保持した調
整データを、Ｄ／Ａ変換器に直接出力することもがきる
ので、ラッチ回路の出力を切り換えるためのアナログス
イッチ（選択回路）が不要となる。。 （ｈ）本発明は、ＡＭ，ＦＭ受信機に限らず、無線通信
用の受信機、送信機、携帯電話機、無線ＬＡＮ等の各種
の無線回路の調整回路にも適用できる。
【００６５】
【発明の効果】本発明によれば、複数の調整回路でＤ／
Ａ変換器を共通して使用できるので、Ｄ／Ａ変換器の個
数を減らし、回路の消費電力を減らすことができる。
【図面の簡単な説明】
【図１】調整回路の全体の回路構成を示す図である。
【図２】トラッキング調整回路の回路図である。
【図３】パイロットキャンセラー調整回路の回路図であ
る。
【図４】ＶＣＯフリーラン周波数調整回路の回路図であ
る。
【図５】ステレオセパレーション調整回路の回路図であ
る。
【図６】回路の動作を示すタイミングチャートである。
【符号の説明】
１１ 第１トラッキング調整回路 １２ 第２トラッキング調整回路 １３ パイロットキャンセラー調整回路 １４ ステレオセパレーション調整回路 １５ ＶＣＯフリーラン周波数調整回路 ２１〜２５ ラッチ回路 ３１〜３５ 選択回路 ４１ Ｄ／Ａ変換器
フロントページの続き Ｆターム(参考） 5J022 AB01 BA06 CF02 CF07 CG01 5K020 CC01 CC03 DD12 EE01 EE05 FF00 GG01 GG04 GG09 GG10 HH02 HH04 MM12 MM13 5K058 AA01 BA08 BA09 DA01 DB04 EA01 5K062 AA03 AA05 AB10 AB14 AC02 AC06 BC09

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】電圧調整が必要な複数の調整回路の直流電
    圧を調整するための複数のデジタルの調整データが、時
    間軸上の異なるタイミングに入力され、該調整データを
    直流電圧に変換して出力する１つＤ／Ａ変換器と、 前記複数の調整回路にそれぞれ設けられ、前記Ｄ／Ａ変
    換器から出力される直流電圧を選択的に保持する電圧保
    持回路とを備えることを特徴とする無線機用半導体集積
    回路。
  2. 【請求項２】同調周波数を調整するためのデジタルの調
    整データと、発振周波数を調整するためのデジタルの調
    整データと、信号レベルを調整するためのデジタルの調
    整データとの内の少なくとも２つの調整データが、時間
    軸上の異なるタイミングに入力され、該調整データを直
    流電圧に変換して出力する１つのＤ／Ａ変換器と、 前記Ｄ／Ａ変換器の出力電圧を選択的に保持する複数の
    電圧保持回路とを備えることを特徴とする無線機用半導
    体集積回路。
  3. 【請求項３】電圧調整が必要な複数の調整回路の電圧を
    調整するための複数のデジタルの調整データを、時間軸
    上の異なるタイミングで保持するデータ保持回路と、 前記データ保持回路から出力される調整データを直流電
    圧に変換する１つのＤ／Ａ変換器と、 前記調整回路にそれぞれ設けられ、前記Ｄ／Ａ変換器の
    出力電圧を選択的に保持する電圧保持回路とを備えるこ
    とを特徴とする無線機用半導体集積回路。
  4. 【請求項４】電圧調整が必要な複数の調整回路の電圧を
    調整するための複数のデジタルの調整データを保持する
    複数のデータ保持回路と、 前記複数のデータ保持回路に保持された調整データを、
    時間軸上の異なるタイミングに出力する選択回路と、 前記選択回路から出力される調整データを直流電圧に変
    換する１つのＤ／Ａ変換器と、 前記調整回路にそれぞれ設けられ、前記Ｄ／Ａ変換器の
    出力電圧を選択的に保持する電圧保持回路とを備えるこ
    とを特徴とする無線機用半導体集積回路。
  5. 【請求項５】同調周波数を調整するためのデジタルの調
    整データと、発振周波数を調整するためのデジタルの調
    整データと、信号レベルを調整するためのデジタルの調
    整データとの内の少なくとも２つの調整データを保持す
    る少なくとも２つのデータ保持回路と、 前記少なくとも２つのデータ保持回路に保持された調整
    データを、時間軸上の異なるタイミングに出力する選択
    回路と、 前記選択回路から出力される調整データを直流電圧に変
    換して出力する１つのＤ／Ａ変換器と、 前記Ｄ／Ａ変換器の出力電圧を選択的に保持する複数の
    電圧保持回路とを備えることを特徴とする受信機用半導
    体集積回路。
  6. 【請求項６】前記複数の電圧保持回路は、それぞれの調
    整データが入力される時間的タイミングに対応して前記
    Ｄ／Ａ変換器から出力される直流電圧を選択して保持す
    ることを特徴とする請求項１乃至５の何れか１つに記載
    の無線機用半導体集積回路。
  7. 【請求項７】前記電圧保持回路は、ＭＯＳトランジスタ
    で構成されるスイッチとコンデンサとからなることを特
    徴とする請求項１乃至６の何れか１つに記載の無線機用
    半導体集積回路。
  8. 【請求項８】トラッキング調整のためのデジタルの調整
    データと、発振周波数の調整のためのデジタルの調整デ
    ータと、パイロット信号を除去するための信号のレベル
    を調整するデジタルの調整データと、ステレオセパレー
    ションの調整のためのデジタルの調整データとの内の少
    なくとも２つ調整データを保持する少なくとも２つのデ
    ータ保持回路と、 前記データ保持回路に保持された調整データを、時間軸
    上の異なるタイミングに出力する選択回路と、 前記選択回路から出力される前記調整データを直流電圧
    に変換する１つのＤ／Ａ変換器と、 前記Ｄ／Ａ変換器の出力電圧を選択的に保持する電圧保
    持回路とを備える無線機用半導体集積回路。
  9. 【請求項９】同調周波数を調整する第１及び第２のトラ
    ッキング調整回路と、 前記第１のトラッキング調整回路の同調周波数を調整す
    るためのデジタルの調整データを保持する第１のデータ
    保持回路と、 前記第２のトラッキング調整回路の同調周波数を調整す
    るためのデジタルの調整データを保持する第２のデータ
    保持回路と、 前記第１のデータ保持回路に保持された調整データと前
    記第２のデータ保持回路に保持された調整データを、時
    間軸上の異なるタイミングに出力する選択回路と、 前記選択回路から出力される調整データを直流電圧に変
    換する１つのＤ／Ａ変換器と、 前記第１及び第２のトラッキング調整回路にそれぞれ設
    けられ、前記Ｄ／Ａ変換器の出力電圧を選択的に保持す
    る電圧保持回路とを備えることを特徴とする無線機用半
    導体集積回路。
  10. 【請求項１０】電圧調整が必要な第１の調整回路の直流
    電圧を調整するためのデジタルの調整データが入力さ
    れ、該調整データを直流電圧に変換して出力する第１の
    Ｄ／Ａ変換器と、 電圧調整が必要な第２の調整回路の直流電圧を調整する
    ためのデジタルの調整データが入力され、該調整データ
    を直流電圧に変換して出力する第２のＤ／Ａ変換器とを
    備えることを特徴とする無線機用半導体集積回路。
  11. 【請求項１１】電圧調整が必要な複数の調整回路の直流
    電圧を調整するための複数のデジタルの調整データが、
    時間軸上の異なるタイミングに入力され、該調整データ
    を直流電圧に変換して出力する１つＤ／Ａ変換器と、 前記複数の調整回路にそれぞれ設けられ、前記Ｄ／Ａ変
    換器から出力される直流電圧を選択的に保持する電圧保
    持回路とを備えることを特徴とする無線通信機。
JP2002030789A 2002-02-07 2002-02-07 無線機用半導体集積回路及び無線通信機 Withdrawn JP2003234666A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002030789A JP2003234666A (ja) 2002-02-07 2002-02-07 無線機用半導体集積回路及び無線通信機
PCT/JP2003/001073 WO2003067774A1 (fr) 2002-02-07 2003-02-03 Circuit semi-conducteur integre pour appareil de radio et appareil de communication radio
US10/502,833 US20050122243A1 (en) 2002-02-07 2003-02-03 Semiconductor integrated circuit for a radio apparatus and radio communication apparatus
KR10-2004-7012141A KR20040078691A (ko) 2002-02-07 2003-02-03 무선기용 반도체 집적 회로 및 무선 통신기
EP03737468A EP1473841A4 (en) 2002-02-07 2003-02-03 INTEGRATED SEMICONDUCTOR CIRCUIT FOR A RADIO DEVICE AND RADIO COMMUNICATION DEVICE
CNA038079623A CN1647399A (zh) 2002-02-07 2003-02-03 用于无线电设备的半导体集成电路和无线电通信设备
TW092102471A TWI223503B (en) 2002-02-07 2003-02-07 Semiconductor integrated circuit for radio equipment and radio transmitter-receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002030789A JP2003234666A (ja) 2002-02-07 2002-02-07 無線機用半導体集積回路及び無線通信機

Publications (1)

Publication Number Publication Date
JP2003234666A true JP2003234666A (ja) 2003-08-22

Family

ID=27677912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002030789A Withdrawn JP2003234666A (ja) 2002-02-07 2002-02-07 無線機用半導体集積回路及び無線通信機

Country Status (7)

Country Link
US (1) US20050122243A1 (ja)
EP (1) EP1473841A4 (ja)
JP (1) JP2003234666A (ja)
KR (1) KR20040078691A (ja)
CN (1) CN1647399A (ja)
TW (1) TWI223503B (ja)
WO (1) WO2003067774A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194558A (ja) * 2008-02-13 2009-08-27 Toshiba Corp カレントミラー回路及びデジタルアナログ変換回路
JP5029467B2 (ja) * 2008-03-31 2012-09-19 ソニー株式会社 電子機器、電子機器のｉｃ内部構成部のばらつき調整方法およびｉｃ
JP4968145B2 (ja) * 2008-03-31 2012-07-04 ソニー株式会社 放送信号受信機およびその受信制御方法、並びにｉｃ
JP4968146B2 (ja) * 2008-03-31 2012-07-04 ソニー株式会社 放送信号受信機およびその受信制御方法、並びにｉｃ
JP2009253558A (ja) * 2008-04-03 2009-10-29 Sony Corp 電子機器、電子機器の調整方法およびｉｃ
US8901904B2 (en) * 2009-04-15 2014-12-02 Linear Technology Corporation Voltage and current regulators with switched output capacitors for multiple regulation states
TWI577153B (zh) * 2015-10-08 2017-04-01 九暘電子股份有限公司 乙太網路供電設備的增益電路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402089A (en) * 1981-09-16 1983-08-30 Rca Corporation Television tuning system with electronic frequency adjustment apparatus
DE3303711C2 (de) * 1983-02-04 1985-01-24 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Abstimmeinheit für Geräte der Nachrichtentechnik
JPH0531375U (ja) * 1991-09-30 1993-04-23 株式会社ケンウツド オールモード無線通信機
JPH07147541A (ja) * 1993-11-24 1995-06-06 Mitsubishi Electric Corp 半導体集積回路
JPH0846428A (ja) * 1994-07-27 1996-02-16 Kyocera Corp デジタル制御型発振回路
EP1188306A2 (en) * 1999-12-01 2002-03-20 Koninklijke Philips Electronics N.V. Tuner alignment

Also Published As

Publication number Publication date
US20050122243A1 (en) 2005-06-09
TW200303653A (en) 2003-09-01
TWI223503B (en) 2004-11-01
EP1473841A1 (en) 2004-11-03
EP1473841A4 (en) 2005-03-23
KR20040078691A (ko) 2004-09-10
WO2003067774A1 (fr) 2003-08-14
CN1647399A (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
WO2011001652A1 (ja) Ｐｌｌ回路、およびそれを搭載した無線通信装置
JPH09148888A (ja) 電圧制御可変同調回路
US10250269B2 (en) Oscillator system
JPS627728B2 (ja)
JP2008311838A (ja) 受信装置
US8253468B2 (en) Clock generating circuit
JP2003234666A (ja) 無線機用半導体集積回路及び無線通信機
EP0303715B1 (en) Receiver
JPS625492B2 (ja)
JPH08317001A (ja) ディジタル変復調回路
JPH11289270A (ja) 受信機
US20100117741A1 (en) PLL Circuit
US6469583B1 (en) PLL control circuit for digital oscillation frequency control and control method adopted in the same
JPH09186587A (ja) Ｐｌｌ回路
EP1097512A2 (en) Multifrequency low-power oscillator for telecommunication ic's
KR100206462B1 (ko) 주파수도약방식의 통신시스템을 위한 위상동기루프
KR200359924Y1 (ko) 듀얼밴드모드 중간주파수 발생장치
JP2007281895A (ja) 周波数シンセサイザ
JP5621060B1 (ja) 復調器および変調器
JPH0851360A (ja) 位相同期ループ回路
JP2003243980A (ja) Ｐｌｌ回路
JPH0969757A (ja) 同調回路
JP2010119023A (ja) 受信機システム
JPH0818448A (ja) 位相同期式周波数シンセサイザ用制御回路
JP2003347932A (ja) クロック切替回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040412

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060414