KR100206462B1 - 주파수도약방식의 통신시스템을 위한 위상동기루프 - Google Patents

주파수도약방식의 통신시스템을 위한 위상동기루프 Download PDF

Info

Publication number
KR100206462B1
KR100206462B1 KR1019950056544A KR19950056544A KR100206462B1 KR 100206462 B1 KR100206462 B1 KR 100206462B1 KR 1019950056544 A KR1019950056544 A KR 1019950056544A KR 19950056544 A KR19950056544 A KR 19950056544A KR 100206462 B1 KR100206462 B1 KR 100206462B1
Authority
KR
South Korea
Prior art keywords
control voltage
digital
phase
buffer
voltage
Prior art date
Application number
KR1019950056544A
Other languages
English (en)
Other versions
KR970057057A (ko
Inventor
박재선
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950056544A priority Critical patent/KR100206462B1/ko
Priority to CN96117916A priority patent/CN1064197C/zh
Priority to US08/825,934 priority patent/US5926515A/en
Publication of KR970057057A publication Critical patent/KR970057057A/ko
Application granted granted Critical
Publication of KR100206462B1 publication Critical patent/KR100206462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
위상동기루프에 관한 것이다.
[발명이 해결하려고 하는 기술적 과제]
주파수도약방식의 통신시스템에 보다 적합하게 이용될 수 있는 위상동기루프를 구현한다.
[발명의 해결방법의 요지]
주파수도약방식의 통신시스템에서 송신과 수신동작이 수행되지 않는 시간동안에 사용되어질 주파수에 대한 제어전압을 주기적으로 평가하여 기억장소에 저장하여 두었다가 송신 및 수신동작이 실제 수행될 시 이미 저장되어 있는 제어전압값을 전압제어발진기에 제공함으로써 전압제어발진기의 부품편차 및 주위환경의 변화에 의한 주파수편차로 길어지는 동기시간을 개선하는 위상동기루프를 제공한다.
[발명의 중요한 용도]
무선랜.

Description

주파수도약방식의 통신시스템을 위한 위상동기루프
제1도는 일반적인 위상동기루프의 구성을 보여주는 도면.
제2도는 본 발명에 따른 위상동기루프의 구성을 보여주는 도면.
제3도는 본 발명이 적용되는 주파수도약방식의 통신시스템이 동작시간 및 본 발명에 따른 위상동기루프의 동작시간을 보여주는 도면.
제4도는 본 발명에 따른 위상동기루프의 라이트동작에 대한 처리흐름을 보여주는 도면.
제5도는 본 발명에 따른 위상동기루프에서 수행되는 리드동작에 대한 처리흐름을 보여주는 도면.
제6도는 일반적인 위상동기루프의 동기시간특성과 본 발명에 따른 위상동기루프의 동기시간특성을 대비적으로 보여주는 도면.
* 도면의 주요부분에 대한 부호의 설명
101 : 기준신호발생기 102 : 위상비교기
103 : 저역통과필터 104 : 전압제어발진기
105 : 가변분주기 106, 107 : 제어부
109, 110 : 버퍼 111 : 디지털/아날로그(D/A)변환기
112 : 가산기 113 : 레벨검출기
114 : 계산기 115 : 위상에러비교기
본 발명은 주파수도약방식의 통신시스템을 위한 위상동기루프에 관한 것으로, 특히 전압제어발진기의 부품편차 및 주위환경의 변화에 의한 편차로 길어지는 동기시간을 개선하는 위상동기루프에 관한 것이다.
위상동기루프(phase Locked Loop; 이하 PLL 이라 칭함)는 출력하고자 하는 발진주파수가 입력신호의 주파수 또는 기준발진기의 주파수와 완전히 동조되거나 일치하도록 처리하는 일종의 자동제어회로로서, 통상 위상 비교기(Phase Comparator 또는 Phase Detector), 저역통과필터(Low Pass Filter), 전압제어발진기(Voltage Controlled Oscillator)로 구성되어 피드백루프를 형성한다.
제1도는 PLL의 일반적인 구성을 보여주는 도면으로, 전압제어발진기(104)의 발진주파수는 가변분주기(105)에 의해 특정분주된 후 위상비교기(102)로 인가된다. 위상비교기(102)는 상기 특정분주된 발진주파수와 기준신호발생기(101)에 의해 발생된 기준신호의 위상을 비교하고 그 비교결과에 따른 위상차를 나타내는 신호를 저역통과필터(103)로 출력한다. 위상비교기(102)에서 출력되는 신호가 저역통과필터(103)를 통하여 전압제어발진기(104)에 제공되면 전압제어발진기(104)의 위상이 변하게 되고, 결과적으로 전압제어발진기(104)는 기준신호발생기(101)에 의해 발생된 기준신호에 위상이 동기된 신호를 출력주파수 fvco로 출력한다.
상기와 같이 구성되는 PLL의 전압제어발진기(104)의 위상잡음(phase noise)특성 및 기준신호에 동기되는 PLL의 동기시간(locking time)특성은 주로 저역통과필터(103)에 의해 결정된다. 다시 말하면 저역통과필터(103)의 시정수를 조정하여 밴드폭을 넓히면 PLL의 동기시간은 개선되지만 전압제어발진기(104)에 인가되는 잡음이 많아져 전압제어발진기(104)의 위상잡음특성은 저하되고, 저역통과필터(103)의 밴드폭을 좁히면 전압제어발진기(104)의 위상잡음특성은 개선되지만 PLL의 동기시간은 저하된다.
한편 가변분주기(105)의 분주값이 하나로 고정되어 있어 전압제어발진기(104)가 하나의 발진주파수만을 출력하는 시스템에서 PLL의 동기시간은 크게 문제가 되자 않으나 가변분주기(105)를 가변하여 전압제어발진기(104)의 발진주파수를 번갈아 가며 출력하는 시스템에서는 PLL의 동기시간이 빠른 것이 요구된다. 예를 들어 다중채널(multichannel)을 사용하는 무선전화기, 휴대전화기 또는 주파수도약(frequency hopping)방식을 시스템은 전압제어발진기의 위상잡음특성이 우수하면서도 동기시간 또한 빠른 것이 요구되고 있다.
이러한 요구에 따라 제안된 방법이 1990년 12월 25일자로 특허등록된 미합중국 특허번호 제4,980,652호 제목 Frequency Synthesizer Having Compensation For Nonlinearities하에 개시되어 있다. 상기 4,980,652특허에 따르면 전압제어발진기에서 얻고자 하는 출력주파수에 대응하는 제어전압값이 ROM(Read Only Memory)에 미리 저장된다. 이후에 이 전압값은 전압제어발진기의 제어전압으로 사용한다. 또한 저역통과필터로부터 추출되는 시간변화 및 온도변화등과 같은 환경변화에 따른 오차값이 어느 정도인지를 드리프트보상블럭을 이용하여 계산한 후 감산기블럭에서 보상하여 전압제어발진기의 제어전압으로 사용한다. 이와 같이 상기 4,980,652특허는 ROM 에 미리 저장되어 있는 전압값을 전압제어발진기의 제어전압으로 인가하고, 감산기블록에서 보상된 전압값을 전압제어발진기의 제어전압으로 인가하는등 간접적인 보상방법을 이용하여 동기시간특성 및 위상잡음특성을 개선하고 있다.
한편 상용화되고 있는 휴대폰이 900MHz 대역의 전압제어발진기에 있어서 주위 온도변화에 의한 출력주파수편차는 통상 ±2MHz이고, 상온의 일정 제어전압하에서 전압제어발진기의 부품편차에 의한 출력주파수편차는 약 ±5MHz이다. 다시 말하면 전압제어발진기의 부품편차와 시간변화 및 주위온도등에 의한 환경변화에 따른 출력주파수의 편차는 통상 수천 피피엠(Parts Per Million)이상이다. 이러한 수천 PPM 이상의 출력주파수편차를 상기 4,980,652특허에 개시된 바와 같은 간접적인 보상방법의 PLL을 이용하여 줄이는 경우 시스템의 구성이 다소 복잡해지고 계산이 복잡해지며 보상오차가 커질 수 있는 단점이 있다.
전압제어발진기의 위상잡음특성과 PLL의 동기시간특성을 개선시키기 위해 제안된 다른 방법이 1994년 10월 11일자로 특허등록된 미합중국 특허번호 제5,355,098호 제목 Phase-Locked Loop with Memory Storing Control Data Controlling the Oscillation Frequency하에 개시되어 있다. 상기 5,355,098특허에 따르면 PLL이 파워오프되기 직전에 전압제어발진기에 가해진 제어전압은 메모리에 저장되고, 메모리에 저장된 파워오프직전의 제어 전압은 PLL이 다시 파워온될 시 전압제어발진기의 제어전압으로 사용함으로써 전압제어발진기의 위상잡음특성과 PLL의 동기시간특성을 개선시키고 있다. 그러나 이 방법을 이용하더라도 장시간이 경과한다든지 주위온도가 급격하게 변화하면 전압제어발진기의 주위환경변화에 따른 출력주파수편차는 수천 PPM 이상이 된다. 즉 PLL은 초기 위상동기시 큰 주파수편차에 의한 오차범위를 가지고 위상동기되므로 PLL의 동기시간특성이 저하되는 문제점이 있다. 예를들어 PLL이 파워오프된 후 장시간(전압제어발진기의 부품편차가 상당할 정도의 장시간)이 경과된 후 또는 주위온도가 급격하게 다른 장소로 이동하여 PLL을 다시 파워온하는 경우에 주위환경변화에 따른 출력주파수의 편차는 상당하므로 초기 위상동기에 소요되는 시간이 상당하게 길어지는 문제점이 있다.
따라서 본 발명의 목적은 주파수도약방식의 통신시스템에 적합한 PLL을 제공함에 있다.
본 발명의 다른 목적은 주파수도약방식의 통신시스템에서 송수신동작이 수행되지 않는 시간동안에 전압제어발진기의 부품편차 및 주위환경의 변화에 의한 주파수편차를 최소화하는 PLL을 제공함에 있다.
상기와 같은 목적들을 달성하기 위한 본 발명은 주파수도약방식이 통신시스템에서 송신과 수신동작이 수행되지 않는 시간동안에 사용되어질 주파수에 대한 제어전압을 주기적으로 평가하여 기억장소에 저장하여 두었다가 송신 및 수신동작이 실제 수행될 시 이미 저장되어 있는 제어전압값을 전압제어발진기에 제공함으로써 전압제어발진기이 부품편차 및 주위환경의 변화에 의한 주파수편차로 길어지는 동기시간을 개선하는 PLL을 제공한다.
본 발명에 따른 PLL은 : 일련의 제어전압을 디지털적으로 저장하고 있는 제1버퍼와, 상기 제1버퍼에 연결되는 제2버퍼와, 인가되는 디지털이 제어전압을 아날로그의 제어전압으로 변환하는 디지털/아날로그변환기와, 상기 디지털/아날로그변환기의 출력과 소정의 오프셋전압을 가산하는 가산기와, 상기 가산기로부터 출력되는 아날로그의 제어전압에 의존하는 주파수를 발진하는 전압제어발진기와, 상기 전압제어발진기의 출력을 가변분주비에 따라 분주하는 가변분주기와, 상기 가변분주기로부터 출력되는 신호의 위상과 기준신호의 위상을 비교하고 그 비교결과를 나타내는 위상차신호를 출력하는 위상비교기와, 상기 위상차신호를 저역통과필터링하는 저역통과필터와, 상기 저역통과필터로부터 출력되는 아날로그신호의 레벨을 기준레벨과 비교하고 그 비교결과를 디지털신호로 출력하는 레벨검출기와, 송수신동작이 수행되지 않는 동안에는 상기 버퍼에 저장되어 있는 일련의 제어전압을 변화시키면서 리드하여 상기 디지털/아날로그변환기로 제공하다가 상기 디지털신호가 미리 설정된 범위이내의 값인 경우 해당하는 제어전압을 도약을 위한 사용주파수에 관련시켜 상기 제2버퍼에 저장하고, 송수신동작중에는 상기 제2버퍼에 저장되어 있는 제어전압을 상기 디지털/아날로그변환기로 제공하는 제어수단으로 구성한다.
상기에서 본 발명에 따른 PLL은 일련의 제어전압을 저장하는 제1버퍼와 도약을 위한 사용주파수에 관련하는 제어전압을 저장하는 제2버퍼를 포함하여 구현되는데, 이를 대신하여 두가지의 영역으로 구분되는 하나의 버퍼만을 이용할 수도 있다.
상기와 같이 본 발명에 따른 PLL은 송수신동작이 일어나지 않는 기간 동안에 주파수도약을 위해 사용되어지는 각각의 주파수에 대응하는 제어 전압값을 평가하여 이를 제2버퍼에 저장시켜 놓고 실제의 송수신동작시 이 값을 사용함으로써 부품편차 및 주위환경변화에 관계없이 PLL의 동기시간을 줄일 수 있다.
이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다
제3도는 본 발명에 따른 PLL의 구성을 보여주는 도면이다.
제3도에서 송수신이 수행되지 않는 시간동안에 버퍼1(110)에 저장되어 있는 디지털데이터가 D/A 변환기(111)에 의해 아날로그데이터로 변환된 후 가산기(112)를 통해 전압제어발진기(104)에 가해지면 전압제어발진기(104)는 특정주파수를 계속해서 발진하여 출력하게 된다. 이 전압제어발진기(104)의 출력주파수는 가변분주기(105)를 통해 위상비교기(102)에 인가된다. 그러면 위상비교기(102)는 제어부2(106)에 의해 결정되는 가변분주비에 따라 전압제어발진기(104)의 발진주파수를 분주하는 가변분주기(105)의 출력과 기준신호발생기(101)에 의해 발생되는 기준신호의 위상을 비교하고 이 비교결과를 나타내는 위상차신호를 출력한다. 저역통과필터(103)는 상기 위상차신호에 고주파성분 및 잡음성분이 많이 포함되어 있으므로 이를 순수한 직류성분으로 바꾸어준 뒤 레벨검출기(113)로 제공한다. 레벨검출기(113)는 저역통과필터(103)에서 출력되는 아날로그신호와 미리 설정된 기준레벨값을 비교하여 위상차신호가 특정범위내에 있는지 아니면 그 범위를 벗어나는지를 검출한 후 이 검출결과를 디지털신호로서 제어부1(107)에 제공한다. 제어부1(107)은 상기 레벨검출기(113)로부터 제공되는 디지털신호를 이용하여 위상차신호가 특정범위내에 있는지, 기준신호의 위상이 빠른지 아니면 분주된 전압제어발진기(104)의 발진신호의 위상이 빠른지 여부를 판단한다. 또한 제어부1(107)은 상기 판단결과에 따라 버퍼1(110)에 저장되어 있는 데이터를 증가 또는 감소시키면서 기준신호와 분주된 전압제어발진기(104)의 발진신호간의 위상차가 특정 오차범위내에 들어오도록 제어한다. 기준신호와 분주된 전압제어발진기(104)의 발진신호간의 위상차가 특정 오차범위내에 들어오면 제어부1(107)은 버퍼1(110)의 해당하는 데이터를 버퍼1(109)에 저장한다. 버퍼2(109)는 시스템에서 사용되는 각각의 주파수에 대응하여 설정되는 다수의 번지들로 구조되므로 버퍼1(110)의 데이터중 제어부1(107)에 의해 선택된 데이터들은 버퍼2(109)의 해당하는 번지에 저장될 수 있다. 한편 시스템에서 사용되는 주파수가 적을 경우에는 문제가 아니되지만 사용되는 주파수가 많을 경우에는 제3도에 도시된 바와 같은 계산기(114)를 이용하는 것이 효율적일 수가 있다. 다시 말하면 시스템에서 사용되는 주파수가 적을 경우에는 사용되는 모든 주파수에 대해 그에 상응하는 데이터를 평가하여 버퍼2(109)에 저장하면 되지만 사용되는 주파수가 많을 경우에는 적당한 수의 주파수만을 평가한 후 그 사이의 주파수에 대해서는 계산기(114)를 이용하여 계산한 후 버퍼2(109)의 해당하는 번지에 저장되도록 할 수 있다. 이와 같이 사용되는 주파수에 대응하는 데이터값을 계산을 통해 구할 수 있는 것은 전압제어발진기의 제어전압특성이 거의 직선성에 가깝기 때문이다.
상기와 같은 동작에 의해 버퍼2(109)에 저장된 데이터는 실제 송수신 신동작이 시작되면 D/A 변환기(111)에 의해 변환된 후 가산기(112)에 의해 소정의 오프셋전압에 가산된다. 이렇게 가산기(112)에 의해 가산된 결과는 전압제어발진기(104)의 제어전압으로 사용되게 된다. 이때 오프셋전압(offset voltage)은 회로 구성상 발생되는 각종 편차를 보정하고, 시스템을 보다 용이하게 구성하기 위해 제공되는 직류(DC)전압이다.
제4도는 본 발명이 적용되는 주파수도약방식의 통신시스템의 동작을 제어하는 신호들의 타이밍을 보여주는 도면으로, 이 신호들에 의해 본 발명에 따른 PLL의 동작시간이 결정된다. 제4도(a)는 송신동작을 제어하는 TXE(Transmitter Enable)신호를 나타내는 도면으로 이 신호가 하이레벨 상태일 때 시스템은 송신동작을 수행하게 된다. 제4도(B)는 수신동작을 제어하는 CRS(Carrier Sensing)신호를 나타내는 도면으로이 신호가 하이레벨상태일 때 신호가 수신되고 있는 시간임을 의미한다. 제4도(c)는 시스템이 송신동작과 수신동작을 수행하지 않고 있는, 즉 TXE 신호와 CRS 신호가 발생하지 않는 시간으로 이 시간동안에 본 발명에 따른 PLL은 시스템에서 사용될 주파수에 대한 제어전압의 평가동작을 수행한다.
제5도는 본 발명에 따른 PLL의 라이트동작에 대한 처리흐름을 보여주는 도면으로, 이 라이트동작은 제4도(c)에 도시된 신호가 하이레벨상태일 때, 즉 시스템이 어떠한 동작도 수행되지 않는 시간 동안에 수행된다.
전원이 켜지면 502단계에서 제어부1(107)은 송수신동작이 수행되고 있는지를 판단하는데, 이때 송수신동작이 수행되고 있는 것으로 판단되면 504단계에서 일정시간을 지연한 후 다시 502단계로 진행하여 송수신동작이 수행되고 있는지를 판단한다. 한편 송수신동작이 수행되지 않는 상태인 것으로 판단되면 506단계에서 제어부1(107)은 허용편차값 R을 세팅하고, 508단계에서 버퍼1(110)에 초기값을 세팅한다. 그 다음 510단계에서 사용주파수중 하나를 선택한다. 여기서, 사용주파수중 하나를 선택한다는 것은 제어부2(106)가 시스템에서 사용될 주파수중 하나의 주파수에 해당하는 가변분주비를 가변분주기(105)로 제공한다는 의미이다. 이와 같이 가변분주비가 결정되어 가변분주기(105)로 제공되면, 512단계에서 위상차 검출의 동작이 수행되고 514단계에서 위상차비교의 동작이 수행된다. 즉 위상비교기(102)는 가변분주기(105)의 출력과 기준신호발생기(101)의 출력간의 위상을 비교하고 그 결과에 따른 위상차신호를 출력하며, 저역통과필터(103)는 상기 위상차신호를 저역통과필터링하며, 레벨검출기(113)는 상기 저역통과필터링된 위상차신호의 레벨과 기준신호의 레벨을 비교하여 이를 나타내는 디지털신호를 출력하고, 제어부1(107)은 상기 디지털 신호를 이용하여 현지 선택된 주파수와 기준신호간의 위상차를 검출하고 그 위상차가 허용편차값 R 이내의 값인지를 판단한다.
만일 위상차가 허용편차값 R보다 작을 경우에는 516단계에서 버퍼1(110)의 데이터를 증가시킨 후 512단계 내지 514단계의 동작을 반복하고, 위상차가 허용편차값 R보다 클 경우에는 518단계에서 버퍼1(110)이 데이터를 감소시킨 후 512단계 내지 514단계의 동작을 반복한다. 그리고 위상차가 허용편차값 R의 범위이내인 경우에는 520단계에서 버퍼1(110)의 해당하는 데이터를 버퍼2(109)에 저장한다. 상기와 같은 동작은 522단계에서 평가할 주파수의 선택이 모두 끝난 것으로 판단되는 경우, 즉 시스템에서 사용될 모든 주파수에 대응하는 데이터가 버퍼2(109)에 저장될 때까지 반복적으로 수행된다. 평가할 주파수가 모두 선택된 후 대응하는 버퍼1(110)의 데이터가 버퍼2(109)에 저장된 경우에는 524단계에서 표본주파수외의 사용예정주파수들에 대응하는 제어전압값을 계산한 후 526단계에서 이 계산된 값을 버퍼2(109)에 저장한다. 이때 표본주파수외의 사용예정주파수들에 대응하는 제어전압값은 계산기(114)에 의해 계산된다. 시스템에서 사용될 모든 주파수들에 대응하는 제어전압값이 평가된 이후에는 528단계에서 시스템이 송수신동작중인지를 판단한다. 송수신을 알리는 제어신호인 TXE 신호 또는 CRS 신호가 발생한 경우에는 상기와 같은 동작을 종료하고, 발생하지 않은 경우에는 530단계에서 일정시간 지연한 후 502 단계 내지 526단계의 동작을 반복한다.
한편 제5도에서는 502단계 내지 526단계의 모든 동작이 수행된 후 528단계에서 송수신을 알리는 TXE 신호 또는 CRS 신호가 발생한 것으로 판단된 경우에만 라이트동작을 종료하는 것으로 도시되어 있다. 그러나 제5도의 어떠한 동작을 수행하고 있더라도 송수신을 알리는 TXE 신호 또는 CRS 신호가 발생하는 경우에는 그 라이트동작을 종료하는 것으로 처리하는 것이 바람직할 것이다.
제6도는 본 발명에 따른 PLL에서 수행되는 리드동작에 대한 처리흐름을 보여주는 도면으로, 이러한 리드동작은 송신을 알리는 TXE 신호 또는 수신을 알리는 CRS 신호가 발생한 경우에 수행된다.
송신을 알리는 TXE 신호 또는 수신을 알리는 CRS 신호가 발생한 것으로 감지되면 602단계에서 제어부1(107)은 버퍼2(109)에 저장되어 있는 해당하는 제어전압값에 대한 데이터를 버퍼1(110)로 전송한다. 604단계에서 D/A 변환기(111)는 버퍼1(110)로 전송된 데이터를 아날로그의 제어전압으로 변환하고, 가산기(112)는 상기 아날로그의 제어전압에 DC 오프셋전압을 가산하여 전압제어발진기(104)로 인가한다. 그러면 606 단계에서 전압제어발진기(104)는 상기 인가된 가산기(112)의 출력에 의존하는 주파수를 발진하게 된다.
상기와 같은 방식으로 전압제어발진기를 제어하면 제7도(a)에 도시된 바와 같던 일반적인 PLL 의 동기시간을 제7도(b)와 같이 현저하게 개선할 수 있다.
상술한 바와 같이 본 발명은 간단화된 구성을 가지면서도 전압제어발진기의 부품편차 및 주위환경의 변화에 의한 주파수편차를 최소화할 수 있는 PLL을 제공한다. 이러한 PLL은 빠른 주파수의 변경을 요구하는 무선랜과 같은 주파수도약방식의 통신시스템에 유용하게 이용될 수 있을 것이다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 예를 들어 본 발명의 실시예에서는 2가지의 버퍼를 이용하여 PLL을 구현하였지만 이를 하나의 저장수단을 이용하여 구현할 수 있을 것이다. 또한 본 발명의 실시예에서는 표본주파수 이외의 사용예정주파수에 대한 제어전압값의 계산을 위한 계산기를 별도로 두었지만 이러한 계산은 제어부1에 의해서도 처리될 수 있을 것이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (7)

  1. 주파수도약방식의 통신시스템을 위한 위상동기루프에 있어서, 일련의 제어전압을 디지털적으로 저장하고 있는 버퍼와, 인가되는 디지털의 제어전압을 아날로그의 제어전압으로 변환하는 디지털/아날로그변환기와, 상기 디지털/아날로그변환기로부터 출력되는 아날로그의 제어전압에 의존하는 주파수를 발진하는 전압제어발진기와, 상기 전압제어발진기의 출력을 가변분주비에 따라 분주하는 가변분주기와, 상기 가변분주기로부터 출력되는 신호의 위상과 기준신호의 위상을 비교하고 그 비교결과를 나타내는 위상차신호를 출력하는 위상비교기와, 상기 위상차신호를 저역통과필터링하는 저역통과필터와, 상기 저역통과필터로부터 출력되는 아날로그신의 레벨을 기준레벨과 비교하고 그 비교결과를 디지털신호로 출력하는 레벨검출기와, 송수신동작이 수행되지 않는 동안에는 상기 디지털신호가 미리 설정된 범위이내의 값일 때까지 상기 버퍼에 저장되어 있는 일련의 제어 전압을 변화시키면서 리드하여 상기 디지털/아날로그변환기로 제공함으로서 도약을 위한 사용주파수에 관련하는 제어전압을 선택하여 상기 버퍼에 저장하고, 송수신동작중에는 도약을 위한 사용주파수에 관련하여 상기 버퍼에 저장되어 있는 제어전압을 상기 디지털/아날로그변환기로 제공하는 제어수단으로 구성함을 특징으로 하는 위상동기루프.
  2. 제1항에 있어서, 상기 제어수단은 상기 레벨검출기로부터 출력되는 디지털신호의 레벨이 상기 설정범위의 값보다 작은 경우에는 상기 버퍼에 저장되어 있는 제어전압의 값을 증가시키면서 리드동작을 수행하고, 상기 레벨검출기로부터 출력되는 디자털신호의 레벨이 상기 설정 범위의 값보다 큰 경우에는 상기 버퍼에 저장되어 있는 제어전압의 값을 감소시키면서 리드동작을 수행하는 것을 특징으로 하는 위상동기루프.
  3. 주파수도약방식의 통신시스템을 위한 위상동기루프에 있어서, 일련의 제어전압을 디지털적으로 저장하고 있는 제1버퍼와, 상기 제1버퍼에 연결되는 제2버퍼와, 인가되는 디지털의 제어전압을 아날로그의 제어전압으로 변환하는 디지털/아날로그변환기와, 상기 디지털/아날로그변화기의 출력과 소정의 오프셋전압을 가산하는 가산기와, 상기 가산기로부터 출력되는 아날로그의 제어전압에 의존하는 주파수를 발진하는 전압제어발진기와, 상기 전압제어발진기의 출력을 가변분주비에 따라 분주하는 가변분주기와, 상기 가변분주기로부터 출력되는 신호의 위상과 기준신호의 위상을 비교하고 그 비교결과를 나타내는 위상차신호를 출력하는 위상비교기와, 상기 위상차신호를 저역통과필터링하는 저역통과필터와, 상기 저역통과필터로부터 출력되는 아날로그신호의 레벨을 기준레벨과 비교하고 그 비교결과를 디지털신호로 출력하는 레벨검출기와, 송수신동작이 수행되지 않는 동안에는 상기 제1버퍼에 저장되어 있는 일련의 제어전압을 변화시키면서 리드하여 상기 디지털/아날로그변환기로 제공하다가 상기 디지털신호가 미리 설정된 범위이내의 값인 경우 해당하는 제어전압을 도약을 위한 사용주파수에 관련시켜 상기 제2버퍼에 저장하고, 송수신동작중에는 상기 제2버퍼에 저장되어 있는 제어전압을 상기 디지털/아날로그변환기로 제공하는 제어수단으로 구성함을 특징으로 하는 위상동기루프.
  4. 제3항에 있어서, 상기 제어수단은 상기 레벨검출기로부터 출력되는 디지털신호의 레벨이 상기 설정범위의 값보다 작은 경우에는 상기 버퍼에 저장되어 있는 제어전압의 값을 증가시키면서 리드동작을 수행하고, 상기 레벨검출기로부터 출력되는 디지털신호의 레벨이 상기 설정범위의 값보다 큰 경우에는 상기 버퍼에 저장되어 있는 제어전압의 값을 감소시키면서 리드동작을 수행하는 것을 특징으로 하는 위상동기루프.
  5. 주파수도약방식의 통신시스템을 위한 위상동기루프에 있어서, 인가되는 디지털의 제어전압을 아날로그의 제어전압으로 변환하는 디지털/아날로그변환기와, 상기 디지털/아날로그변환기로부터 출력되는 아날로그의 제어전압에 의존하는 주파수를 발진하는 전압제어발진기와, 상기 전압제어발진기의 출력을 가변분주비에 따라 분주하는 가변분주기와, 상기 가변분주기로부터 출력되는 신호의 위상과 기준신호의 위상을 비교하고 그 비교결과를 나타내는 위상차신호를 출력하는 위상비교기와, 상기 위상차신호를 저역통과필터링하는 저역통과필터와, 상기 저역통과필터로부터 출력되는 아날로그신호의 레벨을 기준레벨과 비교하고 그 비교결과를 디지털신호로 출력하는 레벨검출기와, 송수신동작이 수행되지 않는 동안에는 일련의 제어전압을 변화시키면서 상기 디지털/아날로그변환기로 제공하다가 상기 디지털신호가 미리 설정된 범위이내의 값인 경우 해당하는 제어전압을 도약에 사용될 주파수를 위한 제어전압으로 평가하는 제어전압 평가수단과,
    송수신동작중에는 상기 사용주파수를 위한 제어전압으로 평가된 제어전압을 상기 디지털/아날로그변환기로 제공하는 제어전압 제공수단으로 구성함을 특징으로 하는 위상동기루프.
  6. 제5항에 있어서, 상기 제어전압 평가수단은 상기 레벨검출기로부터 출력되는 디지털신호의 레벨이 상기 설정범위의 값보다 작은 경우에는 해당하는 제어전압의 값을 증가시키면서 도약에 사용될 주파수를 위한 제어전압을 평가하고, 상기 레벨검출기로부터 출력되는 디지털 신호의 레벨이 상기 설정범위의 값보다 큰 경우에는 해당하는 제어전압의 값을 감소시키면서 도약에 사용될 주파수를 위한 제어전압을 평가하는 것을 특징으로 하는 위상동기루프.
  7. 제5항에 있어서, 상기 디지털/아날로그변환기와 상기 전압제어 발진기의 사이에 접속되며, 상기 디지털/아날로그변환기의 출력과 소정의 오프셋전압을 가산하여 상기 전압제어발진기로 제공하는 가산기를 더 포함함을 특징으로 하는 위상동기루프.
KR1019950056544A 1995-12-26 1995-12-26 주파수도약방식의 통신시스템을 위한 위상동기루프 KR100206462B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950056544A KR100206462B1 (ko) 1995-12-26 1995-12-26 주파수도약방식의 통신시스템을 위한 위상동기루프
CN96117916A CN1064197C (zh) 1995-12-26 1996-12-24 用于跳频模式通信系统的锁相环路
US08/825,934 US5926515A (en) 1995-12-26 1997-04-01 Phase locked loop for improving a phase locking time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056544A KR100206462B1 (ko) 1995-12-26 1995-12-26 주파수도약방식의 통신시스템을 위한 위상동기루프

Publications (2)

Publication Number Publication Date
KR970057057A KR970057057A (ko) 1997-07-31
KR100206462B1 true KR100206462B1 (ko) 1999-07-01

Family

ID=19444407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056544A KR100206462B1 (ko) 1995-12-26 1995-12-26 주파수도약방식의 통신시스템을 위한 위상동기루프

Country Status (2)

Country Link
KR (1) KR100206462B1 (ko)
CN (1) CN1064197C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379105B (en) * 2001-08-24 2003-07-09 Roke Manor Research Improvements relating to fast frequency-hopping modulators and demodulators
CN103138753B (zh) * 2011-11-23 2016-08-10 联想(北京)有限公司 调节装置、锁相环、电子设备、带宽调整方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US547714A (en) * 1895-10-08 Time-controlled electric heater
US5389899A (en) * 1991-08-30 1995-02-14 Fujitsu Limited Frequency synthesizer having quick frequency pull in and phase lock-in
US5444420A (en) * 1994-09-29 1995-08-22 Harris Corporation Numerically controlled phase lock loop synthesizer/modulator and method

Also Published As

Publication number Publication date
CN1156923A (zh) 1997-08-13
KR970057057A (ko) 1997-07-31
CN1064197C (zh) 2001-04-04

Similar Documents

Publication Publication Date Title
JP4742219B2 (ja) 電圧制御発振器プリセット回路
JP2008547345A (ja) 適合性の基準周波数補正による同期方式
KR100717134B1 (ko) 자동 주파수 제어 루프 회로
US5926515A (en) Phase locked loop for improving a phase locking time
US6104252A (en) Circuit for automatic frequency control using a reciprocal direct digital synthesis
JP2010081247A (ja) 周波数シンセサイザ及び無線送信装置
JP2005072876A (ja) 広帯域変調ｐｌｌおよびその変調度調整方法
US7289542B2 (en) Method for operating a PLL frequency synthesis circuit
JP4089003B2 (ja) 受信機及び受信方法
KR100206462B1 (ko) 주파수도약방식의 통신시스템을 위한 위상동기루프
US6618459B1 (en) Radio communication device and method of bit synchronization pull-in in the same
KR100251631B1 (ko) 위상동기시간의 개선을 위한 위상동기루프및 그 동기화방법
JPH10145229A (ja) Ｐｌｌシンセサイザ
JP3874942B2 (ja) 周波数可変方式、これを用いた電圧制御発振器およびこれを用いたスペクトラム拡散通信の受信機
JP2003032107A (ja) 位相同期回路
KR100632673B1 (ko) 위상고정루프의 락타임 조절 기능을 가지는 무선통신단말기 및 그 방법
KR20000046484A (ko) 고속으로 동기하는 위상동기루프( pll) 장치 및 방법
JP3677980B2 (ja) 受信装置
KR100845689B1 (ko) Ｐｌｌ 주파수 합성기
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
KR100584322B1 (ko) 듀얼모드 단말기의 통합 고주파 인터페이스 장치
JPH11340820A (ja) データ通信装置の基準発振周波数設定方式
JP3248453B2 (ja) 発振装置
JPH09284132A (ja) Ｐｌｌ回路
JPH08213905A (ja) 位相同期回路及びそれを用いた周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030324

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee