JP4089003B2 - 受信機及び受信方法 - Google Patents
受信機及び受信方法 Download PDFInfo
- Publication number
- JP4089003B2 JP4089003B2 JP08897698A JP8897698A JP4089003B2 JP 4089003 B2 JP4089003 B2 JP 4089003B2 JP 08897698 A JP08897698 A JP 08897698A JP 8897698 A JP8897698 A JP 8897698A JP 4089003 B2 JP4089003 B2 JP 4089003B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- control voltage
- output
- voltage
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000010355 oscillation Effects 0.000 claims description 45
- 238000001514 detection method Methods 0.000 claims description 22
- 238000005259 measurement Methods 0.000 claims description 8
- 238000009499 grossing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1607—Supply circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばフェーズロックドループ回路（Phaze Locked Loop：以下ＰＬＬ回路と称する）を使用した周波数シンセサイザによるラジオ受信機等に適用して好適な受信機及び受信方法に関する。
【０００２】
【従来の技術】
従来、ＰＬＬ回路による周波数シンセサイザを使用した受信機として、例えば図２に示す回路が開発されている。以下その構成を説明すると、直流値の制御電圧により共振素子の発振周波数（以下、局部発振周波数という）が制御される電圧制御発振器５１（以下ＶＣＯという）と、外部から与えられたデジタル値（２進値）により局部発振周波数が分周されて出力される可変分周器５２と、基準となる周波数が発生される基準発振器５３と、可変分周器５２からの入力信号と基準発振器５３からの入力信号との位相が比較されて、誤差がある場合にはその誤差に対応する誤差電圧が出力される位相検出器５４と、位相検出器５４からの誤差電圧の平滑化を行い、その出力がＶＣＯ５１に制御電圧として供給されるローパスフィルタ５５（以下ＬＰＦという）とで構成されるＰＬＬ回路を備えている。また、ＬＰＦ５５とＶＣＯ５１との間に、可動接点５６ａ及び第１，第２の固定接点５６ｂ，５６ｃを有するスイッチ５６が設けられており、ＬＰＦ５５の出力側はスイッチ５６の第１の固定接点５６ｂと接続され、ＶＣＯ５１の入力側は可動接点５６ａと接続されている。
【０００３】
また、この回路は、可変分周器５２に分周比を指定するデジタル値を出力するマイクロコンピュータ５７が備えられている。このマイクロコンピュータ５７には、ＬＰＦ５５がＶＣＯ５１に供給する直流値の制御電圧がアナログ／デジタルコンバータ５８でデジタルデータに変換されて取り込まれ、このデジタルデータが保持される。また、マイクロコンピュータ５７は、デジタル／アナログコンバータ５９と接続されており、このデジタル／アナログコンバータ５９で、マイクロコンピュータ５７から出力されるデジタルデータが直流値の制御電圧に変換される。デジタル／アナログコンバータ５９の出力側は、スイッチ５６の第２の固定接点５６ｃと接続されている。
【０００４】
そしてＶＣＯ５１の発振信号（局部発振信号）は受信部６０に供給されて、例えばアンテナ６１により受信した信号が、この局部発振周波数に対応した周波数で同調処理され、その同調した受信信号が端子６２に出力される。
【０００５】
この図２に示す回路の動作について説明する。先ず、ＰＬＬ回路における局部発振周波数が所望の値に固定される際の動作については、スイッチ５６の可動接点５６ａが第１の固定接点５６ｂに接続され、ＰＬＬ回路の閉回路が形成される。マイクロコンピュータ５９にて局部発振周波数が所望の値となるように、分周比を指定するための数値が設定されて可変分周器５２に出力される。可変分周器５２では、局部発振周波数が指定された分周比で分周されて位相検出器５４に出力される。位相検出器５４では、局部発振周波数が分周された信号と、基準発振器５３から出力された基準周波数信号とが位相比較され、誤差があるときには位相誤差に対応する誤差電圧がＬＰＦ５５に出力される。ＬＰＦ５５で入力誤差電圧が直流化等された制御電圧がＶＣＯ５１の共振素子に供給される。そしてＶＣＯ５１の共振素子は、ＬＰＦ５５から供給された制御電圧で制御された周波数で発振させられ、この局部発振周波数が可変分周器５２に出力される。このように上述の閉回路でＰＬＬ動作が繰り返され、位相検出器５４での位相誤差がなくなって、局部発振周波数を分周した信号と基準発振器５３が出力する基準周波数信号との位相が一致したときに、局部発振周波数が所望の値に安定し、その安定した局部発振周波数に対応した周波数の例えばラジオ放送が受信部６０で受信される。
【０００６】
ここで、この図２に示す回路においては、ＰＬＬ動作が安定したとき、ＰＬＬ回路の動作を止めて同調処理を行うようにしてある。即ち、局部発振周波数が安定した状態のとき、マイクロコンピュータ５７にて、そのときにＬＰＦ５５からＶＣＯ５１の有する共振素子に出力されている制御電圧信号が、アナログ／デジタルコンバータ５８でデジタルデータに変換されて取り込まれ、保持される。
【０００７】
そして、このＰＬＬ動作が安定した状態では、スイッチ５６の可動接点５６ａが第２の固定接点５６ｃに切換わり、マイクロコンピュータ５７に保持されているＶＣＯ５１の制御電圧に関するデジタルデータが、デジタル／アナログコンバータ５９に出力され、デジタル／アナログコンバータ５９がデジタルデータを変換して得た制御電圧がスイッチ５６を介してＶＣＯ５１に供給される。供給される制御電圧に制御されてＶＣＯ５１の発振周波数が固定される。この発振周波数に対応した周波数の信号が受信部６０で受信される。そして、スイッチ５６の可動端子５６ａが固定端子５６ｃに接続されたときに、ＰＬＬ閉回路が形成されなくなり、ＶＣＯ５１とマイクロコンピュータ５７などの一部の部品だけが動作され、その他の機器の動作は停止されることとなる。
【０００８】
このように構成されることで、ＰＬＬ部は受信周波数が変更されたときだけ動作が行われれば良く、局部発振周波数を固定した後は消費電力が大きいＰＬＬ部の動作が停止されて同調されることができ、周波数シンセサイザを使用した受信機の消費電力を減らすことができる。
【０００９】
【発明が解決しようとする課題】
ところで、上述の回路では、制御電圧のデジタルデータを保持してＰＬＬ部の動作を停止した後は、読み取った制御電圧のデジタルデータをマイクロコンピュータにより一方的に出力し、デジタル／アナログコンバータで直流電圧に変換して、ＶＣＯの制御を行うため、部品性能、温度などの環境特性によってデジタル／アナログコンバータから供給される直流電圧にずれが生じたり、ＶＣＯの共振素子そのものの周波数にずれが生じてしまう場合があり、受信機での受信性能が悪化してしまう問題があった。特に受信搬送波が短波の場合には、ずれが顕著に現れ受信性能が著しく悪化してしまう。
【００１０】
本発明は、かかる点に鑑み、消費電力が少なく、かつ、良好な受信性能を保持する受信機及び受信方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この課題を解決するために本発明は、ＰＬＬ回路の発振出力に基づいて受信周波数が設定される周波数シンセサイザ方式の受信機において、ＰＬＬ回路内の電圧制御発振器の制御電圧をＰＬＬ回路とは別の制御手段から供給できる構成にすると共に、この状態での受信部の同調状態を測定して、その測定した値から受信周波数のずれを検出したとき、電圧制御発振器の制御電圧を補正する構成とする。さらに、ＰＬＬ回路内の電圧制御発振器に供給される制御電圧を測定する制御電圧測定手段と受信部の同調状態を測定する同調周波数測定手段は同一の手段であり、制御電圧の測定と同調状態の測定が選択的に行われる構成とする。
【００１２】
本発明の構成としたことで、ＰＬＬ回路の発振周波数が安定した状態では、ＰＬＬ回路のループが切り離されて、制御手段からＰＬＬ回路内の電圧制御発振器に制御電圧が供給されて、その制御手段の出力で受信周波数が制御される。このとき、受信部が出力する信号から同調状態を制御手段が判断し、その同調状態で受信周波数のずれを検出したとき、電圧制御発振器の制御電圧が補正されて、受信周波数のずれがない状態にされる。
【００１３】
【発明の実施の形態】
以下、本発明の一実施の形態を図１を参照して説明する。
【００１４】
図１は本例の回路の構成を示すブロック図である。本例の回路は、直流値の制御電圧により共振素子の発振周波数（以下、局部発振周波数という）が制御される電圧制御発振器１１（以下ＶＣＯという）と、外部から与えられたデジタル値（２進値）により本例では局部発振周波数を分周して出力する可変分周器１２と、基準となる周波数を発生する基準発振器１３と、可変分周器１２からの入力信号と基準発振器１３からの入力信号との位相を比較して例えば誤差がある場合にはその誤差に対応する誤差電圧を出力する位相検出器１４と、位相検出器１４からの誤差電圧を平滑化してＶＣＯ１１が有する共振素子に直流値の制御電圧として供給するローパスフィルタ１５（以下ＬＰＦという）とで構成するＰＬＬ回路を備えている。本例ではＬＰＦ１５とＶＣＯ１１との間に、ここでは可動接点１６ａ及び第１，第２の固定接点１６ｂ，１６ｃを有するスイッチ１６を設け、ＬＰＦ１５の出力側はスイッチ１６の第１の固定接点１６ｂと接続し、ＶＣＯ１１の入力側は可動接点１６ａと接続してある。
【００１５】
そして、可変分周器１２に分周比を指定するデジタル値を出力するマイクロコンピュータ１７を備えている。本例ではマイクロコンピュータ１７は、ＬＰＦ１５がＶＣＯ１１に供給する直流値の制御電圧のうち所定の出力の出力値をアナログ／デジタルコンバータ１８でデジタルデータに変換して取り込み、このデジタルデータを保持する。また、マイクロコンピュータ１７は、デジタルデータをアナログデータに変換するデジタル／アナログコンバータ１９と接続してある。このデジタル／アナログコンバータ１９は、マイクロコンピュータ１７が出力するデジタルデータを直流値の制御電圧信号に変換して出力する。デジタル／アナログコンバータ１９の出力側は、スイッチ１６の固定端子１６ｃと接続してある。
【００１６】
そしてＶＣＯ１１の発振信号は受信部２０に供給されて、例えばアンテナ２２により受信した信号が、局部発振周波数に対応した周波数で同調処理され、その同調した受信信号が端子２３から出力される。この場合、本例においては受信信号を検波する検波回路が受信部２０に内蔵され、端子２３には検波信号が得られる構成としてある。ここで、この検波回路の検波出力のセンタ電圧を、アナログ／デジタルコンバータ２１でデジタルデータに変換する構成としてあり、このアナログ／デジタルコンバータ２１で変換された検波出力のセンタ電圧データを、マイクロコンピュータ１７に供給する。
【００１７】
次に、この回路の動作について説明する。先ず、ＰＬＬ回路における局部発振周波数を所望の値に固定する際の選局動作時には、本例では選局の際にはスイッチ１６の可動接点１６ａを第１の固定接点１６ｂに接続し、ＰＬＬ回路が閉回路を形成する状態にする。例えば図示しない操作部により所望の受信周波数を指定した場合に、マイクロコンピュータ１７にて局部発振周波数が所望の値となるように、分周比を指定するための数値を設定して可変分周器１２に出力する。可変分周器１２は、局部発振周波数を指定された分周比で分周して位相検出器１４に出力する。位相検出器１４は、局部発振周波数を分周した信号と、基準発振器１３が出力する基準周波数信号とを位相比較して、その位相誤差に対応する誤差電圧を出力して、ＬＰＦ１５に供給する。ＬＰＦ１５では、ここでは入力誤差電圧を直流化した制御電圧をＶＣＯ１１に供給する。そしてＶＣＯ１１が有する共振素子は、ＬＰＦ１５が供給した制御電圧で制御された周波数で発振し、この局部発振周波数を可変分周器１２に出力する。このように上述の閉回路を形成するＰＬＬ動作を繰り返し、位相検出器１４で位相誤差がなくなって、ここでは局部発振周波数を分周した信号と基準発振器１３が出力する基準周波数信号との位相が一致したときに、局部発振周波数は所望の値に安定する。
【００１８】
このＰＬＬ回路の発振周波数が安定したことは、例えばアナログ／デジタルコンバータ１８で変換されたデジタルデータの状態をマイクロコンピュータ１７が判断することで、マイクロコンピュータ１７が判断できる。そして、マイクロコンピュータ１７はＰＬＬ回路が安定した状態でアナログ／デジタルコンバータ１８で変換されたデジタルデータ（ＶＣＯ１１に供給される制御電圧データ）を取り込み、保持する。
【００１９】
そして、マイクロコンピュータ１７の制御により、スイッチ１６の可動接点１６ａを第１の固定接点１６ｂから第２の固定接点１６ｃに切換えると共に、マイクロコンピュータ１７が保持している局部発振周波数が固定した時におけるＶＣＯ１１の制御電圧に関するデジタルデータを、デジタル／アナログコンバータ１９に供給し、デジタル／アナログコンバータ１９がそのデジタルデータを変換して得た制御電圧をスイッチ１６を介してＶＣＯ１１に供給する。制御電圧の供給を受けたＶＣＯ１１は、制御電圧の制御により、ＰＬＬ回路が安定した状態と同じ周波数で発振し、この局部発振周波数に対応した周波数が受信部２０で受信される。そして、このようにスイッチ１６の可動接点１６ａを第２の固定接点１６ｃに接続した状態では、ＰＬＬ回路を構成する分周器１２と基準発振器１３と位相検出器１４は、例えばマイクロコンピュータ１７の制御で動作を停止させる。
【００２０】
そして本例においては、デジタル／アナログコンバータ１９の出力によりＶＣＯ１１の発振周波数を制御している状態では、このＶＣＯ１１に供給する制御電圧を補正する処理を行うようにしてある。この補正動作は、マイクロコンピュータ１７がアナログ／デジタルコンバータ２１で変換されたデータを読取り、このデータの変動から、受信周波数のずれを判断して、その判断した周波数ずれを補正するように、デジタル／アナログコンバータ１９に供給する電圧データを補正し、ＶＣＯ１１の発振周波数を補正させ、受信部２０での受信周波数を補正させる。
【００２１】
本例の構成では、アナログ／デジタルコンバータ２１で変換されるデータとして、受信部２０内の検波回路の検波出力のセンタ電圧のデータとしてあり、受信信号の周波数変動がセンタ電圧の変動として検出されて、マイクロコンピュータ１７で判断される。マイクロコンピュータ１７でのこのセンタ電圧の判断は、例えば所定時間間隔（例えば３分から１０分程度の間隔）で行い、最初に判断した電圧値との差分をマイクロコンピュータ１７で判断し、その差分に相当する周波数変動を補正するように、マイクロコンピュータ１７からデジタル／アナログコンバータ１９に供給するデータを設定する。この場合、センタ電圧のデータを取り込む時間間隔は、省電力化性能に影響しない程度にできるだけ長くとる方がよい。
【００２２】
このようにしたことで、消費電力が大きいＰＬＬ回路を受信周波数を変える時にだけ動作させればよく、通常はＶＣＯ１１とマイクロコンピュータ１７のみによって受信部２０が同調動作するため、消費電力を大幅に減らすことができるとともに、部品性能、温度などの環境の変化によって、ＰＬＬ回路を停止させた状態で、デジタル／アナログコンバータ２１が供給する制御電圧のずれや、ＶＣＯ１１の共振素子自体の周波数のずれ等による受信周波数の変動が生じても、ＰＬＬ回路を動作させることなく、受信部２０で受信された信号から周波数を測定して、その受信周波数のずれを補正することができ、受信性能の悪化を防ぐことができるため、良好な受信をすることができる。特に、周波数のずれが著しい、短波を受信するときに絶大な効果を発揮する。
【００２３】
なお、上述した実施の形態では、ＰＬＬ回路を停止させた状態での受信周波数のずれの検出として、受信部２０内の検波回路の検波出力のセンタ電圧の変動から行う構成としたが、受信部での同調周波数の変動に対応して、その状態が変動する出力信号であれば、他の信号の状態から受信周波数のずれを検出しても良い。例えば、受信部２０内で変換された中間周波信号の状態（中間周波数とのずれ等）から、受信周波数のずれを検出する構成としても良い。
【００２４】
また、上述した実施の形態では、同調周波数を測定する手段として検波信号のセンタ電圧データを検出するアナログ／デジタルコンバータ２１を設けたが、このアナログ／デジタルコンバータ２１を設ける代わりに、ＰＬＬ回路の制御電圧検出用のアナログ／デジタルコンバータ１８を使用して検波信号のセンタ電圧データを検出し、このコンバータ１８でＰＬＬ回路の制御電圧の検出処理と、検波出力のセンタ電圧検出処理とを切換え使用で、選択的に行う構成としても良い。この場合、コンバータ１８で検出する電圧の切換処理は、例えばスイッチ１６での切換えに連動してマイクロコンピュータ１７が制御する構成が考えられる。このようにすることで、アナログ／デジタルコンバータを図１の構成に比べて１個少なくすることができる。
【００２５】
また、上述した実施の形態では、受信部２０でラジオ放送波を受信するラジオ受信機に適用したが、他の放送波又は放送波以外の伝送信号を受信する受信機にも適用できることは勿論である。
【００２６】
【発明の効果】
請求項１に記載した発明によると、ＰＬＬ回路を停止させた状態で受信周波数の補正を行うことができ、それだけ受信中にＰＬＬ回路を作動させることが少なくなり、消費電力を大幅に減らすことができるとともに、受信性能の悪化を防ぐことができる。
【００２７】
請求項２に記載した発明によると、請求項１に記載した発明において、同調周波数測定手段は、受信部が出力する検波信号のセンタ電圧を測定する電圧測定手段としたことで、検波信号の状態から受信周波数のずれを判断でき、ＰＬＬ回路を作動させることなく良好に受信周波数のずれを判断できる。
【００２８】
請求項３に記載した発明によると、請求項２に記載した発明において、検波信号のセンタ電圧を測定する電圧測定手段を、制御電圧測定手段と同一の電圧測定手段で構成し、両電圧の測定を電圧測定手段で選択的に行う構成としたことで、それだけ簡単な構成で受信周波数のずれを検出できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による構成の例を示すブロック図である。
【図２】従来の受信機の構成の一例を示すブロック図である。
【符号の説明】
１１…電圧制御発振器（ＶＣＯ）、１２…可変分周器、１３…基準発振器、１４…位相検出器、１５…ローパスフィルタ（ＬＰＦ）、１６…スイッチ、１７…マイクロコンピュータ、１８…アナログ／デジタルコンバータ、１９…デジタル／アナログコンバータ、２０…受信部、２１…アナログ／デジタルコンバータ
【発明の属する技術分野】
本発明は、例えばフェーズロックドループ回路（Phaze Locked Loop：以下ＰＬＬ回路と称する）を使用した周波数シンセサイザによるラジオ受信機等に適用して好適な受信機及び受信方法に関する。
【０００２】
【従来の技術】
従来、ＰＬＬ回路による周波数シンセサイザを使用した受信機として、例えば図２に示す回路が開発されている。以下その構成を説明すると、直流値の制御電圧により共振素子の発振周波数（以下、局部発振周波数という）が制御される電圧制御発振器５１（以下ＶＣＯという）と、外部から与えられたデジタル値（２進値）により局部発振周波数が分周されて出力される可変分周器５２と、基準となる周波数が発生される基準発振器５３と、可変分周器５２からの入力信号と基準発振器５３からの入力信号との位相が比較されて、誤差がある場合にはその誤差に対応する誤差電圧が出力される位相検出器５４と、位相検出器５４からの誤差電圧の平滑化を行い、その出力がＶＣＯ５１に制御電圧として供給されるローパスフィルタ５５（以下ＬＰＦという）とで構成されるＰＬＬ回路を備えている。また、ＬＰＦ５５とＶＣＯ５１との間に、可動接点５６ａ及び第１，第２の固定接点５６ｂ，５６ｃを有するスイッチ５６が設けられており、ＬＰＦ５５の出力側はスイッチ５６の第１の固定接点５６ｂと接続され、ＶＣＯ５１の入力側は可動接点５６ａと接続されている。
【０００３】
また、この回路は、可変分周器５２に分周比を指定するデジタル値を出力するマイクロコンピュータ５７が備えられている。このマイクロコンピュータ５７には、ＬＰＦ５５がＶＣＯ５１に供給する直流値の制御電圧がアナログ／デジタルコンバータ５８でデジタルデータに変換されて取り込まれ、このデジタルデータが保持される。また、マイクロコンピュータ５７は、デジタル／アナログコンバータ５９と接続されており、このデジタル／アナログコンバータ５９で、マイクロコンピュータ５７から出力されるデジタルデータが直流値の制御電圧に変換される。デジタル／アナログコンバータ５９の出力側は、スイッチ５６の第２の固定接点５６ｃと接続されている。
【０００４】
そしてＶＣＯ５１の発振信号（局部発振信号）は受信部６０に供給されて、例えばアンテナ６１により受信した信号が、この局部発振周波数に対応した周波数で同調処理され、その同調した受信信号が端子６２に出力される。
【０００５】
この図２に示す回路の動作について説明する。先ず、ＰＬＬ回路における局部発振周波数が所望の値に固定される際の動作については、スイッチ５６の可動接点５６ａが第１の固定接点５６ｂに接続され、ＰＬＬ回路の閉回路が形成される。マイクロコンピュータ５９にて局部発振周波数が所望の値となるように、分周比を指定するための数値が設定されて可変分周器５２に出力される。可変分周器５２では、局部発振周波数が指定された分周比で分周されて位相検出器５４に出力される。位相検出器５４では、局部発振周波数が分周された信号と、基準発振器５３から出力された基準周波数信号とが位相比較され、誤差があるときには位相誤差に対応する誤差電圧がＬＰＦ５５に出力される。ＬＰＦ５５で入力誤差電圧が直流化等された制御電圧がＶＣＯ５１の共振素子に供給される。そしてＶＣＯ５１の共振素子は、ＬＰＦ５５から供給された制御電圧で制御された周波数で発振させられ、この局部発振周波数が可変分周器５２に出力される。このように上述の閉回路でＰＬＬ動作が繰り返され、位相検出器５４での位相誤差がなくなって、局部発振周波数を分周した信号と基準発振器５３が出力する基準周波数信号との位相が一致したときに、局部発振周波数が所望の値に安定し、その安定した局部発振周波数に対応した周波数の例えばラジオ放送が受信部６０で受信される。
【０００６】
ここで、この図２に示す回路においては、ＰＬＬ動作が安定したとき、ＰＬＬ回路の動作を止めて同調処理を行うようにしてある。即ち、局部発振周波数が安定した状態のとき、マイクロコンピュータ５７にて、そのときにＬＰＦ５５からＶＣＯ５１の有する共振素子に出力されている制御電圧信号が、アナログ／デジタルコンバータ５８でデジタルデータに変換されて取り込まれ、保持される。
【０００７】
そして、このＰＬＬ動作が安定した状態では、スイッチ５６の可動接点５６ａが第２の固定接点５６ｃに切換わり、マイクロコンピュータ５７に保持されているＶＣＯ５１の制御電圧に関するデジタルデータが、デジタル／アナログコンバータ５９に出力され、デジタル／アナログコンバータ５９がデジタルデータを変換して得た制御電圧がスイッチ５６を介してＶＣＯ５１に供給される。供給される制御電圧に制御されてＶＣＯ５１の発振周波数が固定される。この発振周波数に対応した周波数の信号が受信部６０で受信される。そして、スイッチ５６の可動端子５６ａが固定端子５６ｃに接続されたときに、ＰＬＬ閉回路が形成されなくなり、ＶＣＯ５１とマイクロコンピュータ５７などの一部の部品だけが動作され、その他の機器の動作は停止されることとなる。
【０００８】
このように構成されることで、ＰＬＬ部は受信周波数が変更されたときだけ動作が行われれば良く、局部発振周波数を固定した後は消費電力が大きいＰＬＬ部の動作が停止されて同調されることができ、周波数シンセサイザを使用した受信機の消費電力を減らすことができる。
【０００９】
【発明が解決しようとする課題】
ところで、上述の回路では、制御電圧のデジタルデータを保持してＰＬＬ部の動作を停止した後は、読み取った制御電圧のデジタルデータをマイクロコンピュータにより一方的に出力し、デジタル／アナログコンバータで直流電圧に変換して、ＶＣＯの制御を行うため、部品性能、温度などの環境特性によってデジタル／アナログコンバータから供給される直流電圧にずれが生じたり、ＶＣＯの共振素子そのものの周波数にずれが生じてしまう場合があり、受信機での受信性能が悪化してしまう問題があった。特に受信搬送波が短波の場合には、ずれが顕著に現れ受信性能が著しく悪化してしまう。
【００１０】
本発明は、かかる点に鑑み、消費電力が少なく、かつ、良好な受信性能を保持する受信機及び受信方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この課題を解決するために本発明は、ＰＬＬ回路の発振出力に基づいて受信周波数が設定される周波数シンセサイザ方式の受信機において、ＰＬＬ回路内の電圧制御発振器の制御電圧をＰＬＬ回路とは別の制御手段から供給できる構成にすると共に、この状態での受信部の同調状態を測定して、その測定した値から受信周波数のずれを検出したとき、電圧制御発振器の制御電圧を補正する構成とする。さらに、ＰＬＬ回路内の電圧制御発振器に供給される制御電圧を測定する制御電圧測定手段と受信部の同調状態を測定する同調周波数測定手段は同一の手段であり、制御電圧の測定と同調状態の測定が選択的に行われる構成とする。
【００１２】
本発明の構成としたことで、ＰＬＬ回路の発振周波数が安定した状態では、ＰＬＬ回路のループが切り離されて、制御手段からＰＬＬ回路内の電圧制御発振器に制御電圧が供給されて、その制御手段の出力で受信周波数が制御される。このとき、受信部が出力する信号から同調状態を制御手段が判断し、その同調状態で受信周波数のずれを検出したとき、電圧制御発振器の制御電圧が補正されて、受信周波数のずれがない状態にされる。
【００１３】
【発明の実施の形態】
以下、本発明の一実施の形態を図１を参照して説明する。
【００１４】
図１は本例の回路の構成を示すブロック図である。本例の回路は、直流値の制御電圧により共振素子の発振周波数（以下、局部発振周波数という）が制御される電圧制御発振器１１（以下ＶＣＯという）と、外部から与えられたデジタル値（２進値）により本例では局部発振周波数を分周して出力する可変分周器１２と、基準となる周波数を発生する基準発振器１３と、可変分周器１２からの入力信号と基準発振器１３からの入力信号との位相を比較して例えば誤差がある場合にはその誤差に対応する誤差電圧を出力する位相検出器１４と、位相検出器１４からの誤差電圧を平滑化してＶＣＯ１１が有する共振素子に直流値の制御電圧として供給するローパスフィルタ１５（以下ＬＰＦという）とで構成するＰＬＬ回路を備えている。本例ではＬＰＦ１５とＶＣＯ１１との間に、ここでは可動接点１６ａ及び第１，第２の固定接点１６ｂ，１６ｃを有するスイッチ１６を設け、ＬＰＦ１５の出力側はスイッチ１６の第１の固定接点１６ｂと接続し、ＶＣＯ１１の入力側は可動接点１６ａと接続してある。
【００１５】
そして、可変分周器１２に分周比を指定するデジタル値を出力するマイクロコンピュータ１７を備えている。本例ではマイクロコンピュータ１７は、ＬＰＦ１５がＶＣＯ１１に供給する直流値の制御電圧のうち所定の出力の出力値をアナログ／デジタルコンバータ１８でデジタルデータに変換して取り込み、このデジタルデータを保持する。また、マイクロコンピュータ１７は、デジタルデータをアナログデータに変換するデジタル／アナログコンバータ１９と接続してある。このデジタル／アナログコンバータ１９は、マイクロコンピュータ１７が出力するデジタルデータを直流値の制御電圧信号に変換して出力する。デジタル／アナログコンバータ１９の出力側は、スイッチ１６の固定端子１６ｃと接続してある。
【００１６】
そしてＶＣＯ１１の発振信号は受信部２０に供給されて、例えばアンテナ２２により受信した信号が、局部発振周波数に対応した周波数で同調処理され、その同調した受信信号が端子２３から出力される。この場合、本例においては受信信号を検波する検波回路が受信部２０に内蔵され、端子２３には検波信号が得られる構成としてある。ここで、この検波回路の検波出力のセンタ電圧を、アナログ／デジタルコンバータ２１でデジタルデータに変換する構成としてあり、このアナログ／デジタルコンバータ２１で変換された検波出力のセンタ電圧データを、マイクロコンピュータ１７に供給する。
【００１７】
次に、この回路の動作について説明する。先ず、ＰＬＬ回路における局部発振周波数を所望の値に固定する際の選局動作時には、本例では選局の際にはスイッチ１６の可動接点１６ａを第１の固定接点１６ｂに接続し、ＰＬＬ回路が閉回路を形成する状態にする。例えば図示しない操作部により所望の受信周波数を指定した場合に、マイクロコンピュータ１７にて局部発振周波数が所望の値となるように、分周比を指定するための数値を設定して可変分周器１２に出力する。可変分周器１２は、局部発振周波数を指定された分周比で分周して位相検出器１４に出力する。位相検出器１４は、局部発振周波数を分周した信号と、基準発振器１３が出力する基準周波数信号とを位相比較して、その位相誤差に対応する誤差電圧を出力して、ＬＰＦ１５に供給する。ＬＰＦ１５では、ここでは入力誤差電圧を直流化した制御電圧をＶＣＯ１１に供給する。そしてＶＣＯ１１が有する共振素子は、ＬＰＦ１５が供給した制御電圧で制御された周波数で発振し、この局部発振周波数を可変分周器１２に出力する。このように上述の閉回路を形成するＰＬＬ動作を繰り返し、位相検出器１４で位相誤差がなくなって、ここでは局部発振周波数を分周した信号と基準発振器１３が出力する基準周波数信号との位相が一致したときに、局部発振周波数は所望の値に安定する。
【００１８】
このＰＬＬ回路の発振周波数が安定したことは、例えばアナログ／デジタルコンバータ１８で変換されたデジタルデータの状態をマイクロコンピュータ１７が判断することで、マイクロコンピュータ１７が判断できる。そして、マイクロコンピュータ１７はＰＬＬ回路が安定した状態でアナログ／デジタルコンバータ１８で変換されたデジタルデータ（ＶＣＯ１１に供給される制御電圧データ）を取り込み、保持する。
【００１９】
そして、マイクロコンピュータ１７の制御により、スイッチ１６の可動接点１６ａを第１の固定接点１６ｂから第２の固定接点１６ｃに切換えると共に、マイクロコンピュータ１７が保持している局部発振周波数が固定した時におけるＶＣＯ１１の制御電圧に関するデジタルデータを、デジタル／アナログコンバータ１９に供給し、デジタル／アナログコンバータ１９がそのデジタルデータを変換して得た制御電圧をスイッチ１６を介してＶＣＯ１１に供給する。制御電圧の供給を受けたＶＣＯ１１は、制御電圧の制御により、ＰＬＬ回路が安定した状態と同じ周波数で発振し、この局部発振周波数に対応した周波数が受信部２０で受信される。そして、このようにスイッチ１６の可動接点１６ａを第２の固定接点１６ｃに接続した状態では、ＰＬＬ回路を構成する分周器１２と基準発振器１３と位相検出器１４は、例えばマイクロコンピュータ１７の制御で動作を停止させる。
【００２０】
そして本例においては、デジタル／アナログコンバータ１９の出力によりＶＣＯ１１の発振周波数を制御している状態では、このＶＣＯ１１に供給する制御電圧を補正する処理を行うようにしてある。この補正動作は、マイクロコンピュータ１７がアナログ／デジタルコンバータ２１で変換されたデータを読取り、このデータの変動から、受信周波数のずれを判断して、その判断した周波数ずれを補正するように、デジタル／アナログコンバータ１９に供給する電圧データを補正し、ＶＣＯ１１の発振周波数を補正させ、受信部２０での受信周波数を補正させる。
【００２１】
本例の構成では、アナログ／デジタルコンバータ２１で変換されるデータとして、受信部２０内の検波回路の検波出力のセンタ電圧のデータとしてあり、受信信号の周波数変動がセンタ電圧の変動として検出されて、マイクロコンピュータ１７で判断される。マイクロコンピュータ１７でのこのセンタ電圧の判断は、例えば所定時間間隔（例えば３分から１０分程度の間隔）で行い、最初に判断した電圧値との差分をマイクロコンピュータ１７で判断し、その差分に相当する周波数変動を補正するように、マイクロコンピュータ１７からデジタル／アナログコンバータ１９に供給するデータを設定する。この場合、センタ電圧のデータを取り込む時間間隔は、省電力化性能に影響しない程度にできるだけ長くとる方がよい。
【００２２】
このようにしたことで、消費電力が大きいＰＬＬ回路を受信周波数を変える時にだけ動作させればよく、通常はＶＣＯ１１とマイクロコンピュータ１７のみによって受信部２０が同調動作するため、消費電力を大幅に減らすことができるとともに、部品性能、温度などの環境の変化によって、ＰＬＬ回路を停止させた状態で、デジタル／アナログコンバータ２１が供給する制御電圧のずれや、ＶＣＯ１１の共振素子自体の周波数のずれ等による受信周波数の変動が生じても、ＰＬＬ回路を動作させることなく、受信部２０で受信された信号から周波数を測定して、その受信周波数のずれを補正することができ、受信性能の悪化を防ぐことができるため、良好な受信をすることができる。特に、周波数のずれが著しい、短波を受信するときに絶大な効果を発揮する。
【００２３】
なお、上述した実施の形態では、ＰＬＬ回路を停止させた状態での受信周波数のずれの検出として、受信部２０内の検波回路の検波出力のセンタ電圧の変動から行う構成としたが、受信部での同調周波数の変動に対応して、その状態が変動する出力信号であれば、他の信号の状態から受信周波数のずれを検出しても良い。例えば、受信部２０内で変換された中間周波信号の状態（中間周波数とのずれ等）から、受信周波数のずれを検出する構成としても良い。
【００２４】
また、上述した実施の形態では、同調周波数を測定する手段として検波信号のセンタ電圧データを検出するアナログ／デジタルコンバータ２１を設けたが、このアナログ／デジタルコンバータ２１を設ける代わりに、ＰＬＬ回路の制御電圧検出用のアナログ／デジタルコンバータ１８を使用して検波信号のセンタ電圧データを検出し、このコンバータ１８でＰＬＬ回路の制御電圧の検出処理と、検波出力のセンタ電圧検出処理とを切換え使用で、選択的に行う構成としても良い。この場合、コンバータ１８で検出する電圧の切換処理は、例えばスイッチ１６での切換えに連動してマイクロコンピュータ１７が制御する構成が考えられる。このようにすることで、アナログ／デジタルコンバータを図１の構成に比べて１個少なくすることができる。
【００２５】
また、上述した実施の形態では、受信部２０でラジオ放送波を受信するラジオ受信機に適用したが、他の放送波又は放送波以外の伝送信号を受信する受信機にも適用できることは勿論である。
【００２６】
【発明の効果】
請求項１に記載した発明によると、ＰＬＬ回路を停止させた状態で受信周波数の補正を行うことができ、それだけ受信中にＰＬＬ回路を作動させることが少なくなり、消費電力を大幅に減らすことができるとともに、受信性能の悪化を防ぐことができる。
【００２７】
請求項２に記載した発明によると、請求項１に記載した発明において、同調周波数測定手段は、受信部が出力する検波信号のセンタ電圧を測定する電圧測定手段としたことで、検波信号の状態から受信周波数のずれを判断でき、ＰＬＬ回路を作動させることなく良好に受信周波数のずれを判断できる。
【００２８】
請求項３に記載した発明によると、請求項２に記載した発明において、検波信号のセンタ電圧を測定する電圧測定手段を、制御電圧測定手段と同一の電圧測定手段で構成し、両電圧の測定を電圧測定手段で選択的に行う構成としたことで、それだけ簡単な構成で受信周波数のずれを検出できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による構成の例を示すブロック図である。
【図２】従来の受信機の構成の一例を示すブロック図である。
【符号の説明】
１１…電圧制御発振器（ＶＣＯ）、１２…可変分周器、１３…基準発振器、１４…位相検出器、１５…ローパスフィルタ（ＬＰＦ）、１６…スイッチ、１７…マイクロコンピュータ、１８…アナログ／デジタルコンバータ、１９…デジタル／アナログコンバータ、２０…受信部、２１…アナログ／デジタルコンバータ
Claims (5)
- 制御電圧値に対応した周波数を発振させる電圧制御発振器と、
前記電圧制御発振器からの出力発振周波数を分周する可変分周器と、
所定の基準周波数を発振させる基準発振器と、
前記可変分周器からの出力周波数と前記基準発振器からの出力周波数との位相差を検出する位相検出器と、
前記位相検出器からの出力電圧を平滑化して前記電圧制御発振器に前記制御電圧値として供給するローパスフィルタとを備えるフェーズロックドループ回路と、
前記電圧制御発振器の出力発振周波数に対応した周波数の信号に同調して、当該同調した受信信号を受信処理する受信手段と、
前記電圧制御発振器に供給される前記制御電圧値を測定する制御電圧測定手段と、
前記受信手段の同調周波数に対応した出力周波数を測定する同調周波数測定手段と、
前記フェーズロックドループ回路の発振周波数が安定したとき、前記電圧制御発振器に供給される前記制御電圧値を前記ローパスフィルタからの前記制御電圧値から前記制御電圧測定手段が測定した前記制御電圧値に切り換える切換手段と、
前記同調周波数測定手段によって、前記受信手段での前記同調周波数のずれを検出したとき、そのずれに基づいて前記電圧制御発振器に供給される前記制御電圧値を補正する制御手段とを有し、
前記制御電圧測定手段と前記同調周波数測定手段は同一の手段であり、前記制御電圧値の測定と前記出力周波数の測定は選択的に行われる
ことを特徴とする受信機。 - 請求項１記載の受信機において、
前記同調周波数測定手段による前記出力周波数の測定は所定の間隔で行われる
ことを特徴とする受信機。 - 請求項１記載の受信機において、
前記同調周波数測定手段は、前記受信手段の検波回路が出力する検波信号のセンタ電圧を測定するセンタ電圧測定手段である
ことを特徴とする受信機。 - 請求項１記載の受信機において、
前記同調周波数測定手段は、前記受信手段により変換された中間周波信号を測定する中間周波信号測定手段である
ことを特徴とする受信機。 - 電圧制御発振器により制御電圧値に対応した周波数を発振させるステップと、
可変分周器により前記電圧制御発振器からの出力発振周波数を分周するステップと、
基準発振器により所定の基準周波数を発振させるステップと、
前記可変分周器からの出力周波数と前記基準発振器からの出力周波数との位相差を位相検出器により検出するステップと、
フェーズロックドループ回路のローパスフィルタにより前記位相検出器からの出力電圧を平滑化して前記電圧制御発振器に前記制御電圧値として供給するステップとを備え、
前記電圧制御発振器の出力発振周波数に対応した周波数の信号に同調して、当該同調した受信信号を受信手段により受信処理するステップと、
制御電圧測定手段により前記電圧制御発振器に供給される前記制御電圧値を測定するステップと、
同調周波数測定手段により前記受信手段の同調周波数に対応した出力周波数を測定するステップと、
前記フェーズロックドループ回路の発振周波数が安定したとき、切替手段により前記電圧制御発振器に供給される前記制御電圧値を前記ローパスフィルタからの前記制御電圧値から前記制御電圧測定手段が測定した前記制御電圧値に切り換えるステップと、
前記同調周波数測定手段によって、前記受信手段での前記同調周波数のずれを検出した とき、そのずれに基づいて前記電圧制御発振器に供給される前記制御電圧値を制御手段により補正するステップとを有し、
前記制御電圧測定手段と前記同調周波数測定手段は同一の手段であり、前記制御電圧値の測定と前記出力周波数の測定を選択的に行う
ことを特徴とする受信方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08897698A JP4089003B2 (ja) | 1998-04-01 | 1998-04-01 | 受信機及び受信方法 |
| US09/281,132 US6289208B1 (en) | 1998-04-01 | 1999-03-29 | Radio receiver |
| KR1019990010957A KR100675358B1 (ko) | 1998-04-01 | 1999-03-30 | 라디오 수신기 |
| EP99302612A EP0948134A3 (en) | 1998-04-01 | 1999-04-01 | Radio receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08897698A JP4089003B2 (ja) | 1998-04-01 | 1998-04-01 | 受信機及び受信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11289270A JPH11289270A (ja) | 1999-10-19 |
| JP4089003B2 true JP4089003B2 (ja) | 2008-05-21 |
Family
ID=13957841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08897698A Expired - Fee Related JP4089003B2 (ja) | 1998-04-01 | 1998-04-01 | 受信機及び受信方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6289208B1 (ja) |
| EP (1) | EP0948134A3 (ja) |
| JP (1) | JP4089003B2 (ja) |
| KR (1) | KR100675358B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3462772B2 (ja) * | 1998-11-30 | 2003-11-05 | 三洋電機株式会社 | ラジオ受信機 |
| JP2000341165A (ja) * | 1999-05-25 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 通信装置、通信方法および記録媒体 |
| CA2288495A1 (en) * | 1999-11-02 | 2001-05-02 | Seste Dell'aera | Radio calibration by correcting the crystal frequency |
| JP3612506B2 (ja) * | 2001-09-04 | 2005-01-19 | Ｎｅｃアクセステクニカ株式会社 | 移動携帯端末装置 |
| US7151915B2 (en) * | 2001-09-26 | 2006-12-19 | Nokia Corporation | Dual mode voltage controlled oscillator having controllable bias modes and power consumption |
| US6927686B2 (en) * | 2002-12-11 | 2005-08-09 | General Electric Company | Method and apparatus for internet enabled, wireless remote sensor measurement |
| EP2119090A1 (en) | 2007-03-02 | 2009-11-18 | Nxp B.V. | Fast powering-up of data communication system |
| WO2008114205A2 (en) * | 2007-03-20 | 2008-09-25 | Nxp B.V. | Fast powering-up of data communication system |
| US9312866B2 (en) * | 2014-01-27 | 2016-04-12 | Nvidia Corporation | Phase lock loop (PLL/FLL) clock signal generation with frequency scaling to power supply voltage |
| KR20170039797A (ko) | 2015-10-01 | 2017-04-12 | 세메스 주식회사 | 샤워 헤드 유닛 및 이를 가지는 기판 처리 장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4205272A (en) * | 1977-04-13 | 1980-05-27 | Trio Kabushiki Kaisha | Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same |
| DE2814429C3 (de) * | 1978-04-04 | 1980-10-09 | Loewe Opta Gmbh, 1000 Berlin | Empfängerschaltung mit einem Frequenz sytithetisator in nachrichtentechnischen Empfangsgeräten |
| JPS5754437A (en) * | 1980-09-18 | 1982-03-31 | Nippon Telegr & Teleph Corp <Ntt> | Pll system intermittent operation |
| US5029237A (en) * | 1988-06-30 | 1991-07-02 | At&E Corporation | Radio receiver frequency control system |
| US5341402A (en) * | 1991-02-19 | 1994-08-23 | Tokyo Electric Co., Ltd. | Automatic frequency control method and device for use in receiver |
| US5335365A (en) * | 1991-07-08 | 1994-08-02 | Motorola, Inc. | Frequency synthesizer with VCO output control |
| FI100921B (fi) * | 1995-01-19 | 1998-03-13 | Nokia Telecommunications Oy | Spektrinmittausvastaanotin |
| US6122493A (en) * | 1995-11-27 | 2000-09-19 | Sanyo Electric Co., Ltd. | Radio receiver having automatic broadcasting-station selecting function |
| US5926515A (en) * | 1995-12-26 | 1999-07-20 | Samsung Electronics Co., Ltd. | Phase locked loop for improving a phase locking time |
| JPH09191249A (ja) * | 1996-01-10 | 1997-07-22 | Fujitsu Ltd | 周波数偏差補正方式 |
| US6157271A (en) * | 1998-11-23 | 2000-12-05 | Motorola, Inc. | Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor |
-
1998
- 1998-04-01 JP JP08897698A patent/JP4089003B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-29 US US09/281,132 patent/US6289208B1/en not_active Expired - Fee Related
- 1999-03-30 KR KR1019990010957A patent/KR100675358B1/ko not_active IP Right Cessation
- 1999-04-01 EP EP99302612A patent/EP0948134A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR100675358B1 (ko) | 2007-01-29 |
| JPH11289270A (ja) | 1999-10-19 |
| US6289208B1 (en) | 2001-09-11 |
| EP0948134A2 (en) | 1999-10-06 |
| EP0948134A3 (en) | 2003-09-17 |
| KR19990082787A (ko) | 1999-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0545342B1 (en) | Method of calibrating a superheterodyne receiver | |
| US5774800A (en) | Radio communication apparatus with reference frequency control based on stored characteristic control data | |
| KR100717134B1 (ko) | 자동 주파수 제어 루프 회로 | |
| JP4089003B2 (ja) | 受信機及び受信方法 | |
| EP0682413B1 (en) | PLL frequency synthesizer | |
| KR930002043B1 (ko) | Fm 수신기의 자동 주파수 제어장치 | |
| US6006078A (en) | Receiver with improved lock-up time and high tuning stability | |
| US6052419A (en) | Frequency adjusting method for use with digital receiver and frequency adjusting circuit thereof | |
| JP2002204162A (ja) | 周波数シンセサイザ、移動通信装置及び発振信号生成方法 | |
| US20070146553A1 (en) | Receiving circuit, receiving apparatus, and receiving method | |
| US7120407B2 (en) | Receiver and its tracking adjusting method | |
| KR100251631B1 (ko) | 위상동기시간의 개선을 위한 위상동기루프및 그 동기화방법 | |
| JPH10145229A (ja) | Ｐｌｌシンセサイザ | |
| JP3036460B2 (ja) | Ａｆｃ回路 | |
| JP2001211072A (ja) | Ｐｌｌ回路 | |
| KR100206462B1 (ko) | 주파수도약방식의 통신시스템을 위한 위상동기루프 | |
| JP2752850B2 (ja) | 受信機 | |
| JPH06326740A (ja) | 移動無線機 | |
| JP3677980B2 (ja) | 受信装置 | |
| KR0150119B1 (ko) | 자유발진 주파수의 드리프트 보정장치 | |
| KR100281361B1 (ko) | 온도보상이 가능한 위상동기루프 에프엠/에이엠 튜너 | |
| JPS5947496B2 (ja) | 受信機 | |
| JP2897264B2 (ja) | チューナ | |
| JPH06296135A (ja) | 位相同期回路 | |
| JPH01101723A (ja) | 受信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |