KR0150119B1 - 자유발진 주파수의 드리프트 보정장치 - Google Patents

자유발진 주파수의 드리프트 보정장치 Download PDF

Info

Publication number
KR0150119B1
KR0150119B1 KR1019950034693A KR19950034693A KR0150119B1 KR 0150119 B1 KR0150119 B1 KR 0150119B1 KR 1019950034693 A KR1019950034693 A KR 1019950034693A KR 19950034693 A KR19950034693 A KR 19950034693A KR 0150119 B1 KR0150119 B1 KR 0150119B1
Authority
KR
South Korea
Prior art keywords
signal
phase difference
output
voltage
receiving
Prior art date
Application number
KR1019950034693A
Other languages
English (en)
Other versions
KR970024563A (ko
Inventor
오원희
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950034693A priority Critical patent/KR0150119B1/ko
Publication of KR970024563A publication Critical patent/KR970024563A/ko
Application granted granted Critical
Publication of KR0150119B1 publication Critical patent/KR0150119B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

이 발명은 자유발진 주파수의 드리프트 보정장치에 관한 것으로, 스테레오 신호와 24분주신호를 입력받아 곱하기 위한 제1위상비교기와; 상기 제1위상비교기의 출력신호를 입력받아 에러 전압을 감지하기 위한 제1저역필터와; 상기 제1저역필터의 출력신호를 입력받아 출력전압을 제어하기 위한 제1전압제어기와; 상기 제1전압 제어기의 출력저압 또는 다른 전압을 입력받아 그에 따라 발진신호를 발생하기 위한 발진기와; 상기 발진기로부터 출력되는 발진신호를 분주하기 위한 분주기와; 상기 제1저역필터의 에러전압을 입력받아 위상차가 생긴 에러전압이 있을 때 스위치를 온시키기 위한 위상차 감지부와; 상기 위상차가 감지부의 출력신호를 입력받아, 일정시간 동안만 스테레오 신호를 입력받아 위상차가 있는 에러 신호를 검출하기 위한 위상차 검출부와; 상기 위상차 검출부의 출력신호를 입력받아 위상차를 없애도록 전압을 제어하여 출력하기 위한 제2전압제어기를 포함하여 구성되어, 자유발진 주파수의 드리프트로 인해 생긴 위상차를 제거하여 수위치를 정확히 하고, 정확한 스위칭으로 주파수 분리를 정확히 할 수 있는 것을 특징으로 하는 자유발전 주파수의 드리프트 보정장치에 관한 것이다.

Description

자유발진 주파수의 드리프트 보정장치
제1도는 종래의 무조정 엠피엑스 위상 동기 루프 시스템의 구성도.
제2도는 이 발명이 실시예에 따른 자유발진 주파수의 드리프트 보정장치의 구성도.
* 도면의 주요부분에 대한 부호의 설명
21 : 제1위상비교기 22 : 제1저역필터
23 : 제1전압제어기 24 : 발진기
25 : 분주기 29 : 제2전압제어기
42 : 위상차 감지부 43 : 위상차 검출부
이 발명은 자유발전(Free-Running) 주파수의 드리프트(Drift) 보정장치에 관한 것으로, 더욱 상세하게 말하자면, 위상 동기 루프 시스템(PLL: Phase Locked Loop System)에서 드리프트된 자유발진 주파수와 스테레오 주파수에 의해 발생된 에러(Error)전압을 이용하여, 자유발진 주파수 드리프트를 보정시키는 자유발진 주파수의 드리프트 보정장치에 관한 것이다.
일반적으로 위상 동기 루프(PLL: Phase Locked Loop) 방식의 에프엠 검파회로는 위상비교기, 저역필터, 증폭기, 전압 제어 발진기로 이루어지는 궤환 폐회로 이다.
입력신호의 주파수 및 위상이 위상비교기에 의해 비교되어서 그 오차에 비례한 직류 전압이 발생한다.
이 오차전압은 저역필터를 통하여 증폭되고, 전압 제어 발진기에 가해져서 입력신호와 전압 제어 발진기의 발진 주파수 및 위상차를 저감시키는 방향으로 전압 제어 발진기의 주파수를 변화시키도록 되어 있다.
위상 동기 루프 방식의 회로는 서보모터의 제어회로나 에프엠 튜너 등에 이용되는 외에 가변 주파수 안정도가 좋은 국부 발진기를 만드는데에도 응용되고 있다.
라디오의 무조정 엠피엑스(MPX:Mutiplexer)는 456KHz 공진기(Resonator)를 사용하여 공진기와 제어회로에 의해 발생된 공진 주파수를 기준으로 19KHz 스테레오 신호(Pilot Signal)를 동기하기 위한 위상 동기 루프 시스템을 구성한다.
이렇게 구성된 위상 동기 루프 시스템을 통하여 엠피엑스의 본래 목적인 주파수 분리(Separation)를 한다.
종래에는 위상 동기 루프 시스템의 전압 제어 발진기를 제어하기 위하여 병렬로 연결된 제어회로로 인하여, 공진기에 의해 결정된 자유발진 주파수가 회로에서 드리프트되었다.
또한 제어회로를 구성하는 소자들의 공정 변화율이 자유발진 주파수를 드리프트하였다.
이때, 드리프트된 자유 발진 주파수와 스테레오 주파수 사이의 에러 전압에 비례하는 위상차가 발생하고, 발생된 위상차는 주파수 분리를 열악화시킨다.
이하, 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.
제1도는 종래의 무조정 엠피엑스 위상 동기 루프 시스템의 구성도이다.
제1도는 도시되어 있듯이, 종래의 무조정 엠피엑스 위상 동기 루프 시스템의 구성은, 스테레오 신호와 24분주신호를 입력받아 곱하기 위한 위상비교기(1)와; 상기 위상비교기(1)의 출력신호를 입력받아 에러전압을 감지하기 위한 저역필터(2)와; 상기 저역필터(2)의 출력신호를 입력받아 출력전압을 제어하기 위한 전압제어기(3)와; 상기 전압 제어기의 출력전압을 입력받아 그에 따라 발진신호를 발생하기 위한 발진기(4)와; 상기 발진기(4)로부터 출력되는 발진신호를 분주하기 위한 분주기(5)로 이루어진다. 상기 구성에 의한 종래의 무조정 엠피엑스 위상 동기 루프 시스템의 동작은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면 종래의 무조정 엠피엑스(MPX) 위상 동기 루프 시스템의 동작이 시작된다.
동작이 시작되면, 발진기(4)에서 출력되며, 456KHz로 자유발진하는 주파수 신호는 분주기(5)로 입력되어 24분주된 후 위상비교기(1)로 입력된다.
위상비교기(1)에서는 스테레오 신호를 입력받아 분주기(5)로부터 입력된 분주신호와 곱하여 출력한다.
위상비교기(1)로부터 출력된 신호는 저역필터(2)로 입력되고, 저역필터(2)에서는 에러전압을 감지한다.
저역필터(2)에서 출력되는 에러전압에 따라서 전압제어기(3)의 출력신호가 제어되며, 전압제어기(3)의 출력신호는 에러를 보정하도록 발진기(4)를 제어한다.
그러면, 발진기(4)의 변환된 주파수 신호는 다시 분주기(5)를 통해 위상비교기(1)로 입력되는 과정으로 이루어진다.
이때, 전압제어기(3)나 발진기(4)의 제조상의 허용편차(Tolerance)의 영향에 의하여 자유발진 주파수의 드리프트(Drift)가 발생한다.
즉, 스테레오 신호에 동기된 주파수는 자유발진 주파수에 비례한 위상차를 갖게 된다.
따라서, 이와같이 위상차를 갖는 신호가 무조정 엠피엑스 위상 동기 루프 시스템에서 출력되어 스위칭 매트릭스 블럭으로 입력된 후, 스위칭을 수행하게 되면, 정확한 주파수 분리가 이루어지지 않는다.
왜냐하면, 정확한 위상차가 없는 신호로 스위칭을 하여야 최대의 주파수 분리가 이루어지는데, 위상차가 있는 주파수 신호에 의해 스위칭을 하기 때문이다.
상기한 바와 같이, 종래의 무조정 엠피엑스(MPX) 위상 동기 루프 시스템은 전압제어기(3)나 발진기(4)의 제조상의 허용편차(Tolerance)의 영향에 의하여 자유발진 주파수에 드리프트(Drift)가 발생하고, 이 드리프트 때문에 위상차가 발생하여 스위칭시 주파수 분리를 정확하게 할 수 없는 단점이 있다.
그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로, 자유발진 주파수의 드리프트로 인해 생긴 위상차를 제거하여 스위칭을 정확히 하고, 정확한 스위칭으로 주파수 분리를 정확히 할 수 있는 자유발진 주파수의 드리프트 보정장치를 제공하고자 하는 것이다.
상기 목적을 달성하고자 하는 이 발명의 구성은, 스테레오 신호와 24분주신호를 입력받아 곱하기 위한 제1위상비교기와' 상기 제1위상비교기의 출력신호를 입력받아 에러전압을 감지하기 위한 제1저역필터와' 상기 제1저역필터의 출력신호를 입력받아 출력전압을 제어하기 위한 제1전압제어기와' 상기 제1전압 제어기의 출력전압에 따라 발진신호를 발생하기 위한 발진기와. 상기 발진기로부터 출력되는 발진신호를 분주하기 위한 분주기를 포함하는 피엘엘 시스템에 있어서' 상기 제1저역필터의 에러전압을 입력받아 위상차가 생긴 에러전압이 있는지를 감지하여, 에러전압이 감지되는 동안 하이신호를 출력하는 위상차 감지부와; 상기 위상차 감지부의 출력신호가 하이로 입력되는 일정시간 동안 상기 스테레오 신호를 입력받아, 위상차가 있는 에러 신호를 검출하기 위한 위상차 검출부와; 상기 위상차 검출부의 출력신호에 비례하는 전압을 상기 발진기에 출력하는 제2전압제어기를 포함하여 이루어진다.
상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로하여 설명하면 다음과 같다.
제2도는 이 발명이 실시예에 따른 자유발진 주파수의 드리프트 보정장치의 구성도이다.
제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 자유발진 주파수의 드리프트 보정장치의 구성은, 스테레오 신호와 24분주신호를 입력받아 곱하기 위한 제1위상비교기(21)와; 상기 제1위상비교기(21)의 출력신호를 입력받아 에러전압을 감지하기 위한 제1저역필터(22)와; 상기 제1저역필터(22)의 출력신호에 비례하는 전압을 출력하는 제1전압제어기(23)와; 상기 제1전압 제어기(23)의 출력 전압 또는 하기의 제2전압 제어기의 출력전압을 입력받아 그에따라 발진신호를 발생하기 위한 발진기(24)와; 상기 발진기(24)로부터 출력되는 발진신호를 분주하기 위한 분주기(25)와; 상기 제1저역필터(22)의 에러전압을 입력받아 스위칭을 하기 위한 제1스위치(SW1)와; 상기 제1스위치(SW1)의 출력단에 연결되어 있는 제1비교기(26)와; 상기 제1비교기(26)의 출력과 하기의 제2비교기(39)의 출력을 입력받아 노아(NOR)연산을 수행하기 위한 제2노아 게이트(28)와; 상기 제2노아 게이트(28)에 연결된 제2인버터(27)와, 스테레오 신호 및 상기 분주기(25)의 신호를 입력받는 제2위상 비교기(30)와; 상기 제1비교기(26)의 출력신호에 따라 일정시간 동안 상기 제2위상 비교기(30)의 출력신호를 전달하기 위한 단안정 멀티바이브레이터(31)와; 상기 제1비교기(26)의 출력신호와 하기의 제2저역필터(33)의 출력신호를 입력받아 노아연산을 수행하기 위한 제1노아 게이트(34)와; 상기 제1노아 게이트(34)에 연결된 제1인버터(32)와; 상기 제1인버터(32)의 신호를 입력받아 단안정 멀티바이브레이터(31)의 출력 신호를 스위칭하기 위한 제2스위치(SW2)와; 상기 제2스위치(SW2)로부터 신호를 입력받아 위상차를 감지하기 위한 제2저역필터(33)와; 상기 제2저역필터(33)에 병렬로 연결되어 있는 두 개의 아날로그/디지탈 컨버터(35,36)와; 상기 두 개의 아날로그/디지탈 컨버터(35,36)에 각각 직렬로 연결되어 있는 두 개의 축적기(Accumulator)(37,38)와; 상기 두 개의 아날로그/디지탈 컨버터(35,36)의 출력을 비교하는 제2비교기(39)와; 상기 두 개의 축적기(37,38)에 각각 직렬로 연결되어 있는 두 개의 디지탈/아날로그 컨버터(40,41)와; 상기 두 개의 디지탈/아날로그 컨버터(40,41)에 연결되어 신호의 위상차를 제거하기 위한 제2전압제어기(29)로 이루어진다.
상기 구성에 의한 이 발명의 실시예에 따른 자유발진 주파수의 드리프트 보정장치의 작용은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면 이 발명의 실시예에 따른 자유발진 주파수의 드리프트 보정장치의 동작이 시작된다.
동작이 시작되면, 발진기(24)에서 456KHz로 자유발진하는 주파수 신호가 출력되어, 분주기(25)로 입력되어 24분주된 후 위상비교기(21)로 입력된다.
위상비교기(21)에서는 스테레오 신호를 입력받아 분주기(25)로부터 입력된 분주신호와 곱하여 출력한다.
위상비교기(21)로부터 출력된 신호는 제1저역필터(22)로 입력되고, 제1저역필터(22)에서는 에러전압을 감지한다.
제1저역필터(22)에서 출력되는 에러전압에 따라서 제1전압제어기(23)의 출력 신호가 제어되며, 제1전압제어기(23)의 출력신호는 에러를 보정하도록 발진기(24)를 제어한다.
그러면, 발진기(24)의 변화된 주파수 신호는 다시 분주기(25)를 통해 위상비교기(21)로 입력된다.
이때, 제1스위치(SW1)는 오프, 제2스위치(SW2)는 오프, 단안정 멀티바이브레이터(31)는 오프, 제1비교기(26)의 출력은 로우(Low)상태이다.
여기서, 제1저역필터(22)를 통과한 신호가 자유발진 주파수의 드리프트가 생겨 신호의 위상차가 있게 되면, 에러전압이 발생한다.
그러면, 이 에러전압에 의해 제1스위치(SW1)가 온 되어 제1비교기(26)의 출력이 하이로 전환된다.
다음, 제1노아 게이트(34)의 출력은 로우로 되고, 제1인버터(32)를 거친 후에 하이가 되어 제2스위치(SW2)가 온이 된다.
동시에 단안정 멀티바이브레이터(31)는 일정기시간(△t)동안 온이 된다.
다음, 제2저역필터(33)에는 제1저역필터(22)와 같은 에러전압이 발생하고, 이 에러전압은 아날로그/디지탈 컨버터(35,36)를 통하여 축적기(37,38)에 기억된다.
기억된 신호는 디지탈/아날로그 컨버터(40,41)에서 아날로그 신호로 변환되어, 제2전압제어기(29)로 입력된다.
제2전압제어기(29)는 입력된 신호의 위상을 보정하여 발진기(24)로 출력한다.
상기의 동작 과정을 통하여 자유 발진 주파수가 위상차없이 456KHz로 정확하게 맞추어지면, 제1비교기(26)는 로우로 반전되고, 제2노아 게이트(28)의 한쪽 입력이 로우로 된다.
한편, 자유 발진 주파수가 위상차없이 456KHz로 정확하게 맞추어지면, 축적기(37,38)의 데이터에 의해 제2비교기(39)의 출력도 로우가 되고, 이 신호는 제2노아 게이트(28)의 또 다른 입력이 된다.
이러면, 제2노아 게이트(28)의 출력은 하이가 되고, 이 신호는 제2인버터(27)에서 반전되어 제1스위치(SW1)를 오프시킨다.
제1스위치(SW1)가 오프가 되면, 자유발전 주파수의 드리프트 보정장치는 원래의 위상 동기 루프 시스템의 기능을 수행하게 된다.
만일, 자유발진 주파수의 위상 및 주파수가 정확히 456KHz에 일치하지 않으면, 제1비교기(26)에는 또 에러전압이 발생하게 되어, 상기와 같은 동작을 반복하게 된다.
상기 과정을 거친 신호가 외부의 매트릭스 블럭으로 입력된 후, 스위칭을 수행하게 되면 정확한 주파수 분리가 이루어진다.
이상에서와 같이, 이 발명의 실시예에서 자유발진 주파수의 드리프트로 인해 생긴 위상차를 제거하여 스위칭을 정확히 하고, 정확한 스위칭으로 주파수 분리를 정확히 할 수 있는 자유발진 주파수의 드리프트 보정장치를 제공할 수 있다.

Claims (5)

  1. 스테레오 신호와 24분주신호를 입력받아 곱하기 위한 제1위상비교기와; 상기 제1위상비교기의 출력신호를 입력받아 에러전압을 감지하기 위한 제1저역필터와; 상기 제1저역필터의 출력신호를 입력받아 출력전압을 제어하기 위한 제1전압제어기와; 상기 제1전압 제어기의 출력전압에 따라 발진신호를 발생하기 위한 발진기와; 상기 발진기로부터 출력되는 발진신호를 분주하기 위한 분주기를 포함하는 피엘엘 시스템에 있어서, 상기 제1저역필터의 에러전압을 입력받아 위상차가 생긴 에러전압이 있는지를 감지하여, 에러전압이 감지되는 동안 하이신호를 출력하는 위상차 감지부와; 상기 위상차 감지부의 출력신호가 하이로 입력되는 일정시간 동안 상기 스테레오 신호를 입력받아, 위상차가 있는 에러 신호를 검출하기 위한 위상차 검출부와; 상기 위상차 검출부의 출력신호에 비례하는 전압을 상기 발진기에 출력하는 제2전압제어기를 포함하여 구성되어 짐을 특징으로 하는 자유발진 주파수의 드리프트 보정장치.
  2. 제1항에 있어서, 상기한 제2전압제어기는 주파수의 위상차를 보정하도록 전압을 출력하는 것을 특징으로 하는 자유발진 주파수의 드리프트 보정장치.
  3. 제1항에 있어서, 상기한 위상차 감지부의 구성은, 상기 제1저역필터(22)의 에러전압을 입력받아, 에러전압이 감지되면 온 되는 제1스위치(SW1)와; 상기 제1스위치(SW1)의 출력단에 연결되어 있는 제1비교기(26)와; 상기 제1비교기(26)의 출력과 제1외부신호를 입력받아 노아연산을 수행하기 위한 제2노아 게이트(28)와; 상기 제2노아 게이트(28)의 출력을 반전하는 제2인터버터(27)를 포함하여 구성되어 짐을 특징으로 하는 자유발진 주파수의 드리프트 보정장치.
  4. 제1항에 있어서, 상기한 위상차 검출부는, 위상차가 있을 때만 동작하여 위상차를 보정하는 구조인 것을 특징으로 하는 자유발전 주파수의 드리프트 보정장치.
  5. 제3항 또는 제4항에 있어서, 상기한 위상차 검출부는, 상기 스테레오 신호 및 상기 분주기(25)의 신호를 입력받는 제2위상 비교기(30)와; 상기 제1비교기(26)의 출력신호에 따라 일정시간 동안 상기 제2위상비교기(30)의 출력신호를 전달하기 위한 단안정 멀티바이브레이터(31)와; 상기 제1비교기(26)의 출력신호와 제2외부신호를 입력받아 노아연산을 수행하기 위한 제1노아 게이트(34)와; 상기 제1노아 게이트(34)에 연결된 제1인버터(32)와; 상기 제1인버터(32)의 신호를 입력받아 단안정 멀티바이브레이터(31)의 출력 신호를 스위칭하기 위한 제2스위치(SW2)와; 상기 제2스위치(SW2)로부터 신호를 입력받아 위상차를 감지하여 제2외부신호를 출력하기 위한 제2저역필터(33)와; 상기 제2저역필터(33)에 병렬로 연결되어 있는 제1,제2 아날로그/디지탈 컨버터(35,36)와; 상기 제1, 제2 아날로그/디지탈 컨버터(35,36)에 각각 직렬로 연결되어 있는 제1, 제2 축적기(37,38)와; 상기 제1, 제2 축적기(37, 38)의 출력을 비교하여 그 차이에 대한 제1외부신호를 출력하는 제2비교기(39)와; 상기 제1, 제2축적기(37,38)에 각각 직렬로 연결되어 있는 제1, 제2 디지탈/아날로그 컨버터(40,41)와; 상기 제1, 제2디지탈/아날로그 컨버터(40,41)를 포함하여 구성되어 짐을 특징을 하는 자유발진 주파수의 드리프트 보정장치.
KR1019950034693A 1995-10-10 1995-10-10 자유발진 주파수의 드리프트 보정장치 KR0150119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034693A KR0150119B1 (ko) 1995-10-10 1995-10-10 자유발진 주파수의 드리프트 보정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034693A KR0150119B1 (ko) 1995-10-10 1995-10-10 자유발진 주파수의 드리프트 보정장치

Publications (2)

Publication Number Publication Date
KR970024563A KR970024563A (ko) 1997-05-30
KR0150119B1 true KR0150119B1 (ko) 1998-12-15

Family

ID=19429722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034693A KR0150119B1 (ko) 1995-10-10 1995-10-10 자유발진 주파수의 드리프트 보정장치

Country Status (1)

Country Link
KR (1) KR0150119B1 (ko)

Also Published As

Publication number Publication date
KR970024563A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US5477194A (en) Temperature compensated PLL frequency synthesizer and high-speed frequency lock method using the same
EP0682413B1 (en) PLL frequency synthesizer
JPH01196946A (ja) 周波数制御装置
JP4089003B2 (ja) 受信機及び受信方法
JPH0340333A (ja) チューナ選局装置
KR0150119B1 (ko) 자유발진 주파수의 드리프트 보정장치
US6144261A (en) Method of stabilizing holdover of a PLL circuit
US6801093B2 (en) Frequency synchronous apparatus and frequency synchronous control method
JPS6157122A (ja) Ｐｌｌ回路
JP3034388B2 (ja) 位相同期発振器
JPH0786931A (ja) 周波数シンセサイザ
JPH0851360A (ja) 位相同期ループ回路
KR100219528B1 (ko) 방송상태 식별 신호 검출장치 및 방법
KR100273965B1 (ko) 주파수위상동기루프
JPS61189011A (ja) 受信機のａｆｃ回路
KR950002440B1 (ko) 전압제어발진기의 발진주파수 보상방법
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JPH0211022A (ja) Ｐｌｌ回路
JP3033049B2 (ja) Ｄｃｆｍ回路の周波数ドリフト補正回路
JPS637022A (ja) 位相同期発振器
JPH03117222A (ja) 電圧シンセサイザ方式の受信装置
JPH06296135A (ja) 位相同期回路
JPH114362A (ja) クロック再生回路
JPS61114612A (ja) 受信機のａｆｃ回路
JPH05244212A (ja) 復調装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120525

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee