JPH01196946A - 周波数制御装置 - Google Patents

周波数制御装置

Info

Publication number
JPH01196946A
JPH01196946A JP63022312A JP2231288A JPH01196946A JP H01196946 A JPH01196946 A JP H01196946A JP 63022312 A JP63022312 A JP 63022312A JP 2231288 A JP2231288 A JP 2231288A JP H01196946 A JPH01196946 A JP H01196946A
Authority
JP
Japan
Prior art keywords
signal
vco
phase
carrier wave
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63022312A
Other languages
English (en)
Inventor
Yoshiaki Sakamoto
義明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63022312A priority Critical patent/JPH01196946A/ja
Priority to GB8901387A priority patent/GB2215541B/en
Priority to US07/302,714 priority patent/US4940951A/en
Priority to DE3902826A priority patent/DE3902826A1/de
Publication of JPH01196946A publication Critical patent/JPH01196946A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00Oscillators
    • Y10S331/02Phase locked loop having lock indicating or detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えばデジタル信号によって搬送波が位相
変調された位相変調信号を同期検波によって復調する復
調装置において、再生搬送波の喪に関する。
(従来の技術) 搬送波を用いた通信システムにおいて、受信側が同期検
波によって復調を行う場合、送信側と一致した基準位相
の搬送波を再生する必要がある。
第5図はこのような同期検波を行うシステムの一例を示
すブロックであり、ケーブルを介して伝送される2チヤ
ンネルのデジタル信号による位相変調信号を同期検波に
よって受信している。
第5図において、チューナ51にはケーブルより伝送さ
れるCATVRF信号が入力する。チュ−す51によっ
て受信された信号は、コンバータ52を介して4位相シ
フトキーインク(以下QPSK)復調回路53に入力す
る。QPSK復調回路53は、集積回路化されており、
復調部と位相検波部とから構成されている。そして、入
力端子P1に入力した入力搬送波を復調してデータ信号
を出力端子P2より出力すると共に、再生搬送波を端子
P3より入力して端子P4より入力搬送波と再生搬送波
との位相差を示す位相誤差信号を導出している。
再生搬送波はVC056によって出力される。■005
6は、前記位相制御用端子P4からの位相検波信号(入
力搬送波と再生搬送波との位相差に応じた信号)をPL
Lループフィルター54介し、電圧重畳回路55を介し
て入力する。PLLループフィルター54は位相検波信
号より高周波成分を除去する回路である。電圧重畳回路
55は、V C05Gの発生する出力の中心周波数を定
める中心電圧に前記PLLループフィルター54からの
出力を重畳してVC056に与える制御電圧を形成して
いる。これにより、vC○56の発振出力位相は、QP
SK復調回路53に入来する入力搬送波(IF搬送波)
の位相と同期することになる。
QPSK復調回路53の復調出力信号は、送信側でPC
M処理したデジタル信号を伝送するので、PCMデコー
ダ57で処理され、送信側と同じデジタル信号としてデ
コードされる。なお、チューナ51は局部発振器との間
でループを構成するPLL回路58によって受信動作が
制御されている。
上記の構成において、V C056は、コンバータ52
から出力する搬送波周波数(例えば6.4Ml−11)
と同じ発振周波数を右する水晶発振素子を接続した電圧
制御形の水晶発振回路である。このため再生搬送波の周
波数が安定する。また、再生搬送波周波数と入力搬送波
周波数との間の位相差を常に最少にするように、PLL
回路58と同じPLL動作が働く。即ち、PLLループ
フィルター54からの出力を重畳した制御電圧によって
、再生搬送波の位相を入力搬送波の位相に引き込み、誤
ったデータ、或はデータが得られない状態(同期外れ状
態)になるのを最少限に抑えている。
しかしながら、従来の回路は、かえってその安定性のた
めに引き込み範囲が狭く、電源オン時。
チャンネル切替え時、或は外乱等により頻繁に同期外れ
起こすという欠点が有った。そのため、送信側、受信測
具高精度の搬送波周波数精度が要求され、保守、設計が
難しくなる。例えば受信周波数帯として450[MH7
]を想定した場合、±100[KHz]以上の引き込み
範囲は必要であることが、実際に受信を行って実感され
た。
また、従来のシステムは、同期外れを生じたときに、そ
れを同期状態に戻す補正が困難あった。
(発明が解決しようとする課題) 従来の水晶発振素子を用いたVcOを制御する従来の周
波数制御装置は、その再生搬送波周波数の安定性のため
に引き込み範囲が狭く、同期外れを起こしたときに、そ
れを補正する手段が複雑となり、簡単な構成で容易に補
正してしまうシステムの提供が求められていた。
この発明は上記問題点を除去し、同期外れを簡単な構成
によって補正Jるようにした周波数制御[発明の構成] (課題を解決するための手段) この発明は、VcOと、伝送用搬送波をデータ信号によ
って変調した変調信号を入力し、前記VCOからの発振
出力である再生搬送波に基づいて前記変調信号を復調す
る復調手段及び、入力搬送波と再生搬送波との位相ずれ
を検出する位相検波手段とを有する手段と、前記位相検
波手段からの位相誤差信号をフィルタリングし、前記発
振出力の中心周波数を定める中心電圧に前記フィルタリ
ング出力を重畳して制御信号を形成してVcOを制御す
るVCO制御信号発生手段と、前記復調手段からのデー
タ信号の誤りを検出して誤り検出信号を出力する誤り検
出手段と、前記誤り検出信号に基づいて前記VCO制御
信号をスイープし前記VCOの発振出力位相を入力搬送
波の位相に引き込むスイープ信号発生手段とを有して構
成される。
(作用) 同期検波型の復調システムの場合、同期外れが起きると
、VCOの制御電圧は通常の引き込み動作範囲を外れ、
極端なレベルにクランプしてしまう。この発明は、同期
外れが起きたことを復調されたデータ信号に誤りが発生
することによって検出している。そして、誤り検出信号
のタイミングで、VCO制御信号発生手段からの信号を
、強制的に可変し、引き込み動作を強要する。引き込み
範囲に入れば、正常なデータ信号が復調されるので、そ
のときの制御信号レベルを出発電圧として再び通常の引
き込み動作を行うことができる。
用した場合の実施例によって説明する。
第1図はこの発明に係る周波数制御システムの一実施例
を示すブロック図である。同図中、11は信号入力端子
であり、PCM処理によるデジタル信号で送信側の伝送
搬送波が位相変調され、CATV伝送路を通して伝送さ
れる位相変調信号の入力端子である。12はQPSK復
調回路であり、前記位相変調信号をQPSK復調する復
調部と、位相変調信号の搬送波位相を検波する位相検波
部とから構成されている。復調されたデータ信号は、P
CMデコーダ13を介して出力端子14に導出されるよ
うになっている。なお、PCMデコーダ13は、誤り検
出機能を持つので、この機能を利用した誤り検出信号を
出力している。
また、QPSK復調回路12は、入力搬送波を■C01
7からの再生搬送波によって位相検波した位相検波信号
を発生している。この位相検波信号は、PLLループフ
ィルター回路15で高周波成分が除去される。リップル
状の電圧となった前記位相検波信号は、電圧重畳回路1
6でV、C017の中心周波数を与える中心電圧と重畳
されてV CO17の制御電圧となる。
さて、18は前記PCMデコーダ13からの誤り検出信
号が発生すると動作し、誤り検出信号が出力されないと
きは非導通となるスイッチである。このスイッチ18は
、V’C017を連続変位させるスィーブ電圧発生源と
しての波形発生手段19を制御している。これにより、
誤り検出信号が発生すると、スィーブ電圧が制御電圧に
重畳されることになる。
波形発生手段19としては、例えばマイクロプロセッサ
等の中央演算処理システムより自動的に発生する。
このようなシステム構成によれば、PCMデコーダ13
でデコード処理したデータ信号に誤りを検出すると、誤
り検出信号が発生してスイッチ18を動作させる。これ
により波形発生手段19からの波形に応動して前記ルー
プフィルター回路15よりスィーブ電圧が出力し、VC
O17に印加する制m電圧を変化させる。制御電圧が可
変となれば、■C017の発振出力位相が変移し、ある
電圧を呈する時に引き込み範囲に入り、入力搬送波と再
生搬送波の同期が正常に戻ることになる。
次に、PLLループフィルター回路15をオペアンプで
構成した実施例を第2図により説明する。
第2図において、第1図と同一の構成要素には同じ符号
を付す。即ち、11は信号入力端子、12はIc化され
たQPSK復調用IC113はPCMデコーダ、14は
出力端子、15はPLLループフィルター回路、16は
電圧重畳回路、11はVCOである。
但し、QPSK復調用IC12の端12aは位相検波信
号の出力端、同12bは再生搬送波の入力端、12Cは
データ信号端である。
この実施例は、PLLループフィルター回路15にオペ
アンプ21を用いることにより、スィーブ電圧発生手段
19を共用化できることを1つの特徴としている。本P
LLループフィルター回路15は、オペアンプ21の反
転入力端(−)に端12aからの位相検波信号を抵抗R
1を介して入力し、その反転入力端と、非反転入ノコ端
(+)との間に電界効果トランジスタ(以下FET)2
2のドレインD及びソースSをそれぞれ接続しである。
更に、オペアンプ21は、反転入力端と出力端間が、コ
ンデンサC1による回路と、抵抗R4及びコンデンサC
2の直列回路との並列接続で橋絡されている。
オペアンプ21の出力端からの信号は、抵抗R5を介し
て、可変抵抗R6,抵抗R7及び抵抗R8の直接接続に
て構成した電圧重畳回路16の前記抵抗R7と可変抵抗
器R6の接続点に導かれている。
これら直列接続は、電圧源端子E2からの電圧が印加さ
れ、抵抗R7とR8の接続点より制御電圧を導出してい
る。なお、オペアンプ21の非反転入力端にかかる電圧
も、電圧源端子E1からの電圧を可変抵抗器R3で調整
し抵抗R2を介して供給されている。
次に第2図の回路の動作を第3図及び第4図を参照して
説明する。なお、第3図は同期外れが起こり誤り検出信
号が発生した直後の動作を、第4図はこの発明による引
き込み動作をそれぞれ示すタイムチャートである。
V CO17からの再生搬送波と入力搬送波との位相が
同期しているときは、QPSK復調用IC12より正確
にデータ信号が得られ、誤り検出頻度も少ないので、誤
り検出信号は発生しない。この時、誤り検出信号はロウ
レベルを呈する。これによりFET22のドレイン・ソ
ース間はオフして、オペアンプ21はローパスフィルタ
ーとして動作し、位相誤差信号より高周波成分を除去す
る。
再生搬送波と入力搬送波との位相がずれると、入力端子
11から信号が導入されない状態、チューナでいえば、
局部発振周波数が受信周波数よりずれた状態となる。こ
のような状態になると、誤り頻度が高まり、甚だしい場
合にはデータ信号が得られなくなるので、PCMデコー
ダ13は誤り検出信号をFET22のゲートに印加する
。第3図Cは本実施例で発生する誤り検出信号を示し、
周期的にハイレベルとロウレベルを繰り返すパルス信号
である。このパルス信号のハイレベル期間T1にFET
22はソースドレイン間が短絡されることになる。オペ
アンプ21は、反転入力端及び非反転入力端が短絡され
ると、入力段トランジスタ(図示せず)が不平衡状態と
なるので、出力端に現れる電圧が、第3図aのLルベル
で示すようにクランプしてしまう。そして、誤り検出信
号がロウレベルを呈すると、FET22がオフするので
、出力端に現れた電圧し1はコンデンサC2,抵抗R4
を通してC2・R4の時定数で放電する。この動作は、
連続して供給される誤り検出信号のパルスに応答して連
続的に繰り返される。その結果、VC017の制御電圧
には、第3図aに示すような三角波状のスィーブ電圧波
形が重畳され、再生搬送波の周波数がスイープされる。
このスィーブ動作により、再生搬送波は制御電圧がいず
れかのレベルの時に入力搬送波に対しキャブヂレ範囲に
入り、その後はループ(VCO17゜QPSK復調用I
C12,PLLループフィルター15、電圧重畳回路1
6)がロック状態になる。これによって正常なデータ信
号が得られることになる。
第4図において、T2は入力搬送波と再生搬送波の位相
が一致した時刻を示す。この時点でコンデンサC2と抵
抗R4による充放電は停止され(第4図C参照)、PC
Mデコーダ13は誤り検出信号を生起しなくなりロウレ
ベルを連続して呈するようになる(第4図C参照)。こ
うして、ループがロック状態となり、入力搬送波と再生
搬送波との同期外れが補正される。なお、第3図す及び
第4図すは、上記同期外れ状態にお【ノるオペアンプ2
1の入力端波形である。
このように本実施例は、マイクロプロセッサ等によりパ
ルス信号を発生するだけで、VCO制御電圧が変化し、
VCO17をスィーブ制御することができる。
また、本実施例は、QPSK復調用IC12の前段、即
ち第5図でコンバータ52とQPSK復調用回路53と
の間に帯域通過フィルター(図示略)を設けることによ
って、中心周波数To±500[K Hzlの引き込み
範囲を実現した。
こうして、この発明は引き込み範囲を拡大し。
同期ずれの際の補正動作を簡単な構成で迅速に行うよう
にJることができた。
[発明の効果] 以上説明したようにこの発明によれば、簡単な構成で、
同期外れの際の迅速な補正動作を行うことが可能となっ
た。
【図面の簡単な説明】
第1図はこの発明に係る周波数制御装置の一実施例を示
すブロック図、第2図はこの発明の他の実施例を示す回
路図、第3図及び第4図は第2図の実施例の動作を説明
するタイムチャート、第5図は従来のシステムをQ P
 S K復調回路に適用した場合の回路溝成を示すブロ
ック図である。 12・・・QPSK復調回路、13・・・PGMデコー
ダ、15・・・PLLループフィルター回路、16・・
・電圧重畳回路、17・・・VCo、18・・・スイッ
チ、19・・・波形発生回路。 代理人   弁理士   伊 藤  通り 第3因

Claims (1)

  1. 【特許請求の範囲】 VCOと、 伝送用搬送波をデータ信号によって変調した変調信号を
    入力し、前記VCOからの発振出力である再生搬送波に
    基づいて前記変調信号を復調する復調手段と、入力搬送
    波と再生搬送波との位相ずれを検出する位相検波手段と
    を有する手段と、前記位相検波手段からの位相誤差信号
    をフィルタリングし、前記発振出力の中心周波数を定め
    る中心電圧に前記フィルタリング出力を重畳して制御信
    号を形成し、この信号で前記VCOの発振周波数を制御
    するVCO制御信号発生手段と、前記復調手段からのデ
    ータ信号の誤りを検出して誤り検出信号を出力する誤り
    検出手段と、前記誤り検出信号に基づいて前記VCO制
    御信号をスイープし前記VCOの発振出力位相を入力搬
    送波の位相に引き込むスイープ信号発生手段とを具備し
    たことを特徴とする周波数制御装置。
JP63022312A 1988-02-01 1988-02-01 周波数制御装置 Pending JPH01196946A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63022312A JPH01196946A (ja) 1988-02-01 1988-02-01 周波数制御装置
GB8901387A GB2215541B (en) 1988-02-01 1989-01-23 Phase lock recovery apparatus for phase locked loop circuit
US07/302,714 US4940951A (en) 1988-02-01 1989-01-27 Phase lock recovery apparatus for phase locked loop circuit
DE3902826A DE3902826A1 (de) 1988-02-01 1989-01-31 Anordnung zur rueckgewinnung der phasenverriegelung fuer eine schaltung mit einem phasenregelkreis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63022312A JPH01196946A (ja) 1988-02-01 1988-02-01 周波数制御装置

Publications (1)

Publication Number Publication Date
JPH01196946A true JPH01196946A (ja) 1989-08-08

Family

ID=12079221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63022312A Pending JPH01196946A (ja) 1988-02-01 1988-02-01 周波数制御装置

Country Status (4)

Country Link
US (1) US4940951A (ja)
JP (1) JPH01196946A (ja)
DE (1) DE3902826A1 (ja)
GB (1) GB2215541B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2251141B (en) * 1990-12-20 1994-09-28 Storno As Lock security in early/late gate synchronisation PLL
FR2682841B1 (fr) * 1991-10-21 1993-11-19 Alcatel Telspace Procede de detection de faux accrochages d'un signal de reference sur un signal initialement module en modulation numerique plurivalente decalee, procede de demodulation numerique coherente l'utilisant.
US5315623A (en) * 1992-08-04 1994-05-24 Ford Motor Company Dual mode phase-locked loop
DE4228834A1 (de) * 1992-08-29 1994-03-03 Thomson Brandt Gmbh Verfahren und Vorrichtung zum Abgleich einer PLL Stufe
JPH06216655A (ja) * 1993-01-13 1994-08-05 Nec Corp 復調回路
US5304953A (en) * 1993-06-01 1994-04-19 Motorola, Inc. Lock recovery circuit for a phase locked loop
GB9405805D0 (en) * 1994-03-24 1994-05-11 Discovision Ass Improved phase locked loop
US5867503A (en) * 1996-01-30 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Digital sound broadcasting receiver and automatic phase controlling method therefor
FI102229B1 (fi) * 1996-11-05 1998-10-30 Nokia Mobile Phones Ltd Menetelmä radiovastaanottimen virityksen parantamiseksi ja radiovastaanotin
JP3363768B2 (ja) * 1997-12-26 2003-01-08 株式会社ケンウッド ディジタル復調器
JP3434703B2 (ja) * 1998-04-17 2003-08-11 沖電気工業株式会社 位相同期回路
JP4500675B2 (ja) * 2002-06-04 2010-07-14 トムソン ライセンシング 無線信号損失の検出
CN100425002C (zh) * 2002-07-09 2008-10-08 汤姆森许可贸易公司 自动无线efm信道跳跃
JP4598691B2 (ja) * 2006-02-22 2010-12-15 富士通セミコンダクター株式会社 Pll回路及び半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1266344B (de) * 1966-08-11 1968-04-18 Telefunken Patent Anordnung zur Synchronisierung eines frei schwingenden Oszillators
US3793594A (en) * 1972-02-18 1974-02-19 Rca Corp Wide band phase-coherent self-calibrating translation loop
US3958186A (en) * 1975-03-10 1976-05-18 Motorola, Inc. Wideband phase locked loop transmitter system
DE2812377C2 (de) * 1978-03-21 1983-06-30 Siemens AG, 1000 Berlin und 8000 München Phasengeregelter Oszillator
US4316154A (en) * 1980-04-07 1982-02-16 International Telephone And Telegraph Corporation Automatic sweep and acquisition circuit for a phase locked loop
US4388598A (en) * 1980-11-03 1983-06-14 The United States Of America As Represented By The Secretary Of The Navy Loss-of-phase-lock indicator circuit
JPS58221548A (ja) * 1982-06-18 1983-12-23 Fujitsu Ltd 位相同期回路
US4527127A (en) * 1982-06-30 1985-07-02 Motorola Inc. Frequency acquisition circuit for phase locked loop
JPH0810879B2 (ja) * 1986-02-20 1996-01-31 富士通株式会社 復調装置
US4713630A (en) * 1986-07-29 1987-12-15 Communications Satellite Corporation BPSK Costas-type PLL circuit having false lock prevention
EP0302290B1 (en) * 1987-08-03 1994-12-14 Motorola Inc. Automatic frequency control system
FR2619978B1 (fr) * 1987-08-26 1994-03-25 Tonna Electronique Dispositif comportant une boucle a verrouillage de phase
US4814719A (en) * 1987-12-14 1989-03-21 Ford Aerospace & Communications Corporation Unsymmetrical QPSK demodulator

Also Published As

Publication number Publication date
DE3902826C2 (ja) 1992-04-23
DE3902826A1 (de) 1989-08-10
GB8901387D0 (en) 1989-03-15
GB2215541B (en) 1992-03-11
GB2215541A (en) 1989-09-20
US4940951A (en) 1990-07-10

Similar Documents

Publication Publication Date Title
KR950700651A (ko) Psk 복조기(psk demodulator)
JPH01196946A (ja) 周波数制御装置
EP0651520B1 (en) Control arrangements for digital radio receivers
KR100529150B1 (ko) 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치
US5949829A (en) Central error detecting circuit for FSK receiver
US5644606A (en) Receiver with two synchronization loops
JP3898839B2 (ja) 送信機
FI97662C (fi) Menetelmä kantoaallon palauttamiseksi
KR100247349B1 (ko) 심볼타이밍복구장치
EP0801486B1 (en) Carrier recovery in a multicarrier receiver
KR950022207A (ko) 엘-밴드 위상 편이키잉 변조방식을 이용한 위성통신에서의 수신기
KR0121388Y1 (ko) 위성방송 수신기의 반송파 복구장치
GB2193065A (en) Phase lock loop
JP4010709B2 (ja) Msk復調装置
KR100419427B1 (ko) 무선통신시스템에서의전압제어발진기의주파수조정방법
KR100459158B1 (ko) 아날로그/디지탈 통신 시스템에서의 반송파 복원장치
KR200173911Y1 (ko) 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치
KR100463502B1 (ko) 에이치디티브이의디지탈복조기
KR100281713B1 (ko) 코드분할다중접속방식 수신기의 클럭발생회로
KR19980015962A (ko) 위상 동기 루프 회로
KR100284403B1 (ko) 고화질 텔레비젼의 위상 부호 검출장치
KR0150119B1 (ko) 자유발진 주파수의 드리프트 보정장치
JPS61131681A (ja) 搬送波再生回路
JP3767348B2 (ja) 再生中継型中継装置
KR19980046511A (ko) 샘플링 타이밍 조정장치 및 방법