KR200173911Y1 - 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치 - Google Patents

디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치 Download PDF

Info

Publication number
KR200173911Y1
KR200173911Y1 KR2019940030894U KR19940030894U KR200173911Y1 KR 200173911 Y1 KR200173911 Y1 KR 200173911Y1 KR 2019940030894 U KR2019940030894 U KR 2019940030894U KR 19940030894 U KR19940030894 U KR 19940030894U KR 200173911 Y1 KR200173911 Y1 KR 200173911Y1
Authority
KR
South Korea
Prior art keywords
cnr
counter
output
signal
detecting
Prior art date
Application number
KR2019940030894U
Other languages
English (en)
Other versions
KR960019459U (ko
Inventor
전성식
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019940030894U priority Critical patent/KR200173911Y1/ko
Publication of KR960019459U publication Critical patent/KR960019459U/ko
Application granted granted Critical
Publication of KR200173911Y1 publication Critical patent/KR200173911Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455Demodulation-circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50Tuning indicators; Automatic tuning control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 고안은 디지탈 변조신호 영상장치에 관한 것으로 특히 수신장치를 구성하고 있는 각 블럭에 독립적으로 CNR(Carrier per Noise Ratio)을 검출하는 방법으로 CNR 검출과정에서 오류를 최소화한 디지탈 변조신호 수신장치의 CNR 검출장치에 관한 것이다.
상기와 같은 본 고안의 디지탈 변조신호 수신장치의 CNR 검출장치는 튜너에서 변환되어 출력되는 IF 주파수신호를 받아 복조하는 QPSK 복조기와, 상기 QPSK 복조기의 출력 I(In-phase), Q(Quadrature)신호를 각각 n비트로 샘플링 변환하는 제1, 2 A/D변환기와, 상기 제1, 2 A/D변환기의 각각의 출력신호를 저역통과 필터링하는 제1, 2 나이키스트 제곱근필터와, 상기 제1, 2 나이키스트 제곱근필터의 출력데이타를 샘플링 검출하여 펄스출력하는 데이타 위치검출부와, 상기 데이타 위치검출부에서 출력되는 펄스신호를 카운팅하는 카운터와, 상기 카운터의 계수값으로 부터 CNR을 검출하는 ROM 테이블과, 외부제어 신호에 의해 상기 카운터가 일정시간만 동작되도록 제어하는 카운터 동작제어부를 포함하여 구성되는 것을 특징으로 이루어진다.

Description

디지탈 변조신호 수신장치의 씨엔알(CNR) 검출장치
제1도는 종래의 CNR 검출장치를 나타낸 구성블럭도.
제2도는 BER과 CNR과의 관계를 나타낸 그래프.
제3도는 본 고안의 CNR 검출장치를 나타낸 구성블럭도.
제4도는 QPSK 신호의 제1 사분면의 데이타 분포도.
제5a도는 표준편차에 따른 확률밀도 함수 P(V)변화를 나타낸 그래프.
제5b도는 CNR에 따른 확률값을 나타낸 표.
제5c도는 본 고안의 데이타 위치검출부에서 검출되는 위치값을 나타낸 표.
* 도면의 주요부분에 대한 부호의 설명
30 : QPSK 복조기 31a, 31b : A/D변환기
32a, 32b : 나이키스트 제곱근필터 33 : 데이타 위치검출부
34 : 카운터 35 : ROM 테이블
36 : 카운터 동작제어부 37 : CNR 검출부
본 고안은 디지탈 변조신호 수신장치에 관한 것으로, 특히 수신장치를 구성하고 있는 각 블럭에 독립적으로 CNR(Carrier to Noise Ratio)을 검출하는 방법으로 CNR 검출과정에서의 오류를 최소화한 디지탈 변조신호 수신장치의 CNR 검출장치에 관한 것이다.
일반적으로 위상방송의 경우, 12㎓ 대역의 신호를 안테나에서 수신하여 LNB(Low Noise Block)에서 저잡음 증폭과 함께 1㎓ 대역의 주파수로 1차 변환하고 이 신호는 다시 튜너에서 IF(Intermediate Frequency) 주파수로 2차 변환하여 출력되게 된다.
이하, 첨부된 도면을 참고하여 종래의 CNR 검출장치에 관하여 설명하면 다음과 같다.
제1도는 종래의 CNR 검출장치를 나타낸 구성블럭도이고, 제2도는 BER(Bit Error Rate)과 CNR과의 관계를 나타낸 그래프이다.
먼저, 튜너에서 출력되는 신호를 받아 복조하는 QPSK 복조기(Quadrature Phase Shift Keying Demodulator), (1)와 상기 QPSK 복조기(1)의 아날로그 출력의 I, Q 출력신호를 차동 부호변환(Difference Converting)하는 차동 부호변환기(Difference Converter), (2)와, 상기 차동 부호변환기(2)에서 차동 부호변환된 출력신호를 받아 프레임의 동기신호를 검출하여 Sync 펄스를 발생하는 프레임 동기검출부(3)와, 상기 프레임 동기검출부(3)의 Sync 펄스에 의해 클럭(CKa, CKb, CKc, CKd)을 발생시키는 클럭발생기(4)와, 상기 차동부호 변환기(2)의 출력신호와 클럭발생기(4)의 클럭신호(CKa)를 입력으로 하여 연속된 1이나 0은 클럭재생시에 에러를 유발할 수 있기 때문에 송신장치에서 적절하게 1과 0이 섞이도록 스크램블(scramble)한 것을 복구하는 디스크램블러(descrambler), (5)와, 상기 디스크램블러(5) 출력과 클럭발생기(4)의 클럭신호(CKb)를 입력으로 하여 버스트에러(Burst Error)에 견디도록 송신장치에서 인터리빙(interleaving : 간삽)되기 이전의 상태로 복원하는 디인터리버(deinterleaver), (6)와, 상기 디인터리버(6)의 출력신호를 입력으로 수신장치에서의 에러정정을 위해 하나의 에러(Single Error : SE)일때는 보정(correction)하고 이중 에러(Double Error : DE)일때는 검출하는 코드를 사용하여 DE가 발생할 때마다 클럭발생기(4)의 클럭신호(CKd)에 동기화된 펄스를 발생시키는 에러검출기(7)와, 상기 에러검출기(7)의 펄스를 일정시간 동안만 카운팅하는 카운터(8)와, C/N(Carrier to Noise)비와 펄스발생수와의 변환테이블을 저장하고 카운터(8)의 계수값으로 부터 CNR을 계산하는 마이컴(9)을 포함하여 구성된다.
상기와 같이 구성된 종래의 CNR 검출장치는 CNR이 변함에따라 비트에러율(Bit Error Rate : BER)이 변하는 것을 이용하여 역으로 BER을 검출하여 CNR을 구한 것이다.
그러나 상기와 같은 종래의 CNR 검출장치는 복조후에 사용하는 에러정정 코드에 따라 CNR을 계산하기 위한 저장값이 바뀌어야 하고 디스크램블러와 디인터리버의 동작유무에 따라 실제의 CNR을 검출하는데 있어 오류가 발생하는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 에러저정 코드나 디스크램블러, 디인터리버와 독립적으로 CNR을 검출해내서 CNR 검출과정에서의 오류를 최소화한 디지탈 변조신호 수신장치의 CNR 검출장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 고안의 디지탈 변조신호 수신장치의 CNR 검출장치는 튜너에서 변환되어 출력되는 IF 주파수신호를 받아 복조하는 QPSK 복조기와, 상기 QPSK 복조기의 출력 I(In-phase), Q(Quadrature)신호를 각각 n비트로 샘플링 변환하는 제1, 2 A/D변환기와, 상기 제1, 2 A/D변환기의 각각의 출력신호를 저역통과 필터링하는 제1, 2 나이키스트 제곱근필터와, 상기 제1, 2 나이키스트 제곱근필터의 출력데이타를 샘플링 검출하여 펄스출력하는 데이타 위치검출부와, 상기 데이타 위치검출부에서 출력되는 펄스신호를 카운팅하는 카운터와, 상기 카운터의 계수값으로 부터 CNR을 검출하는 ROM 테이블과, 외부제어 신호에 의해 상기 카운터가 일정시간만 동작되도록 제어하는 카운터 동작제어부를 포함하여 구성되는 것을 특징으로 이루어진다.
이하, 첨부된 도면을 참고하여 본 고안의 디지탈 변조신호 수신장치의 CNR 검출장치에 대하여 상세히 설명하면 다음과 같다.
제3도는 본 고안의 CNR 검출장치를 나타낸 구성블럭도이다.
디지탈 변조신호 수신장치의 튜너에서 IF(Intermediate Frequency) 주파수를 입력으로 하여 복조하는 QPSK(Quadrature Phase Shift Keying Demodulator) 복조기(30)와, 상기 QPSK 복조기에서 출력되는 I(In-phase)신호와 Q(Quadrature)신호를 타이밍클럭 복원회로에서 복원된 클럭신호로 부터 최소 2배이상 체배된 클럭을 사용하여 각각 n비트로 샘플링 변환하는 제1, 2 A/D변환기(31a), (31b)와, 상기 제1, 2 A/D변환기(31a), (31b)의 각각의 출력신호를 심볼간의 간섭을 줄이기 위해 저역통과 필터링(Low Pass Filtering)하는 제1, 2 나이키스트 제곱근필터(Nyquist Root Filter), (32a), (32b)에 의해 필터링된 데이타 신호중에서 아이패턴(Eye Pattern)이 열린 위치에서 샘플링 검출하여 펄스출력하는 데이타 위치검출부(33)와, 상기 데이타 위치검출부(33)에서 출력되는 펄스신호를 카운팅하는 카운터(34), CNR과 펄스발생수와의 변환테이블을 저장하고 있어 상기 카운터(34)의 계수값으로 부터 CNR을 검출하는 ROM 테이블(35), 외부에서 인가되는 인에이블(enable) 신호에 의해 일정시간 동안만 카운터(34)가 동작하도록 제어하는 카운터 동작제어부(36)로 이루어진 CNR 검출부(37)를 포함하여 구성된다.
상기의 카운터 동작제어부(36)로 외부에서 인가되는 인에이블 신호는 카운터(34)와 카운터 동작제어부(36)를 초기화 시키는 역할도 하게 된다.
상기와 같이 구성된 본 고안의 디지탈 변조신호 수신장치의 CNR 검출장치에서 데이타 위치검출부(33)에서 샘플링되어진 I, Q의 데이타는 QSPK 신호의 제1사분면의 데이타 분포도인 제4도에서와 같이, P(V)와 같은 분포를 갖게 된다.
여기서의 잡음을 백색 가우시안 잡음(White Gaussian Noise)으로 가정하면 가우시안 확률밀도 함수 P(V)는
이 되어 분산 δ2에 따라 P(V)는, 표준편차에 따른 P(V)변화를 나타낸 그래프인 제5a도에서와 같이 변하게 된다.
표준편차 δ는 rms 잡음전압이며 PSK 시스템에서 CNR은 다음과 같은 관계가 성립된다.
S를 1로 정규화(normalization)하면
이므로 CNR이 증가하면 제4도에서의 데이타 분포반경 r이 작아지고 CNR이 감소하면 데이타 분포반경 r이 커지는 것을 알 수 있다.
그러므로 일정 횟수만 데이타의 위치를 검출하여 P(V)의 분포를 비교하면 CNR을 구할수 있으나 하드웨어상의 단순화를 위하여 P(V)의 피크점(CNR이 ∽인 경우의 데이타 위치)인 데이타 위치에서 CNR이 변하는 것에 따라 바뀌는 확률값(CNR에 따른 P(V)의 원점 부근에서의 확률을 나타낸 표인 제5b도의)과 실제 데이타가 나타난 횟수를 비교하는 방법을 사용한다.
데이타 위치검출부(33)는 QPSK의 네 신호점에 데이타가 나타나면 펄스를 발생시키게 된다.
제5c도는 본 고안의 데이타 위치검출부에서 검출되는 네 신호점의 위치값을 나타낸 표이다(여기에서는 5bit로 샘플링한 것을 예로 들었다).
상기 데이타 위치검출부(33)에서 발생된 펄스를 카운터(34)의 값을 증가시키게 되고 카운터(34)의 출력값은 ROM테이블(35)의 어드레스를 지정하게 된다.
이때 ROM 테이블(35)은 정확한 QPSK 네 신호점에 데이타가 나타난 횟수를 어드레스로 하여 식①과 식②로 부터 미리 계산된 CNR을 데이타로 저장출력하게 된다.
상기와 같이 구성된 본 고안의 디지탈 변조신호 수신장치의 CNR 검출장치는 디지탈 변조신호 수신시의 신호상태를 알 수 있는 CNR의 검출에 있어서 각 수신장치의 구성블럭에 연계하지 않고 독립적으로 CNR(Carrier to Noise Ratio)을 검출하여 CNR 검출과정에서 발생할 수 있는 오류를 최소화 하는 효과가 있다.

Claims (1)

  1. 튜너에서 변환되어 출력되는 IF 주파수신호를 받아 복조하는 QPSK 복조기와, 상기 QPSK 복조기의 출력 I(In-phase), Q(Quadrature)신호를 각각 n비트로 샘플링 변환하는 제1, 2 A/D변환기와, 상기 제1, 2 A/D변환기의 각각의 출력신호를 저역통과 필터링하는 제1, 2 나이키스트 제곱근필터와, 상기 제1, 2 나이키스트 제곱근필터의 출력데이타를 샘플링 검출하여 펄스출력하는 데이타 위치검출부와, 상기 데이타 위치검출부에서 출력되는 펄스신호를 카운팅하는 카운터와, 상기 카운터의 계수값으로 부터 CNR을 검출하는 ROM 테이블과, 외부제어 신호에 의해 상기 카운터가 일정시간만 동작되도록 제어하는 카운터 동작제어부를 포함하여 구성되는 것을 특징으로 하는 디지탈 변조신호 수신장치의 CNR 검출장치.
KR2019940030894U 1994-11-22 1994-11-22 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치 KR200173911Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940030894U KR200173911Y1 (ko) 1994-11-22 1994-11-22 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940030894U KR200173911Y1 (ko) 1994-11-22 1994-11-22 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치

Publications (2)

Publication Number Publication Date
KR960019459U KR960019459U (ko) 1996-06-19
KR200173911Y1 true KR200173911Y1 (ko) 2000-03-02

Family

ID=19398725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940030894U KR200173911Y1 (ko) 1994-11-22 1994-11-22 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치

Country Status (1)

Country Link
KR (1) KR200173911Y1 (ko)

Also Published As

Publication number Publication date
KR960019459U (ko) 1996-06-19

Similar Documents

Publication Publication Date Title
US5490176A (en) Detecting false-locking and coherent digital demodulation using the same
EP1429509B1 (en) OFDM amplitude or frequency correction using pilots
US5065107A (en) Phase-locked loop bandwidth switching demodulator for suppressed carrier signals
US5754595A (en) Demodulated radio signals
US5539355A (en) Frequency-shift-keying detector using digital circuits
WO2001020863A9 (en) Method and apparatus for carrier phase tracking
CN101005480A (zh) 解调电路和解调方法
US5524126A (en) Symbol timing recovery using fir data interpolators
US4652834A (en) Rapid acquisition demodulation system
US4538111A (en) Circuit recovering the carrier of a signal amplitude and phase modulated by digital signals
EP0102662A2 (en) Non-PLL concurrent carrier and clock synchronization
KR100542091B1 (ko) 무반송파 진폭 위상(cap) 신호용 부호 타이밍 복구 네트워크
IE894025L (en) Automatic frequency control in the presence of data
EP0373517B1 (en) Digital automatic frequency control on pure sine waves
US6778589B1 (en) Symbol synchronous device and frequency hopping receiver
JPH01196946A (ja) 周波数制御装置
US6597725B1 (en) Carrier phase follower and frequency hopping receiver
EP0259867A2 (en) Demodulator for psk-modulated signals
KR200173911Y1 (ko) 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치
EP0517533A2 (en) Integrate and dump phase demodulator
CA1066782A (en) Receiver for synchronous signals with double phase-locked loop
JPH08107434A (ja) 2つの同期ループを有するデジタル伝送装置
US5841815A (en) Data receiver for correcting a phase of a received phase-modulated signal
FI97662C (fi) Menetelmä kantoaallon palauttamiseksi
KR100451711B1 (ko) 큐피에스케이 시스템에서 폴스 록 검출장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020927

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee