KR100451711B1 - 큐피에스케이 시스템에서 폴스 록 검출장치 - Google Patents

큐피에스케이 시스템에서 폴스 록 검출장치 Download PDF

Info

Publication number
KR100451711B1
KR100451711B1 KR1019970075433A KR19970075433A KR100451711B1 KR 100451711 B1 KR100451711 B1 KR 100451711B1 KR 1019970075433 A KR1019970075433 A KR 1019970075433A KR 19970075433 A KR19970075433 A KR 19970075433A KR 100451711 B1 KR100451711 B1 KR 100451711B1
Authority
KR
South Korea
Prior art keywords
lock
accumulator
filter
false
detection device
Prior art date
Application number
KR1019970075433A
Other languages
English (en)
Other versions
KR19990055487A (ko
Inventor
류병열
김용훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970075433A priority Critical patent/KR100451711B1/ko
Publication of KR19990055487A publication Critical patent/KR19990055487A/ko
Application granted granted Critical
Publication of KR100451711B1 publication Critical patent/KR100451711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H04L27/3836—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers in which the carrier is recovered using the received modulated signal or the received IF signal, e.g. by detecting a pilot or by frequency multiplication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Abstract

I, Q 신호를 입력받아 각각 필터링하는 제 1 및 제 2정합필터와, 상기 제 1 및 제 2정합필터에서 입력되는 I신호와 Q신호를 인가받아 필터링하는 업/다운 필터와, 상기 업/다운 필터에서 필터링된 신호를 각각 일정기간(N)동안 누적시키는 제 1 및 제 2누산기와, 상기 제 1누산기에서 누산된 출력값과 제 2누산기에서 누산된 출력값을 비교하여 트루 록(True Lock)인지 폴스 록(False Lock)인지를 검출하는 검출부로 구성되어 폴스 록(False Lock) 발생시 주파수 오프셋(offset)의 부호를 판별함으로써 정확하게 록(Lock)이 될 때까지의 소요시간을 감소시키고 신뢰도를 향상시킬 수 있다.

Description

큐피에스케이 시스템에서 폴스 록 검출장지
본 발명은 고속 전송을 위한 디지탈/위성방송 수신기에 관한 것으로, 특히 4상차동 위상 쉬프트 키잉(Quadrature phase Shift keying ; QPSK) 복조시 반송파(Carrier wave) 동기여부를 검출하는 큐피에스케이(QPSK) 시스템에서 폴스(False) 록(Lock)과 그로 인해 발생한 주파수 오프셋의 부호를 판단하는 장치에 관한 것이다.
일반적으로 위성을 사용하여 방송하는 경우에는 송신전력이 크게 취해지지 않기 때문에 효율이 좋은 변조방식을 채용하지 않으면 안된다.
따라서, 위성방송에는 디지탈 변조방법으로 효율이 좋은 QPSK 변조 방식이 많이 채용되고 있다.
즉, 상기 QPSK 방식은 진폭이 일정하고 위상 정보만을 전송하면 되기 때문에 최대로 진폭 변조가 걸려 효율이 좋다.
이러한 QPSK방식의 동작원리는 4개의 위상을 쉬프트 키잉하는 방식으로서, 데이터를 I축과 Q축으로 나누고(각각 1비트), 이 데이터에 직교한 즉, 90°위상을 쉬프트한 전송 캐리어를 각각 변조한 것이다.
따라서, QPSK 변조되어 고속 전송된 신호를 수신하는 위성방송 수신기에서는 QPSK 복조시 반송파 동기여부를 검출하는 록 검출회로가 필요하게 된다.
이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래 기술에 따른 록 검출회로를 나타낸 블록도이다.
도 1을 참조하면 QPSK 복조부(1)와, 상기 QPSK 복조부(1)에서 변조되어 전송되는 신호를 입력받아 오류를 검출하여 정정 또는 오류를 표시하는 전처리 에러 정정(FEC)부(2)와, 상기 QPSK 복조부(1)에서 전송된 신호를 입력받아 반송파 동기여부를 검출하는 록 신호를 출력하는 마이컴(3)으로 구성된다.
상기 전처리 에러 정정(FEC)부(2)는 QPSK 복조부(1)에서 전송된 신호의 오류를 감지하는 비터비 디코더(2a)와, 비터비 디코더(2a)에서 정정된 오류를 전송하는 디인터리버(2b)와, 상기 디인터리버(2b)에서 전송된 오류신호를 복호화하는 RS-디코더(2c)로 구성된다.
또한, 상기 비터비 디코더(2a)에서 출력된 비트오류율(Bit Error Rate ; BER)은 상기 QPSK 복조기(1)에서 출력되는 록 검출신호와 마이컴(3)에 입력된다.
상기 QPSK 복조기(1)에서 반송파를 제거하는 과정에서는 심볼레이트의 주파수 오프셋(offset)차가 발생하더라도 록(Lock)이 되었다는 신호를 출력한다.
따라서, 상기 전처리 에러 정정(FEC)부(2)의 비터비 디코더(2a)에서 많은 오류신호를 발생하여 상기 QPSK 복조기(1)에서 출력된 신호와 비터비 디코더(2a)에서 출력된 오류신호를 마이컴(3)으로 출력한다.
상기 마이커(3)은 무수히 많은 오류신호를 입력받아 폴스 록(False Lock) 신호를 출력함으로써 정확하게 록(Lock)이 되도록 한다.
종래 기술에 따른 록 검출회로는 주파수 차의 부호를 감지할 수 없으므로 의 주파수 차를 다 감지하여야 하므로 록(Lock)이 되기 위해서는 많은 시간이 걸리며, 노이즈에 의해 BER(Bit Error Rate)이 증가할 경우에도 폴스 록(False Lock)이라 판단하므로 신뢰도가 저하되는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로, 주파수 오프셋(offset)의 심볼레이트가
차이가 있을 때 발생하는 폴스 록(False Lock)을 감지하고 교정할 수 있는 큐피에스케이(QPSK) 시스템에서 록(Lock) 검출장치를 제공하는데 그 목적이 있다.
본 발명은 록(Lock) 검출장치에 관한 것으로, QPSK 복조기, 전처리 에러 정정(FEC)부, 마이컴을 구비한 록(Lock) 검출장치에 있어서, 수신신호(I, Q)를 입력받아 각각 필터링하는 제 1 및 제 2정합필터와, 상기 제 1 및 제 2정합필터에서 입력되는 I신호와 Q신호를 인가받아 필터링하는 업/다운 필터와, 상기 업/다운 필터에서 필터링된 신호를 각각 일정기간(N)동안 누적시키는 제 1 및 제 2누산기와, 상기 제 1누산기에서 누산된 출력값과 제 2누산기에서 누산된 출력값을 비교하여 트루 록(True Lock)인지 폴스 록(False Lock)인지를 검출하는 검출부로 구성된 록(Lock) 검출부를 포함하여 구성되는데 그 특징이 있다.
이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 록(Lock) 검출장치를 나타낸 블록도이도, 도 3은 도 2중 록(Lock) 검출부를 상세히 나타낸 블록도이다.
도 2에 도시된 바와 같이, 수신신호(I, Q)를 입력받아 복조한 후 반송파를 제거하여 출력하는 QPSK 복조부(11)와, 상기 QPSK 복조부(11)에서 전송된 신호를 입력받아 오류를 검출하고 정정하여 출력하는 전처리 에러 정정(FEC)부(12)와, 상기 QPSK 복조부(11)에서 복조된 수신신호(I, Q)를 전송받아 트루 록(True Lock)인지 폴스 록(False Lock) 인지를 판단하는 록(Lock) 검출기(13)와, 상기 록(Lock) 검출기(13)와 전처리 에러 정정(FEC)부(12)에서 출력된 신호를 인가받아 검출된 신호를 출력하는 마이컴(14)로 구성된다.
상기 록(Lock) 검출기(13)는 도 3에 도시된 바와 같이, 수신신호(I, Q)를 입력받아 출력 SN비를 최대로 하는 제 1 및 제 2정합필터(21)(22)와, 상기 제 1정합필터(21)에서 출력된 I신호와 제 2정합필터(22)에서 출력된 Q신호를 입력받아 업 필터링 하는 업 필터(23)와, 상기 제 1정합필터(22)에서 출력된 I신호와 제 2정합필터(22)에서 출력된 Q신호를 입력받아 다운 필터링 하는 다운 필터(24)와, 상기 업 필터(23)에서 필터링된 주파수의 크기를 산출하는 제 1누산기(25)와, 상기 다운 필터(24)에서 필터링된 주파수의 크기를 산출하는 제 2누산기(26)와, 상기 제 1누산기(25)에서 산출된 크기와 제 2누산기(26)에서 산출된 크기를 비교하여 트루 록(True Lock)인지 폴스 록(False Lock)인지를 판단하는 검출부(27)로 구성된다.
도 4a는 업 필터(23)의 구성을 나타낸 도면이고, 도 4b는 다운필터(24)의 구성을 나타낸 도면이다.
도 4a에 도시된 바와 같이, 상기 업 필터(23)에서 필터링되는 과정을 수식으로 표현하면 다음과 같다.
[수학식 1]
Figure pat00001
또한, 상기 다운 필터(24)에서 필터링되는 과정을 수식으로 표현하면 다음과 같다.
[수학식 2]
상기 업 필터(23)와 다운필터(24)에서 필터링된 출력값은 제 1 및 제 2누산기(25)(26)를 통해 일정구간(N) 동안 누적한다.
상기 업 필터(23)에서 필터링된 신호는 다음식을 이용ㅇ하여 제 1누산부(25)에서 일정구간(N)동안 누적시킨다.
[수학식 3]
또한, 상기 다운 필터(24)에서 필터링된 출력값은 다음식을 이용하여 제 2누산기(26)에서 일정구간(N심볼구간) 동안 누적시킨다.
[수학식 4]
상기 록(Lock) 검출부(27)는 누적하여 얻은 출력값 uk와 dk를 비교하여 트루 록(True Lock) 인지 폴스 록(False Lock)인지를 검출한다.
한편, 도 5a 내지 도 5c를 참조하여 상기 록(Lock) 검출부(27)에서 판단된 특성을 스펙트럼상 표현하면 다음과 같다.
제 1누산기(25)에서 누적된 uk가 1.6dk 이상이면 (uk > 1.6dk ) 폴스 록(False Lock)이며, 잔존하는 주파수 오프셋(offset)의 부호는 +0.25fs이므로 도 5a에 나타낸 바와 같이 우측으로 겹쳐지는 영역이 많다.
또한, 제 2누산기에서 누적된 dk가 1.6uk 이상이면 (dk > 1.6uk ) 폴스 록(False Lock)이며, 잔존하는 주파수 오프셋(offset)의 부호는 -0.25fs이므로, 도 5b에 나타낸 바와 같이 좌측으로 겹쳐지는 영역이 많다.
이와 같이, 폴스 록(False Lock)이 되면 주파수가 만큼 이동하고 이때 발생되는 에너지 차이는 1.6 이상이 된다.
한편, 제 1누산기에서 누적된 uk와 제 2누산기에서 누적된 dk가 일치하면 트루 록(True Lock)이 형성되고, 좌우측 겹쳐지는 부분이 일치한다.
본 발명에 따른 폴스 록(False Lock) 검출기는 종래의 폴스 록(False Lock) 판별시스템을 간소화 시켰고, 주파수 오프셋(offset)의 부호를 판별함으로써 정확하게 록(Lock)이 될 때까지 걸리는 시간을 단축하고 신뢰도를 향상시킬 수 있다.
도 1은 종래 기술에 따른 록(Lock) 검출장치를 나타낸 블록도
도 2는 본 발명에 따른 큐피에스케이(QPSK) 시스템에서 록(Lock) 검출장치를 나타낸 블록도
도 3은 도 2의 록(Lock) 검출부를 상세히 나타낸 블록도
도 4a는 본 발명에 따른 업 필터의 구성을 나타낸 도면
도 4b는 본 발명에 따른 다운 필터의 구성을 나타낸 도면
도 5a 내지 도 5b는 본 발명에 따른 폴스 록(False Lock) 검출 스펙트럼을 나타낸 도면
도 5c는 본 발명에 따른 트루 록(True lock) 검출 스펙트럼을 나타낸 도면
<도면의 주요부분에 대한 부호의 설명>
11 : QPSK 복조기 12 : FEC
13, 27 : 록(Lock) 검출기 14 : 마이컴
21 : 제 1정합필터 22 : 제 2정합필터
23 : 업 필터 24 : 다운 필터
25 : 제 1누산기 26 : 제 2누산기

Claims (4)

  1. I, Q 신호를 입력받아 각각 필터링하는 제 1 및 제 2정합필터와, 상기 제 1 및 제 2정합필터에서 입력되는 I신호와 Q신호를 인가받아 필터링하는 업/다운 필터와, 상기 업/다운 필터에서 필터링된 신호를 각각 일정기간(N)동안 누적시키는 제 1 및 제 2누산기와, 상기 제 1누산기에서 누산된 출력값과 제 2누산기에서 누산된 출력값을 비교하여 트루 록(True Lock)인지 폴스 록(False Lock)인지를 검출하는 검출부로 구성됨을 특징으로 하는 큐피에스케이(QPSK) 시스템에서 록(Lock) 검출장치.
  2. 제 1항에 있어서,
    상기 제 1누산기와 제 2누산기의 출력값이 일치하면 트루 록(True Lock) 임을 특징으로 하는 큐피에스케이(QPSK) 시스템에서 록(Lock) 검출장치.
  3. 제 1항에 있어서,
    상기 제 1누산기의 누적값이 제 2누산기의 누적값 이상이면 폴스 록(False Lock)이며 주파수 오프셋(offset)의 부호는 플러스(+)임을 특징으로 하는 큐피에스케이(QPSK) 시스템에서 록(Lock) 검출장치.
  4. 제 3항에 있어서,
    상기 제 1누산기의 누적값이 제 2누산기의 누적값 이하이면 폴스 록(False Lock)이고, 주파수 오프셋(offset)의 부호는 마이너스(-)임을 특징으로 하는 큐피에스케이(QPSK) 시스템에서 록(Lock) 검출장치.
KR1019970075433A 1997-12-27 1997-12-27 큐피에스케이 시스템에서 폴스 록 검출장치 KR100451711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075433A KR100451711B1 (ko) 1997-12-27 1997-12-27 큐피에스케이 시스템에서 폴스 록 검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075433A KR100451711B1 (ko) 1997-12-27 1997-12-27 큐피에스케이 시스템에서 폴스 록 검출장치

Publications (2)

Publication Number Publication Date
KR19990055487A KR19990055487A (ko) 1999-07-15
KR100451711B1 true KR100451711B1 (ko) 2005-09-30

Family

ID=37305042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075433A KR100451711B1 (ko) 1997-12-27 1997-12-27 큐피에스케이 시스템에서 폴스 록 검출장치

Country Status (1)

Country Link
KR (1) KR100451711B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508538B1 (ko) 2012-04-27 2015-04-06 삼성전기주식회사 튜너의 폴스 락 방지 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379394B1 (ko) * 2000-08-18 2003-04-10 엘지전자 주식회사 디지털 방송 수신기의 락 검출 장치 및 방법
KR100487332B1 (ko) * 2002-10-31 2005-05-03 엘지전자 주식회사 디지털 ｔｖ의 락 검출 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121071A (en) * 1991-07-31 1992-06-09 Loral Aerospace Corp. Lock detector for unbalanced QPSK demodulators
KR970060707A (ko) * 1996-01-02 1997-08-12 빈센트 비. 인그라시아 데이터 동기화기 록 검출기 및 록 검출 신호 발생 방법
US5699385A (en) * 1993-12-03 1997-12-16 Scientific-Atlanta, Inc. Method and apparatus for locating and tracking a QPSK carrier
KR19980021021A (ko) * 1996-09-13 1998-06-25 구자홍 디지탈 록 검출회로
KR100407916B1 (ko) * 1996-12-27 2004-03-24 엘지전자 주식회사 큐피에스케이 복조장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121071A (en) * 1991-07-31 1992-06-09 Loral Aerospace Corp. Lock detector for unbalanced QPSK demodulators
US5699385A (en) * 1993-12-03 1997-12-16 Scientific-Atlanta, Inc. Method and apparatus for locating and tracking a QPSK carrier
KR970060707A (ko) * 1996-01-02 1997-08-12 빈센트 비. 인그라시아 데이터 동기화기 록 검출기 및 록 검출 신호 발생 방법
KR19980021021A (ko) * 1996-09-13 1998-06-25 구자홍 디지탈 록 검출회로
KR100407916B1 (ko) * 1996-12-27 2004-03-24 엘지전자 주식회사 큐피에스케이 복조장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508538B1 (ko) 2012-04-27 2015-04-06 삼성전기주식회사 튜너의 폴스 락 방지 장치 및 방법

Also Published As

Publication number Publication date
KR19990055487A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
CN1055581C (zh) 解调电路和解调方法
EP1429509B1 (en) OFDM amplitude or frequency correction using pilots
US5602879A (en) Clock recovering circuit for digital demodulator
JPH10336262A (ja) ディジタル信号の伝送品質測定回路
US8498349B2 (en) Demodulation and decoding for frequency modulation (FM) receivers with radio data system (RDS) or radio broadcast data system (RBDS)
US6731698B1 (en) Quadrature demodulation circuit capable for canceling offset
WO1995013677A1 (en) Method and apparatus for dual demodulation of mobile channel signals
US7046743B2 (en) Demodulator for demodulating digital modulated signals
CN1129287C (zh) 无线电数字信号接收机以及信号处理的方法
MXPA00010064A (es) Sistema de busqueda de desviacion de convertidor de bloque de ruido bajo para productos dbs.
KR100451711B1 (ko) 큐피에스케이 시스템에서 폴스 록 검출장치
US6118831A (en) Data demodulator device
US5949829A (en) Central error detecting circuit for FSK receiver
US6993096B1 (en) BS digital broadcasting receiver
EP1052819B1 (en) Digital demodulator
CA2314877C (en) Carrier reproduction circuit
JP2004523962A (ja) 周波数オフセット推定器
CN1110933C (zh) 数字解调器
US6868130B2 (en) Transmission mode detector for digital receiver
JP3691307B2 (ja) ディジタル放送受信機
EP0949772B1 (en) Radio Data System (RDS) demodulator for receiving broadcast programmes carrying both Radio Data signals and ARI signals, comprising a digital filter means for obtaining a high attenuation of ARI signals
JP3206587B2 (ja) 受信装置
JPH06261088A (ja) 復調器オフセット除去回路
US6389089B1 (en) Method of searching for pilot signals
JPH0685865A (ja) データ復号装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee