JPH06261088A - 復調器オフセット除去回路 - Google Patents
復調器オフセット除去回路Info
- Publication number
- JPH06261088A JPH06261088A JP6605593A JP6605593A JPH06261088A JP H06261088 A JPH06261088 A JP H06261088A JP 6605593 A JP6605593 A JP 6605593A JP 6605593 A JP6605593 A JP 6605593A JP H06261088 A JPH06261088 A JP H06261088A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- offset
- symbol
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 フレーム同期シンボルやパイロットシンボル
等，データ信号以外のシンボルを伝送する通信システム
においても，受信機の復調器出力で発生するオフセット
成分を正確に検出し除去できるオフセット除去回路を提
供する。 【構成】 フレーム同期シンボルやパイロットシンボル
等の特定シンボルの検出回路及びタイミング再生回路の
出力信号を用いて，データシンボルの識別タイミング時
のみ復調出力のオフセット成分を検出する手段を設け
て，データ信号以外に定期的にフレーム同期シンボルや
パイロットシンボル等の特定シンボルを伝送させる通信
システムにも適用可能とした復調器オフセット除去回
路。
等，データ信号以外のシンボルを伝送する通信システム
においても，受信機の復調器出力で発生するオフセット
成分を正確に検出し除去できるオフセット除去回路を提
供する。 【構成】 フレーム同期シンボルやパイロットシンボル
等の特定シンボルの検出回路及びタイミング再生回路の
出力信号を用いて，データシンボルの識別タイミング時
のみ復調出力のオフセット成分を検出する手段を設け
て，データ信号以外に定期的にフレーム同期シンボルや
パイロットシンボル等の特定シンボルを伝送させる通信
システムにも適用可能とした復調器オフセット除去回
路。
Description
【０００１】
【産業上の利用分野】本発明は復調器オフセット除去回
路の改良に関するものである。
路の改良に関するものである。
【０００２】
【従来の技術】従来の技術について，ＢＰＳＫ（Ｂｉｎ
ａｒｙ Ｐｈａｓｅ ＳｈｉｆｔＫｅｙｉｎｇ）変調方
式を例にして図４〜図６を用いて説明する。ＢＰＳＫ変
調方式の場合，送信側においては入力のディジタルデー
タ列は図５に示すコンスタレーション位置となるように
マッピングされた後，所定の帯域制限を受けベースバン
ド信号として生成される。このベースバンド信号によっ
て搬送波を位相変調した後，該変調信号を送信する。
ａｒｙ Ｐｈａｓｅ ＳｈｉｆｔＫｅｙｉｎｇ）変調方
式を例にして図４〜図６を用いて説明する。ＢＰＳＫ変
調方式の場合，送信側においては入力のディジタルデー
タ列は図５に示すコンスタレーション位置となるように
マッピングされた後，所定の帯域制限を受けベースバン
ド信号として生成される。このベースバンド信号によっ
て搬送波を位相変調した後，該変調信号を送信する。
【０００３】これを受信して復調する場合の最も簡単な
構成の復調器は図６の構成となる。図６の復調器の動作
について説明すると，まず入力された受信信号を検波回
路１でベースバンド信号に戻す。次に，データ識別回路
２を用いて，このベースバンド信号をタイミング再生回
路３により再生されたタイミングで識別し，ディジタル
データに再生する。
構成の復調器は図６の構成となる。図６の復調器の動作
について説明すると，まず入力された受信信号を検波回
路１でベースバンド信号に戻す。次に，データ識別回路
２を用いて，このベースバンド信号をタイミング再生回
路３により再生されたタイミングで識別し，ディジタル
データに再生する。
【０００４】ところが，検波回路１の出力でオフセット
電圧が発生すると，上記データ識別回路２に入力される
信号は復調ベースバンド信号（図７(ａ)）にオフセット
信号成分が重畳した図７(ｂ)または図７(ｃ)の信号とな
る。これは即ち識別点におけるアイが劣化していること
に他ならない。
電圧が発生すると，上記データ識別回路２に入力される
信号は復調ベースバンド信号（図７(ａ)）にオフセット
信号成分が重畳した図７(ｂ)または図７(ｃ)の信号とな
る。これは即ち識別点におけるアイが劣化していること
に他ならない。
【０００５】このため，従来技術では図４に示すよう
に，検波回路１とデータ識別回路２の間にオフセット補
正回路４及びオフセット検出回路７を設け，復調ベース
バンド信号の直流オフセット成分をオフセット検出回路
７で連続的に検出し（例えば，ローパスフィルタ等を用
いて直流成分を検出し），該検出した直流オフセット成
分をオフセット補正回路４にて除去し，復調ベースバン
ド信号を補正している。
に，検波回路１とデータ識別回路２の間にオフセット補
正回路４及びオフセット検出回路７を設け，復調ベース
バンド信号の直流オフセット成分をオフセット検出回路
７で連続的に検出し（例えば，ローパスフィルタ等を用
いて直流成分を検出し），該検出した直流オフセット成
分をオフセット補正回路４にて除去し，復調ベースバン
ド信号を補正している。
【０００６】
【発明が解決しようとする課題】上記従来技術では，伝
送データがランダムデータである場合，前記復調ベース
バンド信号の振幅成分も同様にランダム性を有するた
め，オフセットがないときには直流成分は０となる性質
を利用して直流オフセット成分を検出し補正していた。
送データがランダムデータである場合，前記復調ベース
バンド信号の振幅成分も同様にランダム性を有するた
め，オフセットがないときには直流成分は０となる性質
を利用して直流オフセット成分を検出し補正していた。
【０００７】しかし，前述の従来技術を用いた通信シス
テムにおいて，特定シンボル（例えば図５におけるデー
タ“１”振幅１）を受信時におけるフレーム同期確立の
ためのフレーム同期信号又はフェージングによる歪みを
補償するためのパイロット信号等としてデータ間に定期
的に挿入して伝送する場合，ランダムデータの中に特定
シンボルであるフレーム同期信号又はパイロット信号が
定期的に挿入されるため，上記復調波形の振幅成分のラ
ンダム性が無くなってしまう。このため，従来の構成で
は上記フレーム同期信号又はパイロット信号成分により
生じる直流成分をオフセット成分として検出してしま
い，過補正や補正不足といった誤ったオフセット補正を
行なう問題を招来していた。
テムにおいて，特定シンボル（例えば図５におけるデー
タ“１”振幅１）を受信時におけるフレーム同期確立の
ためのフレーム同期信号又はフェージングによる歪みを
補償するためのパイロット信号等としてデータ間に定期
的に挿入して伝送する場合，ランダムデータの中に特定
シンボルであるフレーム同期信号又はパイロット信号が
定期的に挿入されるため，上記復調波形の振幅成分のラ
ンダム性が無くなってしまう。このため，従来の構成で
は上記フレーム同期信号又はパイロット信号成分により
生じる直流成分をオフセット成分として検出してしま
い，過補正や補正不足といった誤ったオフセット補正を
行なう問題を招来していた。
【０００８】本発明は上記の状況に鑑み，ランダムデー
タ以外の特定シンボルを定期的に伝送する通信システム
においても，受信機の復調器出力のオフセット成分を正
しく検出して除去できるオフセット除去回路を提供する
ことを目的とする。
タ以外の特定シンボルを定期的に伝送する通信システム
においても，受信機の復調器出力のオフセット成分を正
しく検出して除去できるオフセット除去回路を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】本発明は，上記の目的を
達成するため，図１に示すようにフレーム同期信号やパ
イロット信号等の特定シンボルを検出するための検出手
段と，該検出手段の出力信号とタイミング再生手段の出
力の識別タイミング信号とによって制御され，データシ
ンボルのデータ識別点における復調信号の振幅成分のみ
を加算平均するオフセット検出手段とを設け，データシ
ンボルのみでオフセット成分を検出できる構成としてい
る。
達成するため，図１に示すようにフレーム同期信号やパ
イロット信号等の特定シンボルを検出するための検出手
段と，該検出手段の出力信号とタイミング再生手段の出
力の識別タイミング信号とによって制御され，データシ
ンボルのデータ識別点における復調信号の振幅成分のみ
を加算平均するオフセット検出手段とを設け，データシ
ンボルのみでオフセット成分を検出できる構成としてい
る。
【００１０】
【作用】本発明では，上記の如くデータシンボル以外の
特定シンボルを除いて処理する構成としたことにより，
オフセット成分の検出における絶対条件であるランダム
性が保たれ，フレーム同期信号やパイロット信号等の特
定シンボルを伝送する通信システムにも適用することが
できる。
特定シンボルを除いて処理する構成としたことにより，
オフセット成分の検出における絶対条件であるランダム
性が保たれ，フレーム同期信号やパイロット信号等の特
定シンボルを伝送する通信システムにも適用することが
できる。
【００１１】
【実施例】本発明の一実施例を図１〜図３を用いて説明
する。図２は，ディジタル信号処理を行なう場合におけ
る本発明の一実施例の要部構成を示すブロック図であ
る。図２において，検波回路１より出力される信号を，
まずＡ／Ｄ変換器１１を用いてアナログ信号からディジ
タル信号に変換する。変換されたディジタル信号は減算
器１４に入力され，補正されるべきオフセット分を減算
して，図１に示すデータ識別回路２及びタイミング再生
回路３へ入力され，該データ識別回路２の出力信号はフ
レーム同期・パイロットシンボル検出回路６へ入力され
る。
する。図２は，ディジタル信号処理を行なう場合におけ
る本発明の一実施例の要部構成を示すブロック図であ
る。図２において，検波回路１より出力される信号を，
まずＡ／Ｄ変換器１１を用いてアナログ信号からディジ
タル信号に変換する。変換されたディジタル信号は減算
器１４に入力され，補正されるべきオフセット分を減算
して，図１に示すデータ識別回路２及びタイミング再生
回路３へ入力され，該データ識別回路２の出力信号はフ
レーム同期・パイロットシンボル検出回路６へ入力され
る。
【００１２】図２に示される様に，上記Ａ／Ｄ変換器１
１の出力は，スイッチ１２を介してＮ段のシフトレジス
タ１５にも接続されている。このスイッチ１２は，図１
に示すフレーム同期・パイロットシンボル検出回路６か
らのフレーム同期・パイロットシンボル検出信号と，タ
イミング再生回路３からの識別タイミング信号とにより
スイッチ制御回路１３を介して制御される。
１の出力は，スイッチ１２を介してＮ段のシフトレジス
タ１５にも接続されている。このスイッチ１２は，図１
に示すフレーム同期・パイロットシンボル検出回路６か
らのフレーム同期・パイロットシンボル検出信号と，タ
イミング再生回路３からの識別タイミング信号とにより
スイッチ制御回路１３を介して制御される。
【００１３】Ａ／Ｄ変換器１１の出力信号波形の一例を
図３に示す。図３中，○印は識別タイミングにおけるサ
ンプル値，●印は識別タイミング以外のサンプル値であ
る。上記識別タイミングにおけるサンプル値のうち，例
えば図３のようにデータシンボルａ，ｃ及びパイロット
シンボルｂが各々配列されているものとする。
図３に示す。図３中，○印は識別タイミングにおけるサ
ンプル値，●印は識別タイミング以外のサンプル値であ
る。上記識別タイミングにおけるサンプル値のうち，例
えば図３のようにデータシンボルａ，ｃ及びパイロット
シンボルｂが各々配列されているものとする。
【００１４】スイッチ制御回路１３では，タイミング再
生回路の出力信号とフレーム同期・パイロットシンボル
検出回路の出力信号を入力し，データシンボルの識別タ
イミング時のみスイッチ１２をオンさせる様に制御信号
を出力する。したがって，Ａ／Ｄ変換器１１の出力デー
タのうち，データシンボルでかつデータシンボル識別タ
イミングにおけるサンプルデータａ，ｃのみシフトレジ
スタ１５へ入力される。このシフトレジスタ１５も，ス
イッチ１２がオンしたときのみシフト動作を行なう。
生回路の出力信号とフレーム同期・パイロットシンボル
検出回路の出力信号を入力し，データシンボルの識別タ
イミング時のみスイッチ１２をオンさせる様に制御信号
を出力する。したがって，Ａ／Ｄ変換器１１の出力デー
タのうち，データシンボルでかつデータシンボル識別タ
イミングにおけるサンプルデータａ，ｃのみシフトレジ
スタ１５へ入力される。このシフトレジスタ１５も，ス
イッチ１２がオンしたときのみシフト動作を行なう。
【００１５】なお，上記データシンボルの識別タイミン
グ，すなわち，スイッチ１２をオンさせるタイミング
は，データ以外の特定シンボルが定期的に挿入される通
信システムにおいては，予め予測することが可能であ
る。
グ，すなわち，スイッチ１２をオンさせるタイミング
は，データ以外の特定シンボルが定期的に挿入される通
信システムにおいては，予め予測することが可能であ
る。
【００１６】上記シフト動作後，シフトレジスタ１５の
各Ｎ段の出力であるＳＲ（ｎ）は（ｎは０からＮ−１ま
での整数）加算器１６により加算され，
各Ｎ段の出力であるＳＲ（ｎ）は（ｎは０からＮ−１ま
での整数）加算器１６により加算され，
【００１７】
【数１】
【００１８】が求められる。ここで，オフセットの無い
正しい検波出力をＳ（ｎ），オフセット成分をＳｏと置
くと，上記（１）式のＳＲ（ｎ）＝Ｓ（ｎ）＋Ｓｏと書
けるから，
正しい検波出力をＳ（ｎ），オフセット成分をＳｏと置
くと，上記（１）式のＳＲ（ｎ）＝Ｓ（ｎ）＋Ｓｏと書
けるから，
【００１９】
【数２】
【００２０】となる。しかしながら，上記（２）式の第
１項は，データ数Ｎをある程度大きくとっておけばデー
タのランダム性によりゼロとなり，第２項のみが加算器
１６の出力として出力される。この出力は除算器１７に
入力され，
１項は，データ数Ｎをある程度大きくとっておけばデー
タのランダム性によりゼロとなり，第２項のみが加算器
１６の出力として出力される。この出力は除算器１７に
入力され，
【００２１】Ｎ・Ｓｏ×１／Ｎ＝Ｓｏ‥‥‥‥（３）
【００２２】なる演算が行なわれ，オフセット成分Ｓｏ
が求められる。求められたオフセット成分は，オフセッ
ト補正データとしてラッチ１８で保持される。この保持
されたオフセット補正データを減算器１４でＡ／Ｄ変換
器１１の出力データから減算することにより，正確なオ
フセット補正を行なうことができる。
が求められる。求められたオフセット成分は，オフセッ
ト補正データとしてラッチ１８で保持される。この保持
されたオフセット補正データを減算器１４でＡ／Ｄ変換
器１１の出力データから減算することにより，正確なオ
フセット補正を行なうことができる。
【００２３】
【発明の効果】本発明によれば，フレーム同期・パイロ
ット信号等の特定シンボルを定期的に伝送する通信シス
テムにおいても，過補正や補正不足といった誤ったオフ
セット補正を行なうこと無く，常に正しいオフセット補
正を行なうことが可能となるため，復調部のデータ誤り
率を著しく改善できる。
ット信号等の特定シンボルを定期的に伝送する通信シス
テムにおいても，過補正や補正不足といった誤ったオフ
セット補正を行なうこと無く，常に正しいオフセット補
正を行なうことが可能となるため，復調部のデータ誤り
率を著しく改善できる。
【図１】本発明の構成を示すブロック図。
【図２】本発明の一実施例を示すブロック図。
【図３】Ａ／Ｄ変換器の出力信号の一例を示す波形図。
【図４】従来例を示すブロック図。
【図５】ＢＰＳＫ信号のコンスタレーションマップ。
【図６】最も簡単な復調器の構成を示す図。
【図７】検波出力信号の一例を示す波形図。
１ 検波回路 ２ データ識別回路 ３ タイミング再生回路 ４ オフセット補正回路 ５，７ オフセット検出回路 ６ フレーム同期・パイロットシンボル検出回路 １１ Ａ／Ｄ変換器 １２ スイッチ １３ スイッチ制御回路 １４ 減算器 １５ シフトレジスタ １６ 加算器 １７ 除算器 １８ ラッチ回路
Claims (1)
- 【請求項１】 受信した被変調波信号を検波する検波手
段と，該検波手段の出力信号におけるオフセット成分を
検出する検出手段と，前記検波手段の出力に接続され該
検波出力信号に対して前記検出手段で検出したオフセッ
ト成分を除去する補正手段と，該補正手段の出力に接続
されデータ識別タイミングを再生するタイミング再生手
段と，該タイミング再生手段から与えられるタイミング
で前記補正手段の出力信号を識別するデータ識別手段と
から成る復調器オフセット除去回路において， 前記データ識別手段の出力に接続されデータシンボル列
間に定期的に挿入される特定シンボルを検出するための
検出手段を備え， 前記補正手段は，前記特定シンボルを検出するための検
出手段及び前記タイミング再生手段の出力信号によって
制御され前記検波信号のうちデータシンボルの識別タイ
ミングにおける信号を選択してオフセット成分を検出す
る手段を備えたことを特徴とする復調器オフセット除去
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6605593A JPH06261088A (ja) | 1993-03-02 | 1993-03-02 | 復調器オフセット除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6605593A JPH06261088A (ja) | 1993-03-02 | 1993-03-02 | 復調器オフセット除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06261088A true JPH06261088A (ja) | 1994-09-16 |
Family
ID=13304810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6605593A Pending JPH06261088A (ja) | 1993-03-02 | 1993-03-02 | 復調器オフセット除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06261088A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162843A (ja) * | 1995-12-06 | 1997-06-20 | Nec Corp | Ｃｄｍａ受信装置 |
| JPH1056404A (ja) * | 1996-08-12 | 1998-02-24 | Nec Corp | Ｃｄｍａ同期捕捉回路 |
| US6415004B1 (en) | 1999-06-04 | 2002-07-02 | Mitsubishi Denki Kabushiki Kaisha | Phase detector, timing recovery device using the same, and a demodulator using the timing recovery device |
| JP2006515123A (ja) * | 2002-06-20 | 2006-05-18 | クゥアルコム・インコーポレイテッド | 通信システムにおけるｄｃオフセット |
| US8559559B2 (en) | 2002-06-20 | 2013-10-15 | Qualcomm, Incorporated | Method and apparatus for compensating DC offsets in communication systems |
| JP2014241504A (ja) * | 2013-06-11 | 2014-12-25 | 旭化成エレクトロニクス株式会社 | ダイレクトコンバージョン受信機及びその制御方法 |
-
1993
- 1993-03-02 JP JP6605593A patent/JPH06261088A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09162843A (ja) * | 1995-12-06 | 1997-06-20 | Nec Corp | Ｃｄｍａ受信装置 |
| JPH1056404A (ja) * | 1996-08-12 | 1998-02-24 | Nec Corp | Ｃｄｍａ同期捕捉回路 |
| US6278727B1 (en) | 1996-08-12 | 2001-08-21 | Nec Corporation | CDMA synchronous acquisition circuit |
| US6415004B1 (en) | 1999-06-04 | 2002-07-02 | Mitsubishi Denki Kabushiki Kaisha | Phase detector, timing recovery device using the same, and a demodulator using the timing recovery device |
| JP2006515123A (ja) * | 2002-06-20 | 2006-05-18 | クゥアルコム・インコーポレイテッド | 通信システムにおけるｄｃオフセット |
| JP2010273353A (ja) * | 2002-06-20 | 2010-12-02 | Qualcomm Inc | 通信システムにおけるｄｃオフセット |
| US8559559B2 (en) | 2002-06-20 | 2013-10-15 | Qualcomm, Incorporated | Method and apparatus for compensating DC offsets in communication systems |
| JP2014241504A (ja) * | 2013-06-11 | 2014-12-25 | 旭化成エレクトロニクス株式会社 | ダイレクトコンバージョン受信機及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| JPH06252969A (ja) | 受信復調無線信号におけるｄ．ｃ．オフセットの訂正方法および装置 | |
| US7206358B2 (en) | Error recovery apparatus of digital broadcasting receiver to compensate a phase-error generated by a broadcasting signal transmitted through a multi-path channel | |
| KR0145047B1 (ko) | 디지탈신호 기록/재생장치의 변조 및 복조회로 | |
| US7149260B2 (en) | Carrier recovery apparatus of VSB receiver and a method of recovering carrier using the same | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
| JPH06261088A (ja) | 復調器オフセット除去回路 | |
| JPH09186730A (ja) | 絶対位相検出器およびディジタル変調波復調装置 | |
| US5949829A (en) | Central error detecting circuit for FSK receiver | |
| US11929855B2 (en) | Digital receiver with phase offset compensation | |
| US8130883B2 (en) | Pulse signal reception device, pulsed QPSK signal reception device, and pulse signal reception method | |
| JP3973332B2 (ja) | ディジタル変復調の同期方式 | |
| US6933775B2 (en) | Circuit for detecting and correcting central level of FSK demodulation signal | |
| US7933362B2 (en) | Multilevel QAM symbol timing detector and multilevel QAM communication signal receiver | |
| KR20060069220A (ko) | 윈도우 기반 타이밍 복원 장치 및 방법 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| KR100451711B1 (ko) | 큐피에스케이 시스템에서 폴스 록 검출장치 | |
| JPH08223231A (ja) | デジタルデータ送信装置、受信装置およびデジタルデータ通信システム | |
| JP2009005046A (ja) | シンボル判定装置 | |
| JP3688260B2 (ja) | Ｏｆｄｍ信号復調装置の搬送波周波数同期方法および搬送波周波数同期回路 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JPH0234552B2 (ja) | ||
| JPH01101050A (ja) | コヒーレントディジタル復調において復調される信号と基準信号との間のフォールスロックを検出する方法及び装置 | |
| JPH07212425A (ja) | データ受信装置 |