CN1055581C - 解调电路和解调方法 - Google Patents

解调电路和解调方法 Download PDF

Info

Publication number
CN1055581C
CN1055581C CN94100724A CN94100724A CN1055581C CN 1055581 C CN1055581 C CN 1055581C CN 94100724 A CN94100724 A CN 94100724A CN 94100724 A CN94100724 A CN 94100724A CN 1055581 C CN1055581 C CN 1055581C
Authority
CN
China
Prior art keywords
error
output
data
demodulator
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94100724A
Other languages
English (en)
Other versions
CN1092222A (zh
Inventor
河野伸一
奥居民生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1092222A publication Critical patent/CN1092222A/zh
Application granted granted Critical
Publication of CN1055581C publication Critical patent/CN1055581C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了一种解调电路和解调方法。由一个有一个供接收载波恢复或锁相恢复的锁相环的解调器对所输入的收到信号进行解调，锁相环环路滤波器的频带由控制信号控制。解调器解调结果的误码率由误码率监视器检测，再由一个环路滤波器频带控制器根据误码率监视器输出的误码率输出控制信号，检测经解调信号的误码率，并根据检测出的误码率控制解调器锁相环环路滤波器的频带。

Description

解调电路和解调方法
本发明涉及无线电通信中用的一种无线电接收相干检测解调电路及其解调方法，特别涉及用以根据解调器经解调信号的误码率(BER)进行载波恢复的锁相环(PLL)的一种接收载波环路滤波器及其解调方法。
按惯例，锁相解调器都配备有一个载波PLL(锁相环)供再生接收载波用，锁相解调器对所收到的信号进行解调并提取已恢复的时钟脉冲。接收状态变坏时，载波PLL内接收载波环路滤波器的频带就要加以控制，使频带变窄，从而改善了因噪声引起的载波滑移电阻。
在这类解调电路中，举例说，作为控制其中解调器的环路滤波器的频带值的技术方案，提出的方法有好几种。例如，日本公开专利昭62-159505公开了在FM(调频)解调电路中采用接收信号功率作为环路滤波器频带的控制基准值；日本公开专利昭61-136308公开了先求出C/N(载波/噪声比)再用得出的C/N控制环路滤波器频带的作法。
图1是一般解调电路中用C/N控制环路滤波器频带的原理示意图。图1中，信号滤波器40让所收到的信号S通过，输出所收到的信号S11，该收到的信号S11输入到解调器44和C/N鉴频器46。噪声滤波器42让待测定的噪声通过，输出噪声信号S12，该噪声信号S12输入到C/N鉴频器46。C/N鉴频器46将所收到的信号S11与噪声信号S12加以比较，进行C/N测定，控制环路滤波器频带。
如上所述，在一般的解调器中，采用所收到信号的功率和C/N的测定结果作为控制环路滤波器频带的基准值。因此，在接收信号功率作为基准值的情况下，每个系统的基准值为了适应各系统设计出来的不同电路一般输入电平的变化情况要加以改变。此外，在测定C/N的情况下，如图1所示，须要测定接收信号频带的不同频带的功率以测出噪声，而且需要另一个与所接收信号的滤波器不同的滤波器。此外，当所测定噪声所属的频带的出现另一个载波时，检测出的功率电平就会比其载波量的实际噪声量还大，从而知道C/N测定中有误差。
鉴于现有技术的上述问题，因此本发明的目的是提供一种无须使用接收信号功率检测器或C/N检测器就能精确控制环路滤波器频带的解调电路。
本发明的另一个目的是提供一种无须使用接收信号功率检测器或C/N检测器就能精确控制环路滤波器频带的解调方法。
按照本发明的一个方面，本发明提供的解调电路包括：一个解调器，包括一个锁相环供接收载波恢复用，或对所输入的接收信号进行锁相恢复以便进行解调并输出经解调的结果，且其中锁相环的环路滤波器频带由控制信号控制；一个误码率监视器，用以检测解调器解调结果的误码率；和一个环路滤波器频带控制器，用以输出控制信号以便根据误码率监视器检测出的误码率控制锁相环的频带。
按照本发明的另一个方面，本发明提供的解调方法包括下列步骤：解调步骤，即采用解调器通过锁相恢复或接收载波恢复对所输入的接收信号进行解调，该解调器有一个锁相环以输出解调结果，锁相环有一个环路滤波器；误码率监视步骤，即检测解调器解调结果的误码率；控制信号输出步骤，即输出控制信号，以便根据误码率控制锁环的环路滤波器频带；和频带控制步骤，即用控制信号控制解调器中锁相环环路滤波器的频带。
在解调电路中，最好是由解调器输出所收到的数据和作为解调结果的经恢复的时钟脉冲，且误码监视器有一个纠错器供纠正所收到数据的误差，输出经纠正的数据；此外电路中包括：一个延迟电路，用以使所收到的数据延迟一段相应于纠错器中纠错操作所需的时间并输出经延迟的数据；一个比较器，用以将经纠正的数据与经延迟的数据加以比较，以便在经纠正的数据与经延迟的数据不一致时输出误差指示脉冲；一个误差计数器，用以对比较器出来的误差指示脉冲进行计数，其中计数值由外信号清零；一个比特计数器，用以借助于解调器输出的经恢复的时钟对所收到数据的比特数计数，并在比特计数器的计数值达预定值时输出闩锁脉冲并清除比特计数器的计数值以再次重复计数；和一个闩锁电路，用以借助比特计数器输出的闩锁脉冲闩锁误差计数器的计数值，其中环路滤波器频带控制器根据闩锁电路所闩锁的计数值输出控制信号。
在本发明的解调方法中，最好是由解调器输出所收到的数据和作为解调结果的经恢复的时钟，且误码率监视步骤包括：纠错步骤，即纠正所收到数据的误差并输出经纠错的数据；延迟步骤，即将所收到的数据延迟一段相应于纠错器中纠错操作的时间，输出经延迟的数据；比较步骤，即比较经纠错的数据与经延迟的数据，在经纠正的数据与经延迟的数据不一致时输出误差指示脉冲；误差计数步骤，即对比较步骤得出的误差指示脉冲进行计数，输出计数值，并由外信号清除该计数值；比特计数步骤，即用解调器输出的经恢复的时钟计出所收到数据的比特数，且在比特计数步骤得出的计数值达预定值时，输出闩锁脉冲并清除比特计数步骤得出的计数值，再次重复计数；和闩锁步骤，即用比特计数步骤得出的闩锁脉冲闩锁误差计数步骤得出的计数值。
按照本发明，BER(误码率)监视器监视着解调器中得出的经解调的信号，用解调器中载波恢复锁相环的环路滤波器频带根据BER而受控制。
在BER监视器中，将经纠错的所收到数据与纠错前的所收到数据在比较器中彼此加以比较，再由误差计数器对比较结果不一致的次数进行计数。鉴于此计数值表示纠错前的近似误码数，因而对近似误码数的计数要持续某固定的时间以获取所收到的信号纠错前的近似误码率。环路滤波器频带根据该近似误码率而被控制。这样就可以根据所收到信号的状态精确控制环路滤波器频带。
结合附图阅读下面的详细说明可以更清楚地了解本发明的目的、特点和优点。
图1是现有解调电路的原理图；
图2是本发明解调电路的原理图；
图3是本发明解调电路一个实施例的方框图。
现在参看各附图，其中所有附图中同样的编号和文字表示相同或相应的各部件，因此为简明计，对它们不重复说明。图2中示出了本发明解调电路的原理图。
如图2中所示，在解调电路中，具有一个用于载波恢复的PLL(锁相环)的解调器12输出所收到的数据S0，所收到的数据S0则输入到用于监视所收到数据S0的BER(误码率)并输出经检测的BER值V的BER监视器14。环路滤波器频带控制器16根据BER值V控制载波恢复用的PLL10的环路滤波器的频带，并将控制解调器12的环路滤波器的频带的控制信号输出到PLL10。
图3示出了图2所示解调电路的结构。图3中，在解调器12中，所收到的IF(中频)信号通过相干解调进行解调，输出所收到的数据S0和经恢复的时钟CL，环路滤波器频带则由环路滤波器频带控制器16输出的控制信号Sc控制。
在BER监视器14中，纠错器20输入所收到的数据S0和从解调器12输出的经恢复的时钟CL，对其进行纠错，并输出经纠正的数据S1。延迟电路22输入所收到的数据S0和经恢复的时钟CL，令所收到的数据延迟一段相当于纠错器20纠错所需的时间，并输出经延迟的数据S2。比较器24输入解调器12输出的经恢复的时钟CL、纠错器20输出的的所收到信号S1和延迟电路22输出的经延迟的所收到信号S2，并将所收到信号S1与经延迟数据S2加以比较，在该两个信号彼此不一致时输出脉冲P1。误差计数器26对比较器24的输出脉冲P1进行计数，输出计数值V1，计数值V1则由外信号加以清除。比特计数器28用解调器42输出的经恢复时钟CL进行计数。当计数值达预定计数时，比特计数器28输出脉冲P2，清除计数值，再次重复计数。闩锁电路30用比特计数器28的输出脉冲P2闩锁误差计数器26输出的计数值V1。环路滤波器频带控制器16根据闩锁电路30的输出值V输出控制信号Sc。
现在再说明图3所示的上述解调电路的工作情况。
首先，当所收到的IF信号输入到解调器12时，解调器12对所收到的IF信号进行相干解调，并将所收到的数据S0和从所收到的数据S0提取的经恢复的时钟CL输出到纠错器20和延迟电路22。纠错器20是采用维特比(Viterbi)解码算法的纠错器，它对输入的所收到数据S0进行纠错并将经纠错的数据S1输出到比较器24。延迟电路22将所输入的收到数据S0延迟一段对应于纠错器20中纠错操作的时间，将经延迟的数据S2输出到比较器24。就是说，为了在比较器24中将经纠错的数据S1与经延迟的数据S2进行比较，所收到数据S0的毕特定时应该匹配。作为比较结果，比较器24将脉冲P1输出到误差计数器26。误差计数器26对比较器24输出的脉冲P1进行计数。在误差计数器26中，计数值用外部输入加以清除，而作为清除该计数值外部输入，则采用比特计数器28的输出脉冲P2。
当纠错前的值与纠错后的值不同时，比较器24输出RZ(回零)脉冲，并对该脉冲进行计数，误差计数器26就能计出近似的误差次数。在此情况下，之所以不采用误差次数而采用近似的误差次数是因为有待与FEC(前向纠错：在接收侧进行的纠错)前所收到的数据加以比较的对象不是所发送的数据而是纠错后的所收到数据，对包含在FEC后的数据中的误码可以从主要误差次数中得出不同的值。然而，纠错前BER的大小与纠错后的不同，当然，纠错前的误差次数多于纠错后的。因此，通过比较纠错前后的比特，可以得出几乎相等的纠错前后的误码。
比特计数器28计出解调器12输出的经恢复时钟CL的数目，即所收到数据的比特数。而当比特计数器28的计数值达预定值时，比特计数器28输出脉冲P2，并自己清除计数值，再次开始计数。在比特计数器28中重复这项操作。闩锁电路30应用比特计数器28输出的脉冲P2闩锁误差计数器26输出的计数值V1。在比特计数器28进行比特计数时，闩锁电路30的这个值表示纠错前所收到数据误码的近似总和数，而将这个误差近似总和数除以比特计数器28计出的比特数就计算出近似的BER。比特计数器28的比特数是预定的，因此环路滤波器频带控制器16只要能得出闩锁电路30的输出值就能计算出BER近似值。根据这个计算出来的BER近似值，环路滤波器频带控制器16输出控制解调器12的环路滤波器频带的控制信号Sc。这样就控制了解调器12的环路滤波器频带。
其次，说明一下BER的一些实施例。这里假设比特计数器28中的计数比特数为100,000。(A)当闩锁电路30的输出值V为“3”时，BER可如下计算出来：
BER＝3/100,000＝3E-5在此值下，误差很小，所接收数据的Eb/No的估计值高，因而载波滑移率非常小。因此，即使环路滤波器频带扩大时也不会引起载波滑移，因而可用扩大环路滤波器频带来增强抑制振荡器噪声变质作用等的能力。(B)当闩锁电路30的输出值V为“3,000”时，BER可如下求出：
BER＝3,000/100,000＝3E-2在此值下，误差大一些，所收到数据的Eb/No估计值低。因此，环路滤波器频带变窄，从而使载波锁相环不致滑移开。
如上所述，按照本发明，采用BER作为控制解调器12环路滤波器频带的基准值，并采用所收到信号本身的BER近似值(FEC前后毕特之间的对比)作为BER。因此解调器12的环路滤波器频带对应于所收到信号线路状态的控制，无须使用传统系统中使用的任何所收到信号的功率检测器、任何C/N检测器等就可以进行。
尽管本发明是就一些特定的实施例进行说明的，但它并不局限于这些实施例而只受到所附权利要求书的限制。不言而喻，在不脱离本发明的范围和精神实质的前提下，熟悉本技术领域的行家们是可以对上述实施例进行更改的。

Claims (2)

1.一种解调电路，包括：
一个解调器，包括一个锁相环，供接收载波恢复用，或对所输入的接收信号进行锁相恢复以便进行解调并输出经解调的结果，且其中锁相环的环路滤波器频带由控制信号控制；
一个误码率监视器，用以检测解调器解调结果的误码率；和
一个环路滤波器频带控制器，用以输出控制信号以便根据误码率监视器检测出的误码率控制锁相环的频带，
其特征在于，所述解调器输出所收到的数据和作为解调结果的经恢复的时钟，且
所述误码率监视器包括：
一个纠错器，用以对所收到的数据进行纠错，输出经纠错的数据；
一个延迟电路，用以使所收到的数据延迟一段对应于纠错器中纠错操作的时间，并输出经延迟的数据；
一个比较器，用以将纠正的数据与经延迟的数据加以比较，以便在经纠错的数据与经延迟的数据不一致时输出误差指示脉冲；
一个误差计数器，用以对比较器出来的误差指示脉冲进行计数，其中计数值由毕特计数器(28)的输出脉冲清零；
一个比特计数器，用以借助于解调器输出的经恢复的时钟对所收到数据的比特数计数，并在毕特计数器的计数值达预定值时输出闩锁脉冲，并清除比特计数器的计数值以再次重复计数；和
一个闩锁电路，用以借助比特计数器输出的闩锁脉冲闩锁误差计数器的计数值；
所述环路滤波器频带控制器根据闩锁电路所闩锁的计数值输出控制信号。
2.一种解调方法，包括：
解调步骤，借助于锁相恢复或接收载波恢复用解调器对所输入的接收信号进行解调，该解调器有一个锁相环输出经解调的结果，该锁相环有一个环路滤波器；
误码率监视步骤，检测解调器解调结果的误码率；
控制信号输出步骤，根据误码率输出用以控制锁相环环路滤波器的频带的控制信号；和
频带控制步骤，用控制信号控制解调器中锁相环的环路滤波器的频带，
其特征在于，在所述解调步骤中，解调器输出所收到的数据和作为解调结果的已恢复时钟，且所述误码率监视步骤包括：
纠错步骤，对所收到的数据进行纠错，并输出经纠错的数据；
比较步骤，将经纠错的数据与经延迟的数据加以比较，在经纠错的数据与经延迟的数据不一致时输出误差指示脉冲；
误差计数步骤，将比较步骤中得出的误差指示脉冲进行计数，输出由在比特计数步骤中输出的脉冲加以清除的计数值；
比特计数步骤，用解调器输出的经恢复的时钟对所收到的数据的比特数进行计数，并在比特计数步骤中得出的计数值达预定值时输出闩锁脉冲，且清除比特计数步骤中得出的计数值，再次重复计数；和
闩锁步骤，用比特计数步骤中得出的闩锁脉冲闩锁误差计数步骤中得出的计数值。
CN94100724A 1993-01-13 1994-01-13 解调电路和解调方法 Expired - Fee Related CN1055581C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5004312A JPH06216655A (ja) 1993-01-13 1993-01-13 復調回路
JP004312/93 1993-01-13
JP004312/1993 1993-01-13

Publications (2)

Publication Number Publication Date
CN1092222A CN1092222A (zh) 1994-09-14
CN1055581C true CN1055581C (zh) 2000-08-16

Family

ID=11580971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94100724A Expired - Fee Related CN1055581C (zh) 1993-01-13 1994-01-13 解调电路和解调方法

Country Status (5)

Country Link
US (1) US5455536A (zh)
JP (1) JPH06216655A (zh)
CN (1) CN1055581C (zh)
AU (1) AU666993B2 (zh)
DE (1) DE4400819C2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101277405B (zh) * 2007-03-31 2013-03-27 索尼德国有限责任公司 用于处理输入信号的电路和方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090856B2 (ja) * 1994-11-08 2000-09-25 三洋電機株式会社 誤り率測定装置
US5781588A (en) * 1994-11-10 1998-07-14 Matsushita Electric Industrial Co., Ltd. FSK signal receiver
GB2303278B (en) * 1995-07-11 2000-04-26 Remo Giovanni Andrea Marzolini Improvements to demodulation systems
GB2305083B (en) * 1995-09-07 2000-03-29 Motorola Ltd Method of bit error rate calculation and apparatus therefor
US5867503A (en) * 1996-01-30 1999-02-02 Mitsubishi Denki Kabushiki Kaisha Digital sound broadcasting receiver and automatic phase controlling method therefor
US5721756A (en) * 1996-03-26 1998-02-24 Sicom, Inc. Digital receiver with tunable analog parameters and method therefor
JPH09270775A (ja) * 1996-03-28 1997-10-14 Ando Electric Co Ltd Ｐｎ符号同期引き込み回路
US6219814B1 (en) 1996-12-23 2001-04-17 International Business Machines Corporation Method and apparatus for selectively varying error correcting code (ECC) power in a direct access storage device (DASD)
DE19850567C2 (de) * 1998-11-02 2001-02-15 Wandel & Goltermann Man Holdin Verwendung einer Schaltungsanordnung und Vorrichtung zur Messung der Signalgüte eines digitalen Nachrichtenübertragungssystems
US6295614B1 (en) 2000-03-02 2001-09-25 Corning Incorporated Apparatus for estimating bit error rate by sampling in WDM communication system
US7010730B1 (en) * 2000-11-01 2006-03-07 Sunrise Telecom Incorporated System and method for testing the upstream channel of a cable network
US20020138796A1 (en) * 2001-03-23 2002-09-26 Jacob John M. Intelligent performance monitoring in optical networks using FEC statistics
US20030091048A1 (en) * 2001-11-13 2003-05-15 Jiang Sam Shiaw-Shiang Detection of ciphering parameter unsynchronization in a RLC entity
US7062165B2 (en) * 2001-12-26 2006-06-13 Nortel Networks Limited Receiver monitoring and optimization using forward error correction information
US7007220B2 (en) * 2002-03-01 2006-02-28 Broadlogic Network Technologies, Inc. Error correction coding across multiple channels in content distribution systems
US7209532B2 (en) * 2002-03-28 2007-04-24 Harris Corporation Phase lock loop and method for coded waveforms
JP3556649B2 (ja) * 2002-07-26 2004-08-18 沖電気工業株式会社 メモリの異常動作検出回路，集積回路，及び異常動作検出方法
US7151894B2 (en) * 2002-08-07 2006-12-19 Broadcom Corporation Bit error rate based system and method for optimizing communication system performance
US6862397B2 (en) * 2002-10-15 2005-03-01 The Boeing Company Method for audibly measuring optical efficiency in an installed fiber optic link
US6920591B2 (en) * 2002-12-03 2005-07-19 Adc Telecommunications, Inc. Measuring an error rate in a communication link
US7278080B2 (en) * 2003-03-20 2007-10-02 Arm Limited Error detection and recovery within processing stages of an integrated circuit
US8185812B2 (en) * 2003-03-20 2012-05-22 Arm Limited Single event upset error detection within an integrated circuit
US8650470B2 (en) 2003-03-20 2014-02-11 Arm Limited Error recovery within integrated circuit
JP4317212B2 (ja) * 2003-03-20 2009-08-19 アーム・リミテッド 集積回路の処理段における系統的及び確率的誤り検出及び復旧
US7260001B2 (en) * 2003-03-20 2007-08-21 Arm Limited Memory system having fast and slow data reading mechanisms
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8775112B2 (en) * 2003-09-15 2014-07-08 Nvidia Corporation System and method for increasing die yield
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
JP2005278122A (ja) * 2004-03-26 2005-10-06 Mitsubishi Electric Corp 受信機
US8723231B1 (en) * 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US7475304B1 (en) * 2005-02-25 2009-01-06 The United States Of America As Represented By The Secretary Of The Air Force Bit error tester
US8417838B2 (en) * 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US8412872B1 (en) 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US7440224B2 (en) * 2006-01-23 2008-10-21 Toshiba Corporation Disk drive servo
US7721049B2 (en) * 2006-03-27 2010-05-18 Kabuhsiki Kaisha Toshiba Disk drive write method
US20070279782A1 (en) * 2006-05-31 2007-12-06 Rydhan Abdul R Method and apparatus for determining offset between read and write transducers in a disk drive
US20070279781A1 (en) * 2006-05-31 2007-12-06 Toshiba America Information Systems, Inc. Channel training method and apparatus
US7457066B2 (en) * 2006-05-31 2008-11-25 Kabushiki Kiasha Toshiba Method and apparatus for phase-shift null-burst-pattern
US7436616B2 (en) * 2006-05-31 2008-10-14 Toshiba Corporation Current pulsing for unloading
US20070279790A1 (en) * 2006-05-31 2007-12-06 Tanner Brian K Adjustable output voltage regulator for disk drive
US20070279788A1 (en) * 2006-05-31 2007-12-06 Toshiba America Information Systems, Inc. Method and apparatus to perform defect scanning
US7453660B2 (en) * 2006-05-31 2008-11-18 Kabushiki Kaisha Toshiba Shock feed forward adaptive filters
US7468859B2 (en) * 2006-05-31 2008-12-23 Kabushiki Kaisha Toshiba Voice coil motor effective resistance determination
US8724483B2 (en) * 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US8453019B2 (en) * 2007-11-06 2013-05-28 Nvidia Corporation Method and system for a free running strobe tolerant interface
US8171386B2 (en) * 2008-03-27 2012-05-01 Arm Limited Single event upset error detection within sequential storage circuitry of an integrated circuit
US8161367B2 (en) * 2008-10-07 2012-04-17 Arm Limited Correction of single event upset error within sequential storage circuitry of an integrated circuit
US8687639B2 (en) * 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9331869B2 (en) * 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US8493120B2 (en) 2011-03-10 2013-07-23 Arm Limited Storage circuitry and method with increased resilience to single event upsets
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
TWI521880B (zh) * 2013-01-29 2016-02-11 國立交通大學 軟性電子錯誤防護裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065107A (en) * 1990-04-19 1991-11-12 University Of Saskatchewan Phase-locked loop bandwidth switching demodulator for suppressed carrier signals

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332029A (en) * 1980-05-16 1982-05-25 Harris Corporation Automatic alignment system for a digital modem
US4387461A (en) * 1981-03-11 1983-06-07 Ford Aerospace & Communications Corporation Experientially determined signal quality measurement device for antipodal data
CA1190289A (en) * 1981-04-28 1985-07-09 Nippon Hoso Kyokai Fm signal demodulation system
US4580101A (en) * 1983-04-06 1986-04-01 Multitone Electronics Plc FM demodulators with local oscillator frequency control circuits
US4594556A (en) * 1983-07-22 1986-06-10 Sharp Kabushiki Kaisha Demodulation circuit from FM signals and demodulation system therefor
JPS60119156A (ja) * 1983-12-01 1985-06-26 Fujitsu Ltd Ｍｓｋ直交同期検波回路
JPH0752809B2 (ja) * 1984-12-07 1995-06-05 株式会社日立製作所 Ｆｍ復調回路
US4680765A (en) * 1985-07-26 1987-07-14 Doland George D Autosync circuit for error correcting block decoders
JPS62159505A (ja) * 1986-01-07 1987-07-15 Nec Corp Ｆｍ復調回路
JPH01196946A (ja) * 1988-02-01 1989-08-08 Toshiba Corp 周波数制御装置
JPH02249341A (ja) * 1989-03-22 1990-10-05 Fujitsu Ltd 擬似エラービット積算回路
JP2621614B2 (ja) * 1990-08-22 1997-06-18 日本電気株式会社 符号誤り検出回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065107A (en) * 1990-04-19 1991-11-12 University Of Saskatchewan Phase-locked loop bandwidth switching demodulator for suppressed carrier signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101277405B (zh) * 2007-03-31 2013-03-27 索尼德国有限责任公司 用于处理输入信号的电路和方法

Also Published As

Publication number Publication date
AU5308094A (en) 1994-07-21
DE4400819C2 (de) 1995-08-17
AU666993B2 (en) 1996-02-29
DE4400819A1 (de) 1994-07-14
US5455536A (en) 1995-10-03
CN1092222A (zh) 1994-09-14
JPH06216655A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
CN1055581C (zh) 解调电路和解调方法
US5781588A (en) FSK signal receiver
CA1157120A (en) Phase-encoded data signal demodulator
US5122758A (en) Differential phase demodulator for psk-modulated signals
US5812607A (en) Method and apparatus for processing wideband data in a digital cellular communication system
US5319679A (en) Method and apparatus for recovering data from a radio signal
US5602879A (en) Clock recovering circuit for digital demodulator
EP0243589B1 (en) Radio receiver with a carrier recovery control system
CA1246153A (en) Radio receiver
CA1081364A (en) Differential detection systems with non-redundant error correction
EP0783206A2 (en) Data synchronizer lock detector and method of operation thereof
US6675326B1 (en) Method and apparatus for detecting a data receiving error
US7046743B2 (en) Demodulator for demodulating digital modulated signals
KR102023796B1 (ko) 왜곡 내성 클럭 및 데이터 복구 시스템
KR101821819B1 (ko) 데이터 프로세싱 유닛 및 데이터 프로세싱 유닛을 포함하는 신호 수신기
US7130360B2 (en) Apparatus and method for receiving digital signal
CN1464636A (zh) 数字时钟恢复装置
EP0311974B1 (en) Timing recovery system using bipolar-pattern center estimator
US6072344A (en) Phase-locked loop (PLL) circuit containing a phase detector for achieving byte alignment
CN108712418A (zh) 一种数据包及其接收机
CN104242928B (zh) 锁频环中一种基于叉积算法的频率锁定检测器处理方法
US7961832B2 (en) All-digital symbol clock recovery loop for synchronous coherent receiver systems
KR100451711B1 (ko) 큐피에스케이 시스템에서 폴스 록 검출장치
JPH06120995A (ja) ディジタル無線用受信機のフレーム同期回路
CN1714567A (zh) 载波跟踪环路锁定检测器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee