DE4400819A1

DE4400819A1 - Demodulatorschaltung und Demodulationsverfahren

Info

Publication number: DE4400819A1
Application number: DE4400819A
Authority: DE
Inventors: Shinichi Kono; Tamio Okui
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-01-13
Filing date: 1994-01-13
Publication date: 1994-07-14
Anticipated expiration: 2014-01-14
Also published as: AU5308094A; DE4400819C2; AU666993B2; US5455536A; CN1092222A; JPH06216655A; CN1055581C

Description

Die vorliegende Erfindung betrifft eine Funkempfang- Demodulatorschaltung mit kohärenter Demodulation und das da bei verwendete Demodulationsverfahren zur Verwendung im Funk verkehr und insbesondere einen Empfangsträgerwellenschlei fenfilter einer Phasenregelschleife (PLL) zur Rückgewinnung einer Trägerwelle auf der Basis einer Bitfehlerhäufigkeit (BER) eines demodulierten Signals im Demodulator und dessen Demodulationsverfahren.

Herkömmlich weist ein Phasenregeldemodulator eine Trägerwellen-PLL (Phasenregelschleife) zum Reproduzieren einer Empfangsträgerwelle auf, wobei der Phasenregel demodulator empfangene Signale demoduliert und einen zurück gewonnenen Takt extrahiert. Wenn ein Empfangszustand schlechter wird, wird ein Wellenlängenbereich bzw. ein Band eines Empfangsträgerwellenschleifenfilters in dieser Träger wellen-PLL geregelt bzw. gesteuert, um das Band schmäler zu machen, wodurch ein durch Räuschen verursachter Trägerwel len-Verschiebungswiderstand verbessert wird.

Bei einer solchen Demodulatorschaltung werden als tech nisches Konzept beispielsweise zum Steuern eines Bandwertes eines Schleifenfilters des in der Schaltung vorgesehenen Demodulators verschiedene Verfahren vorgeschlagen. D.h., wie in der JP-A-62-159505 beschrieben, wird die Empfangssignal leistung als Steuerungsreferenzwert eines Schleifenfilter bandes in einer FM-Demodulatorschaltung verwendet. Ferner wird, wie in der JP-A-61-136308 beschrieben, ein Trä ger/Rausch- (C/N-) Verhältnis bestimmt und ein Schleifenfil terband durch diesen Wert C/N gesteuert.

Fig. 3 zeigt eine Ansicht eines Konzepts einer Schlei fenfilterbandsteuerung durch ein C/N-Verhältnis bei einer herkömmlichen Demodulatorschaltung. In Fig. 3 durchläuft ein empfangenes Signal S einen Signalfilter 40, um ein empfange nes Signal S₁₁ auszugeben, das einem Demodulator 44 und ei nem C/N-Diskriminator 46 zugeführt wird. Zu messende Rausch signale durchlaufen einen Rauschsignalfilter 42, der ein Rauschsignal S₁₂ ausgibt, das dem C/N-Diskriminator 46 zuge führt wird. Der C/N-Diskriminator 46 vergleicht das empfan gene Signal S₁₁ mit dem Rauschsignal S₁₂ um einen C/N-Wert zu bestimmen, durch den ein Schleifenfilterband gesteuert wird.

Wie vorstehend beschrieben, werden bei den herkömmli chen Demodulatoren die Empfangssignalleistung und das Ergeb nis der C/N-Messung als Referenzwerte für die Schleifenfilterbandsteuerung verwendet. Wenn die Empfangssi gnalleistung als Referenzwert verwendet wird, werden Systeme erforderlich, deren Schaltungsdesign unterschiedliche Norm- Eingangssignalpegel erfordert. Daher müssen bei jedem System die Referenzwerte geändert werden. Ebenso muß bei der C/N- Messung, wie in Fig. 3 dargestellt, die Leistung eines von einem Empfangssignalband verschiedenen Frequenzbandes gemes sen werden, um das Rauschsignal zu messen, wodurch ein vom Filter für die Empfangssignale verschiedener, weiterer Fil ter erforderlich ist. Wenn eine andere Trägerwelle im Band vorhanden ist, dessen Rauschsignal gemessen wird, wird ein größerer Leistungspegel als ein tatsächlicher Rauschsignal pegel für dessen Trägerwellenmenge festgestellt, so daß bei der C/N-Messung ein Fehler verursacht wird.

Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Demodulatorschaltung bereitzustellen, durch die eine exakte Steuerung eines Schleifenfilterbandes durchgeführt werden kann, ohne daß ein Empfangssignalleistungsdetektor oder ein C/N-Detektor verwendet wird.

Ferner wird eine Schaltung für ein Demodulationsverfah ren bereitgestellt, durch die eine exakte Steuerung eines Schleifenfilterbandes durchgeführt werden kann, ohne daß ein Empfangssignalleistungsdetektor oder ein C/N-Detektor ver wendet wird.

Diese Aufgaben werden durch die Merkmale der Pa tentansprüche gelöst.

Erfindungsgemäß überwacht der BER- (Bitfehlerhäufig keits-) Monitor die Bitfehlerhäufigkeit des im Demodulator erhaltenen demodulierten Signals, wobei das Band des Schlei fenfilters der Phasenregelschleife zur Rückgewinnung der Trägerwelle im Demodulator basierend auf die Bitfehlerhäu figkeit gesteuert wird.

Im BER-Monitor werden die fehlerkorrigierten empfange nen Daten und die vor der Fehlerkorrektur empfangenen Daten im Vergleicher miteinander verglichen, wobei ein Fehlerzäh ler die Ereignisse zählt, bei denen die verglichenen Daten nicht übereinstimmen. Weil dieser Zählwert einen Bitfehler- Näherungswert vor der Fehlerkorrektur anzeigt, wird der Bit fehler-Näherungswert für eine festgelegte Zeitdauer gezählt, um vor der Fehlerkorrektur der empfangenen Signale eine genäherte Bitfehlerhäufigkeit zu erhalten. Das Schlei fenfilterband wird basierend auf die genäherte Bitfehlerhäu figkeit gesteuert. Dadurch kann die exakte Steuerung des Schleifenfilterbandes auf der Basis des Empfangsignalzu stands durchgeführt werden.

Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden Beschreibung im Zusammenhang mit den beigefügten Abbildungen verdeutlicht; es zeigen:

Fig. 1 ein Blockdiagramm eines Konzepts einer erfin dungsgemäßen Demodulatorschaltung;

Fig. 2 ein Blockdiagramm einer Ausführungsform einer erfindungsgemäßen Demodulatorschaltung; und

Fig. 3 ein Blockdiagramm eines Konzepts einer herkömm lichen Demodulatorschaltung.

In den Abbildungen bezeichnen gleiche Bezugszeichen gleiche bzw. entsprechende Teile, weshalb die wiederholte Beschreibung der Teile zum Zweck der abkürzenden Beschrei bung weggelassen wird. Fig. 1 zeigt ein Konzept einer erfin dungsgemäßen Demodulatorschaltung.

Wie in Fig. 1 dargestellt, gibt in der Demodulator schaltung ein Demodulator 12 mit einer PLL (Phasenregelschleife) 10 für die Rückgewinnung einer Träger welle empfangene Daten S_o aus, die einem BER- (Bitfehlerhäufigkeit-) Monitor 14 zum Überwachen einer Bit fehlerhäufigkeit der empfangenen Daten S_o zugeführt werden, um einen festgestellten BER-Wert V auszugeben. Eine Schlei fenfilterbandsteuereinrichtung 16 steuert das Band eines Schleifenfilters der PLL 10 zum Rückgewinnen der Trägerwelle auf der Basis des BER-Werts V und gibt ein Steuersignal Sc zum Steuern des Bands des Schleifenfilters des Demodulators 12 an die PLL 10 aus.

Fig. 2 zeigt einen Aufbau der in Fig. 1 dargestellten Demodulatorschaltung. In Fig. 2 wird ein empfangenes Zwi schenfrequenz- (ZF-) Signal durch eine kohärente Demodula tion demoduliert, um die empfangenen Daten S_o und einen zurückgewonnenen Takt CL auszugeben, wobei ein Schleifen filterband durch das von der Schleifenfilterband steuereinrichtung 16 ausgegebene Steuersignal Sc gesteuert wird.

Im BER-Monitor 14 werden einer Fehlerkorrektureinrich tung 20 die empfangenen Daten S_o und der zurückgewonnene Takt CL zugeführt, die vom Demodulator 12 ausgegeben wurden, wobei die Fehlerkorrektureinrichtung eine Fehlerkorrektur der Daten bzw. des Taktes durchführt, um korrigierte Daten S₁ auszugeben. Einer Verzögerungseinrichtung 22 werden die empfangenen Daten S_o und der zurückgewonnene Takt CL zu geführt, wobei die Verzögerungseinrichtung die empfangenen Daten S_o entsprechend einer Verzögerungszeit verzögert, die der Signallaufzeit bzw. der Korrekturfunktion in der Fehler korrektureinrichtung 20 entspricht, um verzögerte Empfangs daten S₂ auszugeben. Einem Vergleicher 24 werden der vom Demodulator 12 ausgegebene zurückgewonnene Takt CL, das von der Fehlerkorrektureinrichtung 20 ausgegebene Empfangssignal S₁ und das verzögerte Empfangssignal S₂ von der Verzögerungseinrichtung 22 zugeführt, wobei der Vergleicher einen Vergleich zwischen dem Empfangssignal S₁ und den ver zögerten Daten S₂ durchführt, um einen Impuls P₁ auszugeben, wenn diese beiden Signale nicht miteinander übereinstimmen. Ein Fehlerzähler 26 zählt die Ausgangsimpulse P₁ des Ver gleichers 24, um einen Zählwert V₁ auszugeben, wobei der Zählwert des Fehlerzählers durch ein externes Signal ge löscht wird. Ein Bitzähler 28 zählt die Empfangsdaten-Bit zahl durch den vom Demodulator 12 ausgegebenen zurückgewon nenen Takt CL. Wenn der Zählwert einen vorgegebenen Zählwert erreicht, gibt der Bitzähler 28 einen Impuls P₂ aus, wobei der Zählwert gelöscht wird, um den Zählvorgang zu wiederho len. Eine Signalspeicherschaltung 30 speichert den vom Fehlerzähler 26 ausgegebenen Zählwert V₁ durch den Aus gangsimpuls P₂ des Bitzählers 28. Die Schlei fenfilterbandsteuereinrichtung 16 gibt das Steuersignal Sc auf der Basis des Ausgangswertes V der Signalspeicherschal tung 30 aus.

Nachstehend wird die Arbeitsweise der vorstehend er wähnten, in Fig. 2 dargestellten Demodulatorschaltung be schrieben.

Wenn das empfangene ZF-Signal dem Demodulator 12 zuge führt wird, führt der Demodulator 12 eine kohärente Demodu lation des empfangenen ZF-Signals aus und gibt die Empfangs daten S_o und den aus den empfangenen Daten S_o extrahierten wiedergewonnenen Takt CL an die Fehlerkorrektureinrichtung 20 und die Verzögerungseinrichtung 22 aus. Die Fehlerkorrektureinrichtung 20, bei der ein Viterbi-Deko dieralgorithmus verwendet wird, führt eine Fehlerkorrektur der eingegebenen Empfangsdaten S_o aus und gibt die korri gierten Daten S₁ an den Vergleicher 24 aus. Die Verzöge rungseinrichtung 22 verzögert die eingegebenen Empfangsdaten S_o um eine vorgegebene Zeitdauer, die der Korrekturfunktion in der Fehlerkorrektureinrichtung 20 entspricht, um die ver zögerten Daten S₂ an den Vergleicher 24 auszugeben. D.h., um im Vergleicher 24 einen Vergleich zwischen den korrigierten Daten S₁ und den verzögerten Daten S₂ durchzuführen, muß der Bittakt der empfangenen Daten S_o angepaßt werden. Durch die sen Vergleich gibt der Vergleicher 24 den Impuls P₁ an den Fehlerzähler 26 aus. Der Fehlerzähler 26 zählt die vom Ver gleicher 24 ausgegebenen Impulse P₁ auf. Im Fehlerzähler 26 wird der Zählwert durch das externe Eingangssignal gelöscht, wobei der Ausgangsimpuls P₂ des Bitzählers 28 als das ex terne Eingangssignal zum Löschen dieses Zählwertes verwendet wird.

Der Vergleicher 24 gibt den RZ-Impuls (Impuls zur Rück kehr nach Null) aus, wenn der Wert vor der Fehlerkorrektur vom Wert nach der Fehlerkorrektur verschieden ist, wodurch durch das Zählen dieser Impulse der Fehlerzähler 26 einen Fehlernäherungwert zählen kann. Der Grund dafür, daß in die sem Fall keine Fehlerzahl sondern der Fehlernäherungswert verwendet wird, liegt darin, daß, weil die mit den empfange nen Daten vor einer Vorwärts-Fehlerkorrektur (FEC: Fehler korrektur an einer Empfängerseite) zu vergleichenden Daten keine Übertragungsdaten sondern die Empfangsdaten nach der Fehlerkorrektur sind, für einen in den Daten nach der Vor wärts-Fehlerkorrektur (FEC) enthaltenen Bitfehler ein von einer wesentlichen Fehlerzahl verschiedener Wert erhalten wird. Die Höhe der BER vor der Fehlerkorrektur ist jedoch von derjenigen nach der Fehlerkorrektur verschiedenen, wobei die Fehlerzahl vor der Fehlerkorrektur größer ist als die je nige nach der Fehlerkorrektur. Durch den Vergleich zwischen den Bits vor bzw. nach der Fehlerkorrektur kann daher nahezu die gleiche Anzahl von Bitfehlern vor der Fehlerkorrektur erhalten werden.

Der Bitzähler 28 zählt die Anzahl der vom Demodulator 12 ausgegebenen zurückgewonnenen Takte CL auf, d. h., die Bitanzahl der empfangenen Daten. Wenn der Zählwert des Bitzählers 28 die vorgegebene Anzahl erreicht, gibt der Bit zähler 28 den Impuls P₂ aus und löscht den Zählwert selbst, um den Zählvorgang wieder zu starten. Diese Funktionsweise wird im Bitzähler 28 wiederholt. Die Signalspeicherschaltung 30 speichert den vom Fehlerzähler 26 ausgegebenen Zählwert V₁ unter Verwendung des vom Bitzähler 28 ausgegebenen Impul ses P₂. Dieser Wert der Signalspeicherschaltung 30 zeigt den Empfangsdatenbitfehlersummennäherungswert vor der Fehlerkor rektur an, während der Bitzähler 28 die Bitzählung ausführt, wobei durch Dividieren dieses Fehlersummennäherungswerts durch die durch den Bitzähler 28 gezählte Bitanzahl eine genäherte Bitfehlerhäufigkeit berechnet wird. Die Bitanzahl des Bitzählers 28 ist vorgegeben, wodurch die Schleifenfilterbandsteuereinrichtung 16 die genäherte Bit fehlerhäufigkeit so lange berechnen kann, wie die Schleifenfilterbandsteuereinrichtung 16 den Ausgangswert der Signalspeicherschaltung 30 erhalten kann. Basierend auf die ser berechneten genäherten Bitfehlerhäufigkeit gibt die Schleifenfilterbandsteuereinrichtung 16 das Steuersignal Sc zum Steuern des Schleifenfilterbandes des Demodulators 12 aus. Dadurch wird das Schleifenfilterband des Demodulators 12 gesteuert.

Nachstehend werden einige Ausführungsformen der Berech nung der Bitfehlerhäufigkeit (BER) beschrieben. Dabei wird vorausgesetzt, daß die gezählte Bitanzahl im Bitzähler 28 100000 beträgt.

(A) Wenn der Ausgangswert V der Signalspeicherschaltung 30 "3" beträgt, wird die Bitfehlerhäufigkeit (BER) wie folgt berechnet:

BER = 3/100000 = 3 × 10^-5.

Bei diesem Wert ist der Fehler klein, wodurch ein abge schätzter Verhältniswert Eb/No (Fehlerbit/Rauschen) der emp fangenen Daten groß wird. Dadurch wird die Trägerverschie bungshäufigkeit sehr gering. Selbst wenn daher das Schlei fenfilterband verbreitert wird, wird keine Trägerverschie bung verursacht, weshalb das Schleifenfilterband verbreitert werden kann, um einem Güteabfall eines Oszillators durch das Phasenrauschsignal oder ähnlichem entgegenzuwirken.

(B) Wenn der Ausgangswert V der Signalspeicherschaltung 30 "3000" beträgt, wird die Bitfehlerhäufigkeit (BER) wie folgt bestimmt:

BER = 3000/100000 = 3 × 10^-2.

Bei diesem Wert ist der Fehler hoch, wodurch der abge schätzte Verhältniswert Eb/No der empfangenen Daten gering wird. Daher wird das Schleifenfilterband schmäler gemacht, so daß die Trägerwellen-Phasenregelschleife außer Tritt fal len kann.

Wie vorstehend beschrieben, wird die Bitfehlerhäufig keit erfindungsgemäß als Referenzwert einer Schleifenfilter bandsteuerung des Demodulators 12 und die genäherte Bitfeh lerhäufigkeit des empfangenen Signals selbst (der Vergleich zwischen den Bits vor bzw. nach der Vorwärts- Fehlerkorrektur) als Bitfehlerhäufigkeit (BER) verwendet. Daher kann die Schleifenfilterbandsteuerung des Demodulators 12 entsprechend dem Leitungszustand des empfangenen Signals ohne Verwendung eines Empfangssignalleistungsdetektors, ei nes C/N-Detektors oder ähnlicher Einrichtungen, die bei ei nem herkömmlichen System erforderlich sind, durchgeführt werden.

Claims

1. Demodulatorschaltung mit:
einem Demodulator mit einer Phasenregelschleife zum Rückgewinnen einer Empfangs-Trägerwelle oder zum phasengeregelten Rückgewinnen eines Eingangsempfangs signals, um eine Demodulation auszuführen, um ein Demo dulationsergebnis auszugeben, wobei im Demodulator ein Band eines Schleifenfilters der Phasenregelschleife durch ein Steuersignal gesteuert wird;
einem Bitfehlerhäufigkeitsmonitor zum Feststellen einer Bitfehlerhäufigkeit des Demodulationsergebnisses des Demodulators; und
einer Schleifenfilterbandsteuereinrichtung zum Ausgeben des Steuersignals zum Steuern des Bands der Phasenregelschleife auf der Basis der durch den Bitfeh lerhäufigkeitsmonitor festgestellten Bitfehlerhäufig keit.

2. Demodulatorschaltung nach Anspruch 1, wobei der Demodu lator als Demodulationsergebnis empfangene Daten und einen zurückgewonnenen Takt ausgibt; und der Bitfehlerhäufigkeitsmonitor aufweist:
eine Fehlerkorrektureinrichtung zum Ausführen ei ner Fehlerkorrektur der empfangenen Daten, um korri gierte Daten auszugeben;
eine Verzögerungseinrichtung zum Verzögern der empfangenen Daten für eine vorgegebene Zeitdauer, die einer Fehlerkorrekturfunktion in der Fehlerkorrektur einrichtung entspricht, um verzögerte Daten auszugeben;
einen Vergleicher zum Ausführen eines Vergleichs zwischen den korrigierten Daten und den verzögerten Da ten, um einen Fehleranzeigeimpuls auszugeben, wenn die korrigierten Daten und die verzögerten Daten nicht mit einander übereinstimmen;
einen Fehlerzähler zum Zählen der vom Vergleicher ausgegebenen Fehleranzeigeimpulse, wobei der Zählwert im Fehlerzähler durch ein externes Signal gelöscht wird;
einen Bitzähler zum Zählen einer Empfangsdatenbit anzahl durch den vom Demodulator ausgegebenen, zurückgewonnenen Takt und, wenn ein Zählwert des Bit zählers einen vorgegebenen Wert erreicht, zum Ausgeben eines Signalspeicherimpulses und zum Löschen eines Zählwertes des Bitzählers, um den Zählvorgang zu wiederholen; und
eine Signalspeicherschaltung zum Speichern des Zählwertes des Fehlerzählers durch den vom Bitzähler ausgegebenen Speicherimpuls;
wobei die Schleifenfiltersteuereinrichtung das Steuersignal auf der Basis des durch die Signalspei cherschaltung gespeicherten Zählwertes ausgibt.

3. Demodulationsverfahren mit:
einem Demodulationsschritt zum Demodulieren eines Eingangsempfangssignals durch die Rückgewinnung einer Phasenangleichung oder die Rückgewinnung eines Emp fangsträgersignals durch Verwenden eines Demodulators mit einer Phasenregelschleife, um ein Demodulationser gebnis auszugeben, wobei die Phasenregelschleife einen Schleifenfilter aufweist;
einem Bitfehlerhäufigkeitsüberwachungsschritt zum Feststellen einer Bitfehlerhäufigkeit des Demodulati onsergebnisses des Demodulators;
einem Steuersignalausgabeschritt zum Ausgeben ei nes Steuersignals zum Steuern eines Bandes des Schlei fenfilters der Phasenregelschleife auf der Basis der Bitfehlerhäufigkeit; und
einem Bandsteuerungsschritt zum Steuern des Bandes des Schleifenfilters der Phasenregelschleife im Demodu lator durch das Steuersignal.

4. Demodulationsverfahren nach Anspruch 3, wobei der Demo dulator empfangene Daten und einen zurückgewonnenen Takt als das Demodulationsergebnis im Demodulations schritt ausgibt, wobei der Bitfehlerhäufigkeitsüberwachungsschritt aufweist:
einen Fehlerkorrekturschritt zum Ausführen einer Fehlerkorrektur der empfangenen Daten, um korrigierte Daten auszugeben;
einen Verzögerungsschritt zum Verzögern der emp fangenen Daten um eine Zeitdauer, die einer Fehlerkor rekturfunktion in der Fehlerkorrektureinrichtung ent spricht, um verzögerte Daten auszugeben;
einen Vergleichsschritt zum Ausführen eines Ver gleichs zwischen den korrigierten Daten und den verzö gerten Daten, um einen Fehleranzeigeimpuls auszugeben, wenn die korrigierten Daten und die verzögerten Daten nicht miteinander übereinstimmen;
einen Fehlerzählschritt zum Zählen der beim Ver gleichsschritt erhaltenen Fehleranzeigeimpulse, um einen Zählwert auszugeben, der durch ein externes Si gnal gelöscht wird;
einen Bitzählschritt zum Zählen einer Empfangsda tenbitanzahl durch den vom Demodulator ausgegebenen wiedergewonnenen Takt und, wenn ein beim Bitzählschritt erhaltener Zählwert einen vorgegebenen Wert erreicht, zum Ausgeben eines Signalspeicherimpulses und zum Lö schen eines beim Bitzählschritt erhaltenen Zählwertes, um den Zählvorgang zu wiederholen; und
einen Signalspeicherschritt zum Speichern des beim Fehlerzählschritt erhaltenen Zählwertes durch den beim Bitzählschritt erhaltenen Signalspeicherimpuls.