-
HINTERGRUND DER ERFINDUNG
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf einen Empfänger zum
Empfang digitaler Hörfunksignale
und insbesondere auf einen Empfänger,
der mit einem Demodulator zur Demodulation eines Signals ausgerüstet ist,
das mittels Orthogonal-Frequenzmultiplex (nachfolgend auch OFDM
genannt) moduliert ist.
-
2. Stand der
Technik
-
EP-A-0
606 941 und M. Luise, u.a. offenbaren in: „Carrier Frequency Aquisition
and Tracking for OFDM Systems",
IEEE Translation on Communication, Band 44, Nr. 11, November 1996,
einen herkömmlichen
Demodulator zur Demodulation eines mittels OFDM modulierten Signals.
In einem solchen, in 2 dargestellten herkömmlichen
Demodulator wird ein OFDM-moduliertes Empfangssignal einem Eingangsterminal
zugeführt,
mittels eines Mischers 1 frequenzgewandelt und durch einen
A/D-Wandler 2 A/D-gewandelt. Das A/D-gewandelte Empfangssignal wird zu I/Q-Daten
eines Basisbands mittels eines I/Q-Detektors (orthogonaler Detektor) 3 gewandelt, dessen
I/Q-Daten einer Schaltung 4 zur schnellen Fourier-Transformation
(nachfolgend SFT-Schaltung genannt) zugeführt werden. Die SFT-Schaltung 4 Fourier-transformiert
das eingegebene Zeitbereichssignal und wandelt es zu einem Frequenzbereichssignal.
Ein Ausgang aus der SFT-Schaltung 4 wird einer Verzögerungs-/Erfassungseinheit 6 und
einer Frequenzversatzerfassungseinrichtung 40 zugeführt. Die
Verzögerungs-/Erfassungseinheit 6 erfasst
das Eingangssignal mittels Ein-Symbol-Verzögerung und gibt
die demodulierten Daten über
ein Ausgangsterminal aus.
-
Die
Frequenzversatzerfassungseinrichtung 40 erfasst einen Frequenzversatzbetrag
in Übereinstimmung
mit einem Phasenreferenzsymbol, das in dem Eingangssignal enthalten
ist. Der erfasste Frequenzversatzbetrag wird durch einen D/A-Wandler 41 D/A-gewandelt
und einem spannungsgesteuerten Oszillator 9 zugeführt, der
als örtlicher
Oszillator fungiert. In Entsprechung zu dem erfassten und D/A-gewandelten
Frequenzversatzbetrag wird die Oszillationsfrequenz des spannungsgesteuerten
Oszillators 9 gesteuert, um einen Frequenzshift zu korrigieren, so
dass der Ausgang des spannungsgesteuerten Oszillators 9 mit
dem korrigierten Frequenzshift dem Mischer 1 zwecks Frequenzwandlung
zugeführt
wird.
-
Allerdings
ist der oben beschriebene herkömmliche
Empfänger
mit einigen Problemen im Hinblick darauf behaftet, dass ein normaler
Signalempfang in Umgebungen mit Mehrwegeempfang aufgrund eines hohen
Betrags eines erfassten Frequenzversatzes mitunter unmöglich wird.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Es
ist eine Aufgabe der vorliegenden Erfindung, einen Empfänger zu
bieten, der selbst in anspruchsvollen Empfangsumgebungen, z.B. in
Mehrwegeempfangsumgebungen, zu einem normalem Signalempfang in der
Lage ist.
-
Gemäß einem
Aspekt der vorliegenden Erfindung wird ein Empfänger mit einem Demodulator geboten,
welcher ein Empfangssignal A/D-wandelt, das A/D-gewandelte Signal
diskret Fourier-transformiert und die diskret Fourier-transformierten
Daten verzögert
erfasst, und dieser Empfänger
weist Folgendes auf: eine erste Frequenzversatzerfassungseinrichtung
zur Erfassung eines Frequenzversatzwerts eines Eingangssignals in
den Demodulator in Übereinstimmung
mit einem in den diskret Fourier-transformierten Daten enthaltenen
Phasenreferenzsymbol; eine zweite Frequenzversatzerfassungseinrichtung
zur Erfassung eines Frequenzversatzwerts des Eingangssignals in
den Demodulator in Übereinstimmung
mit einem Phasenunterschied des verzögert erfassten Signals; einen
Integrator zur Integration des von der ersten Frequenzversatzerfassungseinrichtung
erfassten Frequenzversatzwerts; und Auswahlmittel zum Vergleich
eines Ausgangs des Integrators mit einem vorgegebenen ersten Bereich
von Schwellenwerten, zur Auswahl des von der zweiten Frequenzversatzerfassungseinrichtung
erfassten Frequenzversatzwerts, wenn der Ausgang des Integrators
in dem ersten Schwellenwertbereich liegt, und zur Auswahl des von
der ersten Frequenzversatzerfassungseinrichtung erfassten Frequenzversatzwerts,
wenn sich der Ausgang des Integrators nicht in dem ersten Schwellenwertbereich
befindet, wobei automatische Frequenzregelung in Übereinstimmung
mit dem von der Auswahleinrichtung ausgewählten Frequenzversatzwert durchgeführt wird.
-
Gemäß dem erfindungsgemäßen Empfänger wird
der von der ersten Frequenzversatzerfassungseinrichtung erfasste
und von dem Integrator integrierte Frequenzversatzwert mit dem ersten Schwellenwertbereich
verglichen. Wenn ein Ausgang des Integrators in dem ersten Schwellenwertbereich
liegt, wird der von der zweiten Frequenzversatzerfassungseinrichtung
erfasste Frequenzversatzwert ausgewählt, wohingegen der von der
ersten Frequenzversatzerfassungseinrichtung erfasste Frequenzversatzwert
ausgewählt
wird, wenn der Ausgang des Integrators nicht in dem ersten Schwellenwertbereich
liegt. Die automatische Frequenzregelung wird in Entsprechung zu
jedem ausgewählten Frequenzversatzwert
durchgeführt.
-
Der
erfindungsgemäße Empfänger umfasst weiterhin:
eine Vergleichseinrichtung zum Vergleich eines vorgegebenen zweiten
Bereichs von Schwellenwerten mit dem von der ersten Frequenzversatzerfassungseinrichtung
erfassten Frequenzversatzwert; und eine Ladeeinrichtung zum Laden
eines vorgegebenen Werts in den Integrator, wenn anhand eines Vergleichs
der Vergleichseinrichtung entschieden wird, dass der von der ersten
Frequenzversatzerfassungseinrichtung erfasste Frequenzversatzwert
in dem zweiten Schwellenwertbereich liegt, und wenn die Auswahleinrichtung
den von der ersten Frequenzversatzerfassungseinrichtung erfassten Frequenzversatzwert
auswählt.
-
Wenn
im Falle einer Ausstattung des erfindungsgemäßen Empfängers mit der Ladeeinrichtung der
von der ersten Frequenzversatzerfassungseinrichtung erfasste Frequenzversatzwert
in dem zweiten Schwellenwertbereich liegt und der von der ersten
Frequenzversatzerfassungseinrichtung erfasste Frequenzversatzwert
zur automatischen Frequenzregelung ausgewählt wird, dann kann der von
der ersten Frequenzversatzerfassungseinrichtung erfasste Frequenzversatzwert
sofort zu dem von der zweiten Frequenzversatzerfassungseinrichtung
erfassten Frequenzversatzwert geschalten werden. Deshalb lässt sich
häufiges
Schalten vermeiden, dessen Verursachung durch externe Störungen andernfalls
möglich
ist.
-
Der
erfindungsgemäße Empfänger umfasst weiterhin
Folgendes: eine Vergleichseinrichtung zum Vergleich eines vorgegebenen
dritten Bereichs von Schwellenwerten, der schmaler als der zweite Schwellenwertbereich
ist, mit dem von der ersten Frequenzversatzerfassungseinrichtung
erfassten Frequenzversatzwert; und eine Löscheinrichtung zum Löschen des
Integrators, wenn anhand eines Vergleichs durch die Vergleichsmittel
entschieden wird, dass der durch die erste Frequenzversatzerfassungseinrichtung
erfasste Frequenzversatzwert während
eines vorgegebenen Zeitraums in dem zweiten Schwellenwertbereich
verbleibt.
-
Im
dem Fall, dass der erfindungsgemäße Empfänger mit
der Löscheinrichtung
ausgestattet ist, kann eine automatische Frequenzregelung durch den
von der zweiten Frequenzversatzerfassungseinrichtung erfassten Frequenzversatzwert
aufrechterhalten werden, selbst wenn momentane Geräusche erzeugt
werden. Deshalb wird die automatische Frequenzregelung nicht durch
momentane Geräusche zu
dem von der ersten Frequenzversatzerfassungseinrichtung erfassten
Frequenzversatzwert geschalten.
-
KURZBESCHREIBUNG
DER ZEICHNUNGEN
-
1 ist
ein Blockdiagramm, welches die Struktur der Hauptteile eines Empfängers gemäß einer
Ausführungsform
der vorliegenden Erfindung zeigt.
-
2 ist
ein Blockdiagramm, welches die Struktur der Hauptteile eines herkömmlichen
Empfängers
darstellt.
-
DETAILLIERTE BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSFORM
-
Nachstehend
erfolgt die Beschreibung eines Empfängers, welcher einer Ausführungsform
der vorliegenden Erfindung entspricht. Die Struktur der Hauptteile
eines Empfängers
gemäß einer
Ausführungsform
der Erfindung werden in dem Blockdiagramm aus 1 veranschaulicht.
-
Bei
dem Empfänger
dieser Ausführungsform wird
ein Empfangssignal zu einem Zwischenfrequenzsignal frequenzgewandelt,
und zwar von einem Mischer 1 in Zusammenarbeit mit einem
spannungsgesteuerten Oszillator 9, der als örtlicher
Oszillator fungiert. Das Zwischenfrequenzsignal wird von einem A/D-Wandler 2 zu
einem digitalen Signal gewandelt. Das zu einem digitalen Signal
gewandelte Zwischenfrequenzsignal wird einem I/Q-Detektor (orthogonaler
Detektor) 3 zugeführt,
welcher das Eingangssignal zu I/Q-Daten eines Basisbands wandelt. Die
ausgegebenen I/Q-Daten werden einer SFT-Schaltung 4 zugeführt.
-
Die
SFT-Schaltung 4 bildet Fenster für die Eingangsdaten in Übereinstimmung
mit der Anzahl an SFT-Punkten und Fourier-transformiert die Eingangsdaten
in der Einheit von Fenstern, um dadurch das eingegangene Zeitbereichssignal
zu einem Frequenzbereichssignal zu wandeln. Ein Ausgang aus der
SFT-Schaltung 4 wird einer Verzögeruns-/Erfassungseinheit 6 zugeführt, die über ein
Ausgangsterminal durch verzögerte
Erfassung demodulierte Daten ausgibt. Der Ausgang aus der SFT-Schaltung 4 wird
einer Frequenzversatzerfassungseinrichtung 7 zugeführt. Die
durch verzögerte
Erfassung demodulierten Daten werden überdies an eine Frequenzversatzerfassungseinrichtung 8 weitergeleitet.
-
Die
Frequenzversatzerfassungseinrichtung 7 erfasst einen Frequenzversatzbetrag
in Übereinstimmung
mit einem Referenzsymbol, das in dem Ausgang aus der SFT-Schaltung
enthalten ist, und gibt die Frequenzversatzbetragdaten aus. Die Frequenzversatzerfassungseinrichtung 8 erfasst eine
Phase der Daten, die mittels verzögerter Erfassung von der Verzögerungs-/Erfassungseinheit 6 demoduliert
und aus dieser zugeführt
sind, und berechnet einen Unterschied zwischen der erfassten Phase und
der Phase ohne den Frequenzversatz, um einen Frequenzversatzbetrag
festzustellen.
-
Die
von der Frequenzversatzerfassungseinrichtung 7 erfassten
Frequenzversatzbetragdaten werden von einem Koeffizientenmultiplizierer 71 mit k vervielfacht und einem Umschaltkreis 10 zugeführt. Die
von der Frequenzversatzerfassungseinrichtung 8 erfassten
Frequenzversatzbetragdaten werden von einem Koeffizientenmultiplizierer 81 mit p (p < k) vervielfacht und dem Umschaltkreis 10 zugeführt. Die aus
dem Umschaltkreis 10 ausgegebenen Frequenzversatzbetragdaten
werden mittels eines Integrators 11 integriert. Ein Ausgang
des Integrators 11 wird durch einen D/A-Wandler 41 D/A-gewandelt und
als Frequenzregelungsspannung dem spannungsgesteuerten Oszillator 9 zugeführt, um
die Oszillationsfrequenz desselben zu regeln und einen Frequenzshift
zu korrigieren. Ein Ausgang des spannungsgesteuerten Oszillators 9 mit
dem korrigierten Frequenzshift wird dem Mischer 1 zwecks
Frequenzwandlung zugeführt.
-
Der
Umschaltkreis 10 wird durch einen Ausgang aus einer Schaltsteuerungseinheit 15 gesteuert.
In der Schaltsteuerungseinheit 15 berechnet eine Absolutwertschaltung 16 einen
Absolutwert der durch die Frequenzversatzerfassungseinrichtung 7 erfassten
Frequenzversatzbetragdaten. Ein Ausgang der Absolutwertschaltung 16 wird
durch einen Integrator 17 integriert. Ein integrierter
Ausgang aus dem Integrator 17 wird von einem Komparator 18 mit
einem ersten vorgegebenen Bereich erster Schwellenwerte (Ref. 1)
verglichen. Wenn der Ausgang aus dem Integrator 17 außerhalb
des ersten Schwellenwertbereichs liegt, gibt der Komparator 18 ein High-Level-Signal
aus, dem entsprechend der Ausgang aus der Frequenzversatzerfassungseinrichtung 7 dem
Integrator 11 zugeführt
wird. Wenn jedoch der Ausgang aus dem Integrator 17 in
dem ersten Schwellenwertbereich liegt, gibt der Komparator 18 ein
Low-Level-Signal aus, dem entsprechend der Ausgang aus der Frequenzversatzerfassungseinrichtung 8 dem
Integrator 11 zugeführt
wird.
-
Der
Integrator 17 zur Integration eines Ausgangs der Absolutwertschaltung 16 besteht
aus Folgendem: einem Koeffizientenmultiplizierer 171 zur Vervielfachung
eines Ausgangs der Absolutwertschaltung 16 mit einen Koeffizienten
a; einem Addierer 172, der als den einen seiner Eingänge den
Ausgang aus dem Koeffizientenmultiplizierer 171 verwendet
und dem Komparator 18 einen aus dem Integrator 17 ausgegebenen
integrierten Wert zuführt;
einer Verzögerungseinheit 173 zur
Verzögerung
eines Ausgangs des Addierers 172 um einen Zeitraum von einem
Rahmenzyklus; und einem Koeffizientenmultiplizierer 174 zur
Vervielfachung eines Ausgangs der Verzögerungseinheit 173 mit
einem Koeffizienten (1 – a)
und zur Zuführung
seines Ausgangs an den Addierer 172 als dessen anderer
Eingang. Die Koeffizienten a und
(1 – a)
werden von den Koeffizientenmultiplizierern 171 und 174 für Vervielfältigungsoperationen
verwendet, um einen zweckmäßigen Integrationskoeffizienten zur
Verfügung
zu stellen, damit es nicht zu einem Overflow eines Ausgangs des
Integrators 17 kommt.
-
Ebenfalls
in der Schaltsteuereinheit 15 wird ein Ausgang der Absolutwertschaltung 16 von
einem Komparator 19 mit einem zweiten vorgegebenen Bereich
von Schwellenwerten verglichen (Ref. 2: z.B. +π/10 Radiant zu –π/10 Radiant).
Liegt ein Ausgang der Absolutwertschaltung 16 außerhalb
des zweiten Schwellenwertbereichs, gibt der Komparator 19 das High-Level-Signal
aus, wohingegen er das Low-Level-Signal ausgibt, wenn ein Ausgang
der Absolutwertschaltung 16 in dem zweiten Schwellenwertbereich
liegt. Eine Einrichtung 20 zur Berechnung einer logischen
Summe berechnet eine logische Summe eines Ausgangs des Komparators 19 und
eines invertierten Ausgangs des Komparators 18. Nur wenn ein
Ausgang der Einrichtung 20 zur Berechnung einer logischen
Summe das Low-Level-Signal
aufnimmt, wird ein vorgegebener Wert n, wie ein Wert einen Rahmenzyklus
zuvor, über
einen Schalter 21 zu der Verzögerungseinheit 173 geladen,
und zwar anstatt des in der Verzögerungseinheit 173 gespeicherten
Werts.
-
Weiterhin
wird in der Schaltsteuereinheit 15 ein Ausgang der Absolutwertschaltung 16 von
einem Komparator 22 mit einem dritten vorgegebenen Bereich
von Schwellenwerten (Ref. 3: z.B. +π/50 Radiant zu –π/50 Radiant)
verglichen. Liegt ein Ausgang der Absolutwertschaltung 16 außerhalb
des dritten Schwellenwertbereichs, gibt der Komparator 22 das High-Level-Signal
aus, wohingegen er das Low-Level-Signal ausgibt, wenn ein Ausgang
der Absolutwertschaltung 16 in dem dritten Schwellenwertbereich
liegt. Ein Ausgang des Komparators 22 wird mittels einer
Verzögerungseinheit 23 um
einen Zeitraum von einem Rahmenzyklus verzögert, und weiterhin wird ein
Ausgang der Verzögerungseinheit 23 von
einer Verzögerungseinheit 24 um
einen Zeitraum von einem Rahmenzyklus verzögert. Ein Ausgang des Komparators 22 und
Ausgänge
der Verzögerungseinheiten 23 und 24 werden
von einem Addierer 25 zusammengezählt. Nur wenn ein Ausgang des Addierers 25 das
Low-Level-Signal aufnimmt, wird ein in der Verzögerungseinheit 173 gespeicherter Wert
durch einen Schalter 26 gelöscht.
-
Die
Funktionsweise des Empfängers
dieser Ausführungsform,
welcher den obigen Erläuterungen entsprechend
konstruiert ist, wird anhand eines Beispiels beschrieben, bei dem
das Modulationsverfahren den OFDM (π/4-DQPSK) der europäischen Spezifikationen
für digitale
Hörfunksignale
verwendet.
-
In Übereinstimmung
mit dem in einem Eingangssignal enthaltenen Phasenreferenzsymbol
erfasst die Frequenzversatzerfassungseinrichtung 7 einen
Frequenzversatzbetrag und gibt entsprechende Frequenzversatzbetragdaten
aus. Die Ausgangsdaten der Frequenzversatzerfassungseinrichtung 7 werden
von dem Koeffizientenmultiplizierer 71 mit dem Koeffizienten k vervielfacht und von dem
Umschaltkreis 10 selektiv an den Integrator 11 ausgegeben.
In Entsprechung zu der Phase des QPSK-Symbols, das von der Verzögerungs-/Erfassungseinheit 6 einer
verzögerten
Erfassung unterzogen wird, erfasst die Frequenzversatzerfassungseinrichtung 8 einen Frequenzversatzbetrag.
Die Ausgangsdaten der Frequenzversatzerfassungseinrichtung 8 werden von
dem Koeffizientenmultiplizierer 81 mit dem Koeffizienten
p vervielfacht und selektiv von dem Umschaltkreis 10 an
den Integrator 11 ausgegeben.
-
Mit
verzögerter
Erfassung wird ein Phasenunterschied je 1.2 ms (OFDM-Symbollänge in einem Übertragungsmodus)
von jedem QPSK-Symbol erfasst. Falls ein Frequenzshift auftritt,
enthält
der Ausgang der Verzögerungs-/Erfassungseinheit 6 einen Phasenversatz
entsprechend einem Frequenzshift, so dass sich der Frequenzversatzbetrag
aus dem Phasenversatzbetrag berechnen lässt. Dadurch, dass in einem
FIC (fast information channel) ein Realteil eines Ausgangs aus der
Verzögerungs-/Erfassungseinheit 6 durch „Re" und ein Imaginärteil desselben
durch „Im" bezeichnet wird,
kann die Phase ϕ(ω)
durch „arc
tan (Im/Re)" wiedergegeben
werden. Ein Phasenwinkelfehler Err(ω) lässt sich durch Err(ω) = Re2 – Im2 darstellen, wenn Re·Im ≥ 0, und durch Err(ω) = Im2 – Re2, wenn Re·Im < 0.
-
Bei
der DQPSK-Modulation wird ein Verzögerte-Erfassung-Ausgang eines
Symbols durch (π/4 +
n·π/2 Radiant)
wiedergegeben. Falls beispielsweise n = 0 (wenn ein Verzögerte-Erfassung-Ausgang
in dem ersten Quadranten ist) und kein Phasenwinkelfehler vorhanden
ist, dann ist der Phasenwinkel des Verzögerte-Erfassung-Ausgangs (π/4 Radiant)
und Im2 – Re2 =
0. Wenn ein Phasenwinkelfehler auftritt, handelt es sich bei dem
Phasenwinkelfehler oder Frequenzshiftfehler um eine Differenz (Im2 – Re2). Deshalb liegt der von der Frequenzversatzerfassungseinrichtung 8 erfasste
Frequenzversatz in einem Bereich von (π/8 bis –π/8 Radiant).
-
Bei
dem Empfänger
dieser Ausführungsform wird
der Absolutwert von Frequenzversatzbetragdaten, die aus der Frequenzversatzerfassungseinrichtung 7 zugeführt werden,
von der Absolutwertschaltung 16 berechnet, deren Ausgang
durch den Integrator 17 integriert wird. Falls der integrierte
Ausgang in dem ersten Schwellenwertbereich (z.B. +π/8 bis –π/8 Radiant)
liegt, veranlasst ein Ausgang des Komparators 18 den Umschaltkreis 10 dazu,
einen Ausgang der Frequenzversatzerfassungseinrichtung 8 auszuwählen, um
dadurch automatische Frequenzregelung durchzuführen. Dieser Zustand entspricht einem
verriegelten Zustand automatischer Frequenzregelung.
-
Liegt
der vom Integrator 17 integrierte Ausgang der Absolutwertschaltung 1 außerhalb
des ersten Schwellenwertbereichs, veranlasst ein Ausgang des Komparators 18 den
Umschaltkreis 10, einen Ausgang der Frequenzversatzerfassungseinrichtung 7 auszuwählen, um
dadurch automatische Frequenzregelung durchzuführen. Falls der Komparator 18 einen
Frequenzversatzbetrag erfasst, welcher einen großen Phasenwinkelfehler außerhalb
des Bereichs (+π/8
bis π/8
Radiant) verursacht, wird insbesondere nicht ein Ausgang der Frequenzversatzerfassungseinrichtung 8 ausgewählt, sondern
der Frequenzversatzerfassungseinrichtung 7, um automatische
Frequenzregelung durchzuführen.
-
Liegt
im umgekehrten Fall der Absolutwert des Frequenzversatzbetrags,
der von der Frequenzversatzerfassungseinrichtung 7 erfasst
und von dem Integrator 17 integriert ist, in dem ersten
Schwellenwertbereich, wird nicht ein Ausgang der Frequenzversatzerfassungseinrichtung 7,
sondern der Frequenzversatzerfassungseinrichtung 8 ausgewählt. Wenn
der Komparator 18 einen Frequenzversatzbetrag erfasst,
welcher einen Phasenwinkelfehler im Bereich (+π/8 bis π/8 Radiant) verursacht, wird insbesondere
nicht ein Ausgang der Frequenzversatzerfassungseinrichtung 7,
sondern der Frequenzversatzerfassungseinrichtung 8 ausgewählt, um
automatische Frequenzregelung durchzuführen.
-
Während der
Ausgang des Integrators 17 in den ersten Schwellenwertbereich
eintritt, ändert
der Umschaltkreis 10 seinen Ausgang aus der Frequenzversatzerfassungseinrichtung 7 zu
jenem aus der Frequenzversatzerfassungseinrichtung 8. In
diesem Fall wird der vorgegebene Wert n von
dem Schalter 21 nur dann in die Verzögerungseinheit 173 geladen, wenn
der Ausgang der Absolutwertschaltung 16 in dem zweiten
Schwellenwertbereich (+π/10
bis –π/10 Radiant)
liegt und der invertierte Ausgang des Komparators 18 das
Low-Level-Signal
aufnimmt, d.h. wenn die Ausgangsdaten der Frequenzversatzerfassungseinrichtung 7 von
dem Umschaltkreis 10 ausgewählt werden.
-
Dieser
vorgegebene Wert n ist auf
einen so niedrigen Wert festgelegt, dass bei dessen Addition, selbst
während
der Frequenzversatzbetrag gering ist, ein Ausgang der Frequenzversatzerfassungseinrichtung 8 sofort
ausgewählt
wird und dass bei dessen Addition während der Frequenzversatzbetrag groß ist, ein
Ausgang der Frequenzversatzerfassungseinrichtung 7 zur
Auswahl verbleibt. Selbst wenn dieser vorgegebene Wert n in die Verzögerungseinheit 173 geladen
wird, während
der Ausgang der Absolutwertschaltung in den zweiten Schwellenwertbereich
aufgrund eines verringerten Frequenzversatzbetrags eintritt und
während
ein Ausgang der Frequenzversatzerfassungseinrichtung 7 von
dem Ausgang des Komparators 18 ausgewählt wird, verriegelt daher
der Umschaltkreis 10 den Ausgang der Frequenzversatzerfassungseinrichtung 8 sofort,
und ein Ausgang der Frequenzversatzerfassungsvorrichtung 7 verbleibt
zur Auswahl, selbst wenn der vorgegebene Wert n aufgrund eines erhöhten Frequenzversatzerfassungsbetrags
addiert wird. Auf diese Weise kann instabiles Schalten, das andernfalls
durch externe Störungen
verursacht wird, vermieden werden.
-
Der
Ausgang der Frequenzversatzerfassungseinrichtung 7 wird
mit dem Koeffizienten k vervielfacht,
der Ausgang der Frequenzversatzerfassungseinrichtung 8 hingegen
mit dem Koeffizienten p (p < k), so dass der
wesentliche Gewinn der Frequenzversatzerfassungseinrichtung 7 gesenkt wird.
Augenblicklich kann jedoch beispielsweise der Ausgang des Integrators 17 unter
gewissen Bedingungen über
ein Schutzintervall hinaus steigen, z.B. unter einer Bedingung,
bei welcher ein behinderndes Signal, das von einem Berg reflektiert
wird, eintritt und sich der Gewinn der Frequenzversatzerfassungseinrichtung 7 abrupt
verändert,
oder auch unter anderen Bedingungen. In einem derartigen Fall wählt der
Umschaltkreis 10 unverzüglich
einen Ausgang der Frequenzversatzerfassungseinrichtung 7 aus und
selektiert danach einen Ausgang der Frequenzversatzerfassungseinrichtung 8.
Deshalb kann der Verriegelungszustand durch den Phasenwinkelfehler,
der durch eine Addition des vorgegebenen Werts n und ein hinderndes Signal verursacht
wird, gelöst werden,
und selbst bei Wiederherstellung des Verriegelungszustands wird
ein Ausgang der Frequenzversatzerfassungseinrichtung 7 erneut
ausgewählt.
-
Wenn
jedoch bei dem erfindungsgemäßen Empfänger ein
Ausgang der Absolutwertschaltung 16 während eines Zeitraums von drei
Rahmenzyklen weiterhin in dem dritten Schwellenwertbereich verbleibt,
nimmt ein Ausgang des Addierers 25 das Low-Level-Signal auf, so dass
der in der Verzögerungseinheit 173 gespeicherte
Wert durch den Schalter 26 gelöscht wird. Selbst wenn der
Phasenwinkelfehler augenblicklich wächst, weil die Verzögerungseinheit 173 während des
Lock-In-Zustands gelöscht wird,
erfolgt keine Aufhebung des Lock-In-Zustands, und der spannungsgesteuerte
Oszillator 9 wird weiterhin in Übereinstimmung mit einem Ausgang
der Frequenzversatzerfassungseinrichtung 8 gesteuert.
-
Des
Weiteren ist der dritte Schwellenwertbereich schmaler festgelegt
als der zweite. Deshalb nimmt der Komparator 22 das Low-Level-Signal
zu einem ausreichend späteren
Zeitpunkt auf als der Komparator 19. Darüber hinaus
wird die Verzögerungseinheit 173 gelöscht, wenn
das Low-Level-Signal des Komparators 22 während des
Zeitraums von drei Rahmenzyklen andauert. Dem gemäß wird die Verzögerungseinheit 173 nur
gelöscht,
wenn die Steuerung des spannungsgesteuerten Oszillators 9 durch
den Ausgang der Frequenzversatzerfassungseinrichtung 7 vollständig zu
der Steuerung des spannungsgesteuerten Oszillators 9 durch
den Ausgang der Frequenzversatzerfassungsvorrichtung 8 wechselt.
-
Deshalb
wird bei dem Empfänger
dieser Ausführungsform,
nachdem die Oszillationsfrequenz des spannungsgesteuerten Oszillators 9 erst
einmal geregelt und ihr Lock-in an der Empfangsfrequenz in Übereinstimmung
mit dem von der Frequenzversatzerfassungseinrichtung 8 zugeführten Frequenzversatzbetrag
erfolgt ist, die Steuerung durch die Frequenzversatzerfassungseinrichtung 8 nicht durchgeführt, so
dass ein stabiler Rundfunkempfang möglich ist; bei der Steuerung
durch die Frequenzversatzerfassungseinrichtung 8 besteht
hingegen die Möglichkeit
einer durch Mehrwege verursachten fehlerhaften Erfassung eines Frequenzversatzbetrags.
-
Zwar
kann auf die Absolutwertschaltung 16 verzichtet werden,
aber ihre Verwendung verringert die fehlerhafte Erfassung eines
Frequenzversatzbetrags. Ob das Low-Level-Signal des Komparators 22 während des
Zeitraums von drei Rahmenzyklen fortdauert und die Verzögerungseinheit 173 zu
löschen ist,
lässt sich
durch Verwendung eines Zählers
feststellen. Auf einen Wechsel beim Übertragungsmodus digitaler
Hörfunksignale
kann durch Veränderung
der Koeffizienten a und (1 – a) der
Koeffizientenmultiplizierer 171 und 174 eingegangen
werden. Die obigen Funktionen des Empfängers dieser Ausführungsform sind
unter Verwendung eines digitalen Signalprozessors oder dergleichen
ausführbar.
-
Wie
soweit beschrieben, besteht der Vorteil des erfindungsgemäßen Empfängers darin,
dass er selbst in so anspruchsvollen Empfangsumgebungen wie Mehrwegeempfangsumgebungen
zu normalem Rundfunksignalempfang in der Lage ist.