DE69729329T2

DE69729329T2 - Gerät und verfahren zur phasenschätzung

Info

Publication number: DE69729329T2
Application number: DE69729329T
Authority: DE
Inventors: Leo Montreuil
Original assignee: Scientific Atlanta LLC
Current assignee: Scientific Atlanta LLC
Priority date: 1996-11-14
Filing date: 1997-11-10
Publication date: 2005-08-25
Anticipated expiration: 2017-11-11
Also published as: WO1998024202A2; JP2004088806A; EP1012966A2; DE69729329D1; EP1012966A4; JP2001515668A; EP1012966B1; WO1998024202A3; US5960044A; JP3859174B2

Description

Hintergrund der Erfindung
Die vorliegende Erfindung betrifft eine Phasenmittlungsschaltung für eine Phasenbestimmung.
Beschreibung des Standes der Technik
Für einen Burst-Demodulator wird oftmals die Differentialdemodulationstechnik gewählt. Ein Differentialdemodulator schaltet sich sofort auf die Trägerfrequenz auf, verschlechtert jedoch bei vorhandenem Rauschen die Leistungsfähigkeit. Ein Kohärenzdemodulator, bei dem die Trägerfrequenz kohärent mittels eines Filters oder eines Phasenregelkreises regeneriert wird, bietet theoretisch ein sehr gutes Rauschverhalten, wenn die Regelkreis-Bandbreite in Bezug zur Schrittgeschwindigkeit (Symbolgeschwindigkeit) schmal ist, aber er schaltet sich vergleichsweise langsam auf die Trägerfrequenz auf. Bei einem Regelkreis wird die Aufschaltzeit durch eine Aufhäng-Erscheinung weiter verlängert.
Ein Blockphasenbestimmer ist eine Alternative zum Phasenregelkreis. Der Blockphasenbestimmer bietet eine ähnliche Leistungsfähigkeit wie der Phasenregelkreis, wird jedoch nicht durch die Aufhäng-Erscheinung beeinträchtigt.
In 1 weist ein Digitalempfänger 10 eine mit einem Empfänger verbundene Antenne auf. Das Ausgangssignal des Empfängers von seiner Zwischenfrequenz-Endstufe wird für Gleichtakt- und Quadraturmischer bereitgestellt. Ein Überlagerungsoszillator, der einen Hilbert-Transformator (π/2- Transformator) verwendet, stellt gleichphasige und Quadraturphasen-Bezugssignale für die Mischer bereit. Die Mischer-Ausgangssignale sind ein gleichphasiges Analogsignal I und ein Quadraturphasen-Analogsignal Q. Die Spannung V am Ausgang der Zwischenfrequenz-Endstufe ist durch V = I + jQgegeben, wobei j der komplexe Operator ist. Die Analogsignale I, Q werden in Analog-Digital-Umsetzern abgetastet, gefiltert, dezimiert und interpoliert, um digital abgetastete Signale I_i und Q_i zu erzeugen. Das Filter ist vorzugsweise ein Nyquist-Filter, das an die erwartete Modulation angepasst ist. Der Dezimator/Interpolator dezimiert die Abtastwerte vom Analog-Digital-Umsetzer auf die Symbolgeschwindigkeit und tastet das Signal in der Mitte jedes Symbols erneut ab.
Wenn die Antenne bei Betrieb ein ungedämpftes Zeichen mit einer festen, sich nicht ändernden Frequenz empfängt, auf die der Oszillator genau frequenzabgestimmt und phasensynchronisiert ist, ändern sich die Ausgangssignale I_i, Q_i vom Digitalempfänger 10 zeitlich nicht. Wenn jedoch der Oszillator auf eine andere Frequenz als genau die Frequenz des empfangenen Signals abgestimmt ist, ändern sich die Ausgangssignale I_i, Q_i zeitlich. Die Phase der gefilterten/dezimierten/interpolierten Spannung V_i wird durch den Arkustangens des Verhältnisses Q_i zu I_i dargestellt. Diese zeitliche Phasenwinkeländerung entspricht dem Frequenzunterschied zwischen der Eigenfrequenz des Oszillators und der Frequenz des an der Antenne empfangenen Signals. Herkömmliche Phasenregelkreis-Synchrondetektoren messen diese Phasendifferenz, filtern die gemessene Differenz und verwenden diese gefilterte Phasendifferenz zum Regeln der Frequenz des Überlagerungsoszillators (d. h., eines spannungsgesteuerten Oszillators). Die vorliegende Erfindung betrifft jedoch einen Blockphasenbestimmer als alternative Technik zu Regelkreisen.
Eine konstante Frequenz, die vom Digitalempfänger 10 empfangen wird, hat wenig oder keinen Nutzen, da sie keine Informationen überträgt. In einem zweckmäßigen Kommunikationssystem weisen Signale, die von der Antenne empfangen werden, eine Modulation auf. Die vorliegende Erfindung betrifft einen Blockphasenbestimmer, der in einem Decodierer zum Decodieren der Phasenumtastung (phase-shift keying, PSK) verwendet wird.
2 ist eine graphische Darstellung, die Positionen der Spannung V vom Digitalempfänger 10 zeigt, der ein QPSK-Signal (Vierphasenumtastungssignal) empfängt, das sowohl von herkömmlichen Decodierern als auch von einem erfindungsgemäßen Decodierer empfangen wird. Die Signale I_i, Q_i können in der graphischen Darstellung von 2 aufgetragen werden. Bei einem QPSK-Signal kann ein Symbol einen von vier Werten annehmen, die in 2 als –135°, –45°, +45°, +135° dargestellt sind. Das Ziel eines Decodierers ist es, festzustellen, welche Phase während der Dauer des Symbols gerade übertragen wird.
In 6 weist ein herkömmlicher Decodierer 60 einen Blockphasenbestimmer 50 auf, und der Blockphasenbestimmer 50 weist eine Modulationsentfernungsschaltung 20, einen Mittelwertbildner 30 und einen Phasenschieber-Verfolger 40 auf.
3 zeigt eine Modulationsentfernungsschaltung 20. Die Modulationsentfernungsschaltung 20 weist einen Transformator von kartesischen in Polarkoordinaten 22, einen Multiplizierer 24 und einen aus einem Kosinus-Transformator 26 und einem Sinus-Transformator 28 bestehenden Transformator von Polar- in kartesische Koordinaten auf. In 3 werden digitale Abtastsignale I_i, Q_i vom Digitalempfänger 10 (1) mittels einer Arkustangens-Funktion in Polarkoordinaten umgewandelt, um eine Phasenbestimmung der Phase des aktuellen Abtastwerts zu ermöglichen. Das Ergebnis der Phasenbestimmung der Phase des aktuellen Abtastwerts ist eine Phase ϕ_i. Der Multiplizierer 25 multipliziert die Phase ϕ_i mit M, wobei M die Anzahl der zu dem PSK-Signal codierten Phasen ist. Dadurch wird die Phasen des aktuellen Abtastwerts mit entfernter Modulation bestimmt. Bei BPSK-Signalen ist M 2, bei QPSK-Signalen ist M 4, bei 8-PSK-Signalen ist M 8 usw. 2 zeigt vier Phasen, sodass M gleich 4 wäre, jedoch kann M zweckmäßigerweise 8, 16 usw. sein. Das Ausgangssignal des Multiplizierers 24 wird vom Kosinus-Transformator 26 und Sinus-Transformator 28 in kartesische Koordinaten zurückverwandelt, um Signale I_i', Q_i' zu erhalten. Dabei ist zu beachten, dass das Ausgangssignal des Multiplizierers 24 Phasenwinkel aufweisen kann, die größer als 2π rad sind; jedoch arbeiten die Transformatoren 26, 28 zyklisch und die Ausgangssignale dieser Transformatoren werden von Winkeln, die größer als 2π rad sind, nicht beeinflusst.
Die Funktionsweise der Modulationsentfernungsschaltung 20 ist am besten in Verbindung mit 2 verständlich. Die vier Positionen, die in 2 als mögliche Spannungen vom Empfänger 10 dargestellt sind, werden im Multiplizierer 24 mit 4 (vier) multipliziert, da die in 2 gezeigten Signale QPSK-Signale sind. Die im ersten Quadranten in 2 dargestellte 45°-Phase wird beispielsweise bei Multiplikation mit Vier 180°. Gleichermaßen wird die –45°-Phase bei Multiplikation mit vier –180°. Der 135°-Phasenwinkel wird bei Multiplikation mit vier 540° (d. h., 180° + 360°). Gleichermaßen wird der –135°-Phasenwinkel –540°. Da der Kosinus- und der Sinus-Transformator 26, 28 zyklisch arbeiten, werden alle vom Multiplizierer 24 ausgegebenen Phasen, die von einer der in 2 dargestellten Signalpositionen erzeugt werden, als Phasen mit einem Phasenwinkel von 180° angesehen. So wird die Modulation mit der Modulationsentfernungsschaltung 20 entfernt.
Wenn jedoch der Oszillator in 1 die Frequenz des von der Antenne empfangenen Trägersignals nicht genau repliziert, dreht sich die Konstellation der vier in 2 gezeigten Positionen mit der Zeit in Abhängigkeit von dem Vorzeichen der Frequenzabweichung entweder entgegen oder mit dem Uhrzeiger. Genau diese Frequenzabweichung wird im Blockphasenbestimmer gemessen. Bei einer kleinen Frequenzabweichung weicht die vom Multiplizierer 24 ausgegebene Phase von 180° ab.
4 zeigt einen herkömmlichen Mittelwertbildner 30 mit zwei getrennten Integrationsschaltungen 32. Jede Integrationsschaltung 32 liefert Mittelwertsignale I_AVG', Q_AVG' durch Halten eines gleitenden Mittelwerts der Eingangssignale I_i', Q_i'. Die Mittelwertbildung wird vorzugsweise über einen Zeitraum durchgeführt, der mehreren Symbolen entspricht. Die Abtastgeschwindigkeit der Analog-Digital-Umsetzer in 1 ist höher als die Symbolgeschwindigkeit. Die Analog-Digital-Umsetzer können beispielsweise vier Abtastwerte während einer Symboldauer liefern, und die Integrationsschaltungen 32 ermitteln den Mittelwert der in diese Schaltungen eingegebenen Werte durch Addieren der Werte von sechzehn Abtastungen und durch Dividieren durch sechzehn oder durch entsprechendes Skalieren (z. B. vier Abtastungen mit vier Abtastwerten je Symbol).
In 5 weist ein Phasenschieber-Verfolger 40 einen Transformator von kartesischen in Polarkoordinaten 42 (der dem Transformator von kartesischen in Polarkoordinaten 22 in 3 ähnlich ist), einen Dividierer 44, einen Sektorverfolger 46 und einen Transformator von Polar- in kartesische Koordinaten 48 (der dem Transformator von Polar- in kartesische Koordinaten 26, 28 von 3 ähnlich ist) auf. Die Dividierschaltung 44 dividiert lediglich die in die Schaltung eingegebene Phase (d. h. ϕ_AVG') durch M, um das in den Sektorverfolger einzugebende Signal bereitzustellen.
Der Dividierer 44 stellt den Phasenwert wieder her, der im Multiplizierer 24 von 3 multipliziert worden war; der Bereich, in dem sich die vom Dividierer 44 ausgegebene Phase ändern kann, ist jedoch auf 360° ÷ M beschränkt. Um die richtige Wiederherstellung der mittleren Phase zu gewährleisten, addiert oder subtrahiert der Sektorverfolger 46 einen durch 360° ÷ M definierten Phasenwinkel immer dann, wenn er feststellt, dass die vom Dividierer 44 ausgegebene Phase stark springt. Das Ausgangssignal des Sektorverfolgers 46 wird dann im Transformator 48 in kartesische Koordinaten umgewandelt.
Das Ausgangssignal des Blockphasenbestimmers 50 (6) enthält kartesische Werte für I, Q, wenn die Modulation zwar entfernt worden ist, aber der Mittelwert über den Mittelwertbildungs-Zeitraum (z. B. 4 Symbole) ermittelt worden ist. Das Ausgangssignal des Blockphasenbestimmers 50 umfasst die ermittelten Bezugssignale I_EST, Q_EST. Um die Erkennung von Signalen gegenüber diesem Mittelwert am besten sicherzustellen, müssen diese Signale verzögert werden. Die Signale I_i, Q_i werden in Verzögerungsschaltungen 52 verzögert, um verzögerte Signale I_DEL, Q_DEL bereitzustellen. Die Verzögerungsdauer kann so gewählt werden, dass Vorsymbole, Nachsymbole oder eine Kombination aus beiden verwendet wird. Ein Derotator 54 wird durch einen komplexen Multiplizierer zu einem vollen Komplex, um das Produkt aus dem verzögerten ankommenden Datensignal I_DEL, Q_DEL und dem Bezugssignal I_EST, Q_EST zu bilden. Das Ausgangssignal des Derotators 54 wird an Entscheidungsvorrichtungen 56 gesendet. Der Ausgabewert der gleichphasigen Entscheidungsvorrichtung gibt an, ob die festgestellte Spannung in der linken oder rechten Halbebene der in 2 gezeigten Ebene liegt, und der Ausgabewert der Quadratur-Entscheidungsvorrichtung gibt an, ob die festgestellte Spannung in der oberen oder unteren Halbebene von 2 liegt. Die Entscheidungsvorrichtungen 56 können zwei Komparatoren aufweisen, um zu bestimmen, in welcher Halbebene der I-Wert liegt und in welcher Halbebene der Q-Wert liegt.
Verwiesen sei auf US-A-5202901, das einen digitalen Rundfunkempfänger zur Synchronisation von Radiowellen-Übertragungen für digitale und analoge FM-Signale in TDMA-Systemen (TDMA: time-division multiple access; Vielfachzugriff mit Zeitteilung) wie Mobiltelefonen beschreibt. Der Empfänger verwendet einen Tangentialdiskriminator, der angeblich die Bitfehlerrate minimiert. Der digitale Diskriminator verwendet eine Analog-Digital-Umsetzungsschaltung, die ein empfangenes Zwischenfrequenzsignal (IF-Signal) abtastet, eine Sortierschaltung, die eine bestimmte Anzahl von Abtastwerten erzeugt, die bei der Decodierung verwendet werden sollen, eine Abtast- und Phaseneinstellschaltung, die eine Trägerphaseneinstellung ermöglicht, eine Dividierschaltung, mit der die Notwendigkeit eines herkömmlichen Begrenzers entfällt, indem bewirkt wird, dass ein Verhältnis von Amplituden anstatt absolute Signalamplituden verarbeitet werden, eine Umkehrtangentialschaltung, die aus dem Verhältnis einen decodierten Phasenwinkel erzeugt, eine Verzögerungsschaltung und eine Summierschaltung, die ein Differenzsignal erzeugen, eine Modulo-2π-Korrekturschaltung, die Umgrifffehler um die reelle Achse korrigiert, ein Integrier- und Ausgabefilter zum Addieren aller Phasenwinkel, die zu einem einzelnen Symbol gehören, und eine Vierphasen-Decodierschaltung, um das in ein Bitpaar eingegebene Signal zu decodieren. Eine Einstellschaltung minimiert den Phasenfehler zwischen einer Bezugsfolge von Symbolen und den decodierten Symbolen durch gleichzeitiges Einstellen der Abtastzeit und Trägerphasen. Der digitale Diskriminator kann durch Deaktivieren des Zwischenverteilers, der Einstellschaltung und der SPA-Schaltung und durch Umgehen des Vierphasendecodierers auch herkömmliche analoge FM-Rundfunkübertragungen decodieren.
Kurze Darstellung der Erfindung
Aspekte der vorliegenden Erfindung sind in den Ansprüchen definiert.
Ein Vorzug der vorliegenden Erfindung besteht darin, dass sie eine Phasenmittlung erreichen kann, ohne dass polar formatierte Daten in kartesisch formatierte Daten und wieder zurück umgewandelt werden müssen.
Eine erste Ausführungsform der Phasenmittlungsschaltung. weist eine mit einem Mittelwertbildnereingang verbundene Phasendifferenzierschaltung, eine mit der Phasendifferenzierschaltung verbundene erste Modulo-Schaltung, ein mit der ersten Modulo-Schaltung verbundenes Filter und eine Summierschaltung mit einem positiven und einem negativen Eingang auf, wobei der positive Eingang mit dem Mittelwertbildnereingang verbunden ist und der negative Eingang mit dem Filter verbunden ist. Die Phasenmittlungsschaltung weist weiterhin eine zweite Modulo-Schaltung auf, die mit der Summierschaltung verbunden ist.
Eine alternative Ausführungsform der Phasenmittlungsschaltung weist eine Verzögerungsleitung mit einer Vielzahl von mit einem Mittelwertbildnereingang verbundenen Abgriffen und eine Vielzahl von ersten Subtrahierschaltungen auf, wobei ein erster Eingang jeder ersten Subtrahierschaltung mit dem Mittelwertbildnereingang verbunden ist und ein zweiter Eingang jeder ersten Subtrahierschaltung mit einer entsprechenden ersten Subtrahierschaltung verbunden ist. Eine Summierschaltung ist mit allen ersten Modulo-Schaltungen verbunden, und eine Skalierschaltung ist mit der Summierschaltung verbunden. Die Phasenmittlungsschaltung weist weiterhin eine zweite Subtrahierschaltung auf, wobei ein erster Eingang der zweiten Subtrahierschaltung mit dem Mittelwertbildnereingang verbunden ist und ein zweiter Eingang der zweiten Subtrahierschaltung mit der Skalierschaltung verbunden ist.
Kurze Beschreibung der Zeichnungen
Die Erfindung wird in der nachstehenden Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die folgenden Figuren näher beschrieben. Hierbei sind:
1 ein Blockdiagramm eines herkömmlichen digitalen. Empfängers;
2 eine grafische Darstellung der komplexen I,Q-Ebene, die Positionen zeigt, die für vier mögliche Spannungen stehen, die ein empfangenes QPSK-Signal kennzeichnen;
3 ein Blockdiagramm, das eine herkömmliche Modulationsentfernungsschaltung zeigt;
4 ein Blockdiagramm, das einen herkömmlichen Mittelwertbildner zeigt;
5 ein Blockdiagramm, das einen herkömmlichen Phasenschieber-Verfolger zeigt;
6 ein Blockdiagramm, das einen herkömmlichen PSK-Decodierer, der einen Blockphasenbestimmer verwendet, zeigt;
7 ein Blockdiagramm, das eine Modulationsentfernungsschaltung zeigt, die zusammen mit der vorliegenden Erfindung verwendet wird;
8 ein Blockdiagramm, das eine erfindungsgemäße Mittelwertbildungsschaltung zeigt;
9 ein Blockdiagramm, das einen Phasenschieber-Verfolger zeigt, der zusammen mit der vorliegenden Erfindung verwendet wird;
10 ein Blockdiagramm, das einen Decodierer zeigt, der zusammen mit der vorliegenden Erfindung verwendet wird;
11 ein Blockdiagramm, das eine alternative Ausführungsform eines erfindungsgemäßen Mittelwertbildners zeigt;
12 ein Blockdiagramm eines erfindungsgemäßen Filters;
13 eine grafische Darstellung, die eine zu simulierende ungemittelte Phase zeigt;
14 eine grafische Darstellung, die eine gemittelte Phase von einem simulierten bekannten Mittelwertbildner zeigt;
15 eine grafische Darstellung, die eine gemittelte Phase von einem simulierten Mittelwertbildner nach einer Ausführungsform der vorliegenden Erfindung zeigt; und
16 eine grafische Darstellung, die eine gemittelte Phase von einem simulierten Mittelwertbildner nach einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Das Ausgangssignal der Arkustangens-Transformation eines Vektors ist die Phase des Vektors. Die Phase liegt zwischen –π und +π rad. Es besteht eine Diskontinuität bei π rad und –π rad, obwohl diese beiden Phasenwinkel identisch sind.
Aufgrund dieser Diskontinuität führt eine Operation wie die Mittelwertbildung von zwei Phasenwinkeln möglicherweise zu einem ungenauen Ergebnis. Beispielsweise ist ein Mittelwert von zwei Vektoren, deren Phasenwinkel π – ε rad und –π + ε rad sind, ein Vektor, dessen Phasenwinkel π rad ist; jedoch weist eine genaue Mittelwertbildung der Phasen dieser beiden Vektoren, deren Phasenwinkel π – ε rad und –π + ε rad sind, unrichtig auf einen Vektor hin, dessen Winkel Null ist. Somit ist der Aufbau eines Phasenmittelwertbildners (im Gegensatz zu einem unter Bezugnahme auf die 3–7 diskutierten Vektormittelwertbildner) für einen Blockphasenbestimmer bisher nicht erfolgreich gewesen.
Die vorliegende Erfindung stellt einen Phasenmittelwertbildner zum Ermitteln des Mittelwerts aus N Datenabtastwerten (N Ausgangssignalen des Digitalempfängers 10) zur Verfügung, der erfolgreich die Phase in einer Modulo-Schaltung „auspackt". Bei dem vorliegenden Phasenmittelwertbildner wird einer der N Abtastwerte als Bezugswert gewählt, und für jeden der anderen N – 1 Datenabtastwerte wird eine Phasendifferenz für die Phase des Bezugsabtastwerts bestimmt. Wenn die Phasendifferenz nicht gleich einer Phase innerhalb der zwischen –π und +π rad definierten Bereichsgrenzen ist, wird die Phase eingestellt. Wenn die Phasendifferenz größer als π rad, aber kleiner als 3π rad ist, wird 2π rad von der Phasendifferenz subtrahiert, sodass die Phasendifferenz innerhalb der zwischen –π und +π rad definierten Bereichsgrenzen neu definiert wird. Wenn die Phasendifferenz kleiner als –π rad, aber größer als –3π rad ist, wird 2π rad zu der Phasendifferenz addiert, sodass die Phasendifferenz innerhalb der zwischen –π und +π rad definierten Bereichsgrenzen neu definiert wird. Dann wird der Mittelwert aller N – 1 Phasendifferenzen mittels nicht gesättigter Arithmetik ermittelt.
Wenn beispielsweise die abgetastete Phase π – ε rad ist und die Bezugsphase –π + ε rad ist, ist die Phasendifferenz –2π + 2ε rad. Diese Phasendifferenz ist stets kleiner als π rad, wenn ε < π/2 rad ist. Daher wird 2π rad addiert, und die resultierende ausgepackte Phasendifferenz ist 2ε rad. Das ist die richtige Reaktion auf das Subtrahieren des Phasenwinkels π – ε rad von –π + ε rad.
Ein Frequenzfehlersignal ist ein Signal mit einer Frequenz, die gleich einer Differenz zwischen dem Trägersignal und dem Überlagerungsoszillatorsignal (z. B. OSC in 1) ist. Es wird unterstellt, dass das Frequenzfehlersignal durch eine Frequenz gekennzeichnet ist, die so klein ist, dass die Phasenänderung im Frequenzfehlersignal zwischen angrenzenden Symbolen nach dem Entfernen der Modulation kleiner als π/8 rad bei QPSK-Signalen und π/4 rad bei BPSK-Signalen ist. Bei 8-PSK-Signalen ist die Phasenänderung zwischen Symbolen kleiner als π/16 rad. Wenn der Frequenzfehler in Bezug zur Symbolgeschwindigkeit nur klein ist, kann die Phase des ankommenden Trägersignals fehlerfrei ausgepackt werden und ihr Mittelwert kann fehlerfrei ermittelt werden.
Eine Modulo-Schaltung packt die von einem Phasendifferenzierer ausgegebene Phase so aus, dass ein funktionsfähiger Phasenmittelwertbildner aus einem oder mehreren Phasendifferenzierern bestehen kann.
Die Phasen von aufeinanderfolgenden Abtastwerten, die mit i indexiert sind, werden durch θ_i dargestellt. Ein gleichmäßig gewichteter gleitender Mittelwert von N Abtastwerten, beispielsweise N = 4, der mit dem Abtastwert θ_n endet (d. h., der endet, wenn i = n ist) wird durch θAV(n) = h0θn + h1θn–i + h2θn–2 + h3θn–3 (1)angegeben, wobei h₀ = h₁ = h₂ = h₃ = ¼ ist. Die Modulo-Schaltung packt Phasenwinkel aus, die von einer Differenzierschaltung ausgegeben werden; daher wird der Mittelwert in Bezug zu den Differenzwinkeln wie folgt neu ausgedrückt: θAV(n) = A0θn + A1(θn – θn–1) + A2(θn – θn–2) + A3(θn – θn–3) (2)was umgeordnet werden kann zu θAV(n) = (A0 + A1 + A2 + A3)θn – A1θn–1 – A2θn–2 – A3θn–3 (3),wobei (A₀ + A₁ + A₂ + A₃) = h₀, A₁ = –h₁, A₂ = –h₂ und A₃ = –h₃ ist. Somit kann ein Phasenmittelwert aus vier Phasenabtastwerten unter Verwendung von drei Phasendifferenzierern gebildet werden, wobei A₀ = 1, A₁ = –1/4, A₂ = –1/4 und A₃ = –1/4 ist.
Alternativ kann eine Phasendifferenz zwischen der Phase jedes Phasenabtastwerts und dem unmittelbar vorhergehenden Phasenabtastwert berechnet werden. Dann kann die mittlere Phase ausgedrückt werden als θAV(n) = A0θn + A1(θn – θn–1) + A2(θn–1 – θn–2) + A3(θn–2 – θn–3) (4)was umgeordnet werden kann zu θAV(n) = (A0 + A1)θn + (A2 – A1)θn–1 + (A3 – A2)θn–2 + A3θn–3 (5),wobei (A₀ + A₁) = h₀, (A₂ – A₁) = h₁, (A₃ – A₂) = h₂ und A₃ = –h₃ ist. Dann erfolgt das Auflösen nach den Koeffizienten A aufgrund der Kriterien für die gleichmäßige Gewichtung, die in Zusammenhang mit Gleichung (1) dargelegt wurden, sodass A₀ = h₀ + h₁ + h₂ + h₃, A₁ = –h₁ – h₂ – h₃, A₂ = –h₂ – h₃ und A₃ = –h₃ ist. Somit kann ein Phasenmittelwert aus vier Phasenabtastwerten unter Verwendung eines einzigen sequentiell betriebenen Phasendifferenzierers gebildet werden, wobei A₀ = 1, A₁ = –3/4, A₂ = –1/2 und A₃ = –1/4 ist.
Ein gewichteter Phasenmittelwert aus N Phasenabtastwerten kann in der Regel nach Gleichung (1) aufgrund eines Gewichtungsvektors berechnet werden, der durch H = [h0, ... HN–1] (6)gegeben ist. Aus diesem Gewichtungsvektor können die Koeffizienten A bestimmt werden. Bei der einen Ausführungsform, die im Großen und Ganzen durch Gleichung (2) beschrieben ist, werden die Koeffizienten A ermittelt durch N – 1 A0 = Σhn n = 0 (7)und Ak = –hk (8)für 1 ≤ k ≤ N – 1.
Bei einer anderen Ausführungsform, die im Großen und Ganzen durch Gleichung (4) beschrieben ist, werden die Koeffizienten A ermittelt durch N – 1 A0 = Σhn n = 0 (9)und N – 1 Ak = Σhn n = k (10)für 1 ≤ k ≤ N – 1.
Aufgrund einer Modulo-Schaltung und von Phasendifferenzierern kann die Notwendigkeit entfallen, zur Durchführung der Mittelwertbildung eine Umwandlung in kartesische Koordinaten durchzuführen.
In 7 weist eine Modulationsentfernungsschaltung 70 einen Transformator von kartesischen in Polarkoordinaten 72 und einen Multiplizierer 74 auf, die eine im Wesentlichen ähnliche Funktion wie der Transformator 22 und der Multiplizierer 24 von 3 erfüllen; jedoch wird die Amplitude des polaren Phasenumwandlers nicht umgewandelt. Im Gegensatz zu herkömmlichen Schaltungen weist die Modulationsentfernungsschaltung 70 eine Modulo-Schaltung 76 zum Umwandeln oder Neu-Darstellen des Phasenwinkels ϕ_i' in einem Bereich von –π bis +π rad auf. Die Modulo-Schaltung ermittelt die ausgepackte Phase wie folgt: θOUT = θIN – 2π·INT[(θIN + SIGN(θIN)·π)/2π],wobei INT die ganzzahlige Funktion und SIGN die Vorzeichenfunktion ist. Die Modulationsentfernungsschaltung 70 verarbeitet nur den Phasenwinkel, während die Amplitude (d. h., die Quadratwurzel von I_i ² und Q_i ²) nicht verarbeitet werden muss.
In 8 weist ein Mittelwertbildner 80 einen Differenzierer 82 auf, der mit einer Modulo-Schaltung 84 verbunden ist, die wiederum mit einem Filter 86 verbunden ist. Ein Subtrahierer 88 bildet eine Differenz zwischen dem Eingangsphasenwinkel ϕ_i und dem Ausgangssignal des Filters 86. Der Ausgang des Subtrahierers 88 ist mit einer Modulo-Schaltung 89 verbunden. Der Differenzierer 82 weist ein Verzögerungselement 82A und einen Subtrahierer 82B auf. Das Verzögerungselement 82A verzögert lediglich den Eingangsphasenwinkel ϕ_i' um eine Abtastzeit. Das Filter 86 ist vorzugsweise ein Transversalfilter, das bei 13 beschrieben ist. Der Subtrahierer 88 subtrahiert das Ausgangssignal des Filters 86 vom Eingangsphasenwinkel ϕ_i'.
In 9 weist ein Phasenschieber-Verfolger 90 einen Dividierer 92 und einen Sektorverfolger 94 auf, deren Funktionen dem Dividierer 44 und dem Sektorverfolger 46 von 5 entsprechen, mit der Ausnahme, dass nur der Phasenwinkel dividiert und verfolgt wird. Es ist jedoch zu beachten, dass bei der vorliegenden Erfindung der Transformator von kartesischen in Polarkoordinaten 42 und der Transformator von Polar- in kartesische Koordinaten 48, die in 5 gezeigt sind, nicht benötigt werden. Ebenso ist zu beachten, dass die Kosinus- und Sinus-Transformatoren 26, 28 von 3 in der vorliegenden Erfindung nicht notwendig sind.
In 10 weist ein Decodierer 100 einen herkömmlichen Digitalempfänger 10 auf, der mit einem erfindungsgemäßen Blockphasenbestimmer 102 verbunden ist. Der Blockphasenbestimmer 102 weist einen Transformator von rechtwinkligen in Polarkoordinaten und eine Modulationsentfernungsschaltung 70 (7), einen Phasenmittelwertbildner 80 (8) und einen Phasenschieber-Verfolger 90 (9) auf. Die Modulationsentfernungsschaltung 70 stellt das Ausgangsphasensignal ϕ_i für eine Verzögerungsschaltung 104 bereit. Der Phasenwinkel ϕ_i wird von der Modulationsentfernungsschaltung 70 als Ausgangssignal vom Transformator von kartesischen in Polarkoordinaten 72 (7) bereitgestellt. Ein Differenzierer 106 subtrahiert den mittleren Phasenwinkel ϕ_AVG von dem verzögerten Phasensignal ϕ_DEL. Der mittlere Phasenwinkel vom Blockphasenbestimmer 102 ist ein Mittelwert über einen vorgegebenen Zeitraum, und das gemittelte Ausgangssignal liegt am Ende des Mittelwertbildungszeitraums an. Die von der Verzögerungsschaltung 104 bereitgestellte Verzögerung ist vorzugsweise die Hälfte des Zeitraums, in dem der Phasenmittelwert ϕ_AVG bestimmt wird. Die vom Differenzierer 106 ausgegebene Phasendifferenz wird für einen Doppelbegrenzer 108 bereitgestellt. Dieses Phasendifferenz-Ausgangssignal ist eine Zahl, die eine Phase darstellt, die zwischen –180° und +180° schwankt. Hierzu kann der Differenzierer 106 eine Modulo-Schaltung aufweisen.
Zum Verständnis der Funktionsweise des Doppelbegrenzers 108 sei auf 2 verwiesen. Bei QPSK gibt es vier mögliche Werte, die in vier getrennten Quadranten dargestellt sind. Das Eingangssignal in den Doppelbegrenzer 108 ist ein Phasenwinkel, der auf die I-Achse von 2 bezogen ist. Der Doppelbegrenzer weist eine Reihe von Komparatoren auf, um festzustellen, wo der Phasenwinkel größer als 0, aber kleiner als 90° ist (d. h., im ersten Quadranten), größer als 90°, aber kleiner als 180° ist (d. h. im zweiten Quadranten), größer als –180°, aber kleiner als –90° ist (d. h., im dritten Quadranten) oder zwischen 0 und –90° liegt (d. h., im vierten Quadranten). Wenn der Quadrant identifiziert ist, ist der Symbolwert bestimmt.
In 11 ist ein Mittelwertbildner 110 als alternative Ausführungsform zu dem Mittelwertbildner 80 von 8 dargestellt. Der Mittelwertbildner 110 weist eine Verzögerungsleitung mit Abgriffen 112, einen Parallelsubtrahierer 116, eine Parallel-Modulo-Schaltung 120, einen Paralleladdierer 124, eine Skalierschaltung 126, einen Subtrahierer 128 und eine Modulo-Schaltung 129 auf. Die Verzögerungsleitung mit Abgriffen 112 weist mehrere Verzögerungselemente 114 auf. Jedes Verzögerungselement verzögert sein Eingangssignal um eine Symboldauer. Wenn beispielsweise die Analog-Digital-Umsetzgeschwindigkeit (1) das Vierfache der Symbolgeschwindigkeit beträgt, dezimiert der Dezimierer (1) 4 : 1, sodass die Verzögerungsleitung mit Abgriffen 112 Abtastwerte mit der Symbolgeschwindigkeit empfängt. Die Verzögerungsleitung 112 kann vorzugsweise acht Verzögerungselemente 114 aufweisen, sodass der Parallelsubtrahierer 116 vorzugsweise acht Subtrahierer 118 aufweist und die Parallel-Modulo-Schaltungen vorzugsweise acht Modulo-Schaltungen 122 aufweisen. Der Paralleladdierer 124 addiert alle Ausgangssignale von den in der Parallel-Modulo-Schaltung 120 enthaltenen Modulo-Schaltungen. Die Skalierschaltung 126 bestimmt den Mittelwert der Ausgangssignale aller Modulo-Schaltungen 122 der Parallel-Modulo-Schaltung 120. Wenn beispielsweise acht Modulo-Schaltungen 122 vorhanden sind, addiert der Paralleladdierer 124 alle acht Ausgabewerte, und die Skalierschaltung 126 dividiert das Ausgangssignal des Paralleladdierers 124 durch acht. Es ist wohlverstanden, dass eine Division durch acht in einem Digitalrechner durch Verschieben erfolgen kann. Der Subtrahierer 128 und die Modulo-Schaltung 129 erfüllen die gleiche Funktion und sind im Wesentlichen die Gleichen wie der Subtrahierer 88 und die Modulo-Schaltung 89 von 8.
In 12 weist ein Filter 150 eine Verzögerungsleitung mit Abgriffen auf, die aus mehreren Verzögerungselementen 152 besteht. Jeder Abgriff ist für einen ersten Eingang eines entsprechenden Multiplizierers 154 vorgesehen. Einer der Koeffizienten A, die durch die vorstehende Gleichung (10) bestimmt werden, wird für einen zweiten Eingang jedes Multiplizierers 154 bereitgestellt. Die Ausgangssignale aller Multiplizierer 154 werden als Eingangssignale für eine Summierschaltung 156 bereitgestellt. Das Filter 150 ist ein Transversalfilter ohne Signalrückführung. Ein solches Filter wird zweckmäßig als Filter 86 (8) verwendet.
Die vorliegende Erfindung kann in einem gebräuchlichen Desktop-Rechner realisiert werden, der von einem Programm gesteuert wird, das die hier beschriebenen Funktionen auf maschinellen Betrieb umstellt. Die vorliegende Erfindung kann in speziellen Hardware-Logik- und -Arithmetik-Schaltungen realisiert werden. Die vorliegende Erfindung kann in speziellen anwendungsspezifischen integrierten Schaltungen (ASICs) realisiert werden. Die vorliegende Erfindung kann in kundenspezifischen Gate-Array-Schaltungen realisiert werden. Die vorliegende Erfindung kann in programmierbaren integrierten Schaltungen mit digitalen Signalprozessoren realisiert werden.
Die Schaltungen sind mittels Quadratur-PSK-Modulation, einem Störabstand von 15 dB und einer Frequenzverschiebung zwischen dem übertragenen Träger und dem Empfänger-Oszillator von 0,001 Hz simuliert worden. Die Simulations- Symbolgeschwindigkeit wurde auf 1 Hz normalisiert, und in einem Symbolzeitraum wurden 8 Abtastungen durchgeführt. Ein vervierfachender Multiplizierer (24 von 3 und 74 von 7) wurde nach der Arkustangens-Transformation (22 von 3 und 72 von 7) verwendet, um die Quadratur-PSK-Modulation zu entfernen. Ein verzweifachender Multiplizierer wird für die binäre PSK-Modulation verwendet, und ein verachtfachender Multiplizierer wird für die 8-PSK-Modulation verwendet, usw. 13 zeigt die Phase ohne Mittelwertbildung. 14 zeigt die Phase, die unter Verwendung eines bekannten, auf kartesischen Koordinaten basierenden Mittelwertbildners (z. B. 3–6) gemittelt wurde. 15 zeigt die Phase, die unter Verwendung des Phasenmittelwertbildners von Gleichung (4), d. h. 8, gemittelt wurde. 16 zeigt die Phase, die unter Verwendung des Phasenmittelwertbildners von Gleichung (2), d. h. 11, gemittelt wurde. Die 14–16 zeigen, dass die vorliegende Erfindung die gleiche Phasenmittelwertbildungsleistung wie bekannte Mittelwertbildner erreicht, ohne dass ein Mittel zum Umwandeln von kartesischen in Polarkoordinaten und zurück bereitgestellt werden muss.
Nachdem bevorzugte Ausführungsformen eines neuen Blockphasenbestimmers (die erläuternd und nicht beschränkend sein sollen) beschrieben worden sind, sei darauf hingewiesen, dass unter Berücksichtigung der vorstehenden Grundsätze Modifikationen und Änderungen von Fachleuten vorgenommen werden können. Es ist daher klar, dass Änderungen in den einzelnen Ausführungsformen der beschriebenen Erfindung vorgenommen werden können, die innerhalb des Schutzumfangs der Erfindung liegen, der von den beigefügten Ansprüchen definiert wird.

Claims

Phasenmittlungsschaltung (30) für einen Phasenbestimmer, die Folgendes aufweist: eine Phasendifferenzierschaltung (82), die mit dem Eingang der Phasenmittlungsschaltung verbunden ist; eine erste Modulo-Schaltung (84), die mit der Phasendifferenzierschaltung verbunden ist; ein Filter (86), das mit der ersten Modulo-Schaltung verbunden ist; und eine Summierschaltung (88) mit einem positiven und einem negativen Eingang, wobei der positive Eingang mit dem Eingang der Phasenmittlungsschaltung verbunden ist und der negative Eingang mit dem Filter (86) verbunden ist.
Schaltung nach Anspruch 1, die weiterhin eine zweite Modulo-Schaltung (89) aufweist, die mit der Summierschaltung verbunden ist.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Filter (86) eine Verzögerungsleitung mit mehreren Abgriffen (152); eine Vielzahl von Multiplizierern (154), die jeweils einen ersten und einen zweiten Eingang haben, wobei der erste Eingang jedes Multiplizierers mit einem entsprechenden Abgriff verbunden ist und ein vorgegebener Filterkoeffizient für den zweiten Eingang jedes Multiplizierers bereitgestellt wird; und einen mit einem Ausgang jedes Multiplizierers verbundenen Filteraddierer (156) aufweist.
Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Anzahl von Multiplizierern N – 1 ist und jeder Multiplizierer (154) durch einen Index k identifiziert ist, wobei k größer als Null und kleiner als oder gleich N ist, und Mittel aufweist, die zum Berechnen eines gleichmäßig gewichteten Phasenmittelwerts eingerichtet sind, wobei jede Gewichtung, die mit h_n bezeichnet ist, mit 1 ≤ n ≤ N, durch h_n = 1/N gegeben ist, und der vorgegebene Filterkoeffizient, der für den k-ten Multiplizierer bereitgestellt wird, A_k ist und durch N – 1 Ak = Σhn n = kgegeben ist.
Verfahren zur Phasenmittelwertbildung in einem Phasenbestimmer, das folgende Schritte aufweist: Empfangen eines Signals mit einer Vielzahl von Abtastwerten jeweils mit einer zugehörigen Phase; Bilden einer gemessenen Phasendifferenz zwischen einer aktuell gemessenen Phase eines gewählten Abtastwerts und einer angrenzenden gemessenen Phase eines an den gewählten Abtastwert angrenzenden Abtastwerts; Umwandeln der gemessenen Phasendifferenz in eine differenzierte gemessene Phase zwischen –π und π rad; Filtern der differenzierten gemessenen Phase und Bilden einer subtrahierten Phase durch Subtrahieren der differenzierten gemessenen Phase von der aktuell gemessenen Phase.
Verfahren nach Anspruch 5, das weiterhin einen Schritt des Umwandelns der subtrahierten Phase in eine Phase zwischen –π und π rad aufweist.
Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Schritt des Filterns folgende Schritte aufweist: Bilden einer Vielzahl von angrenzenden gemessenen Phasen; getrenntes Multiplizieren jeder angrenzenden gemessenen Phase mit einem entsprechenden vorgegebenen Filterkoeffizienten und Addieren aller Multiplikationsergebnisse.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass eine Anzahl von Phasenmessungen, deren Mittelwert ermittelt werden soll, N ist; eine Anzahl von angrenzenden gemessenen Phasen N – 1 ist; jeder vorgegebene Filterkoeffizient durch einen Index k identifiziert ist, wobei k größer als Null und kleiner als oder gleich N ist; ein gleichmäßig gewichteter Phasenmittelwert berechnet wird, wobei jede Gewichtung, die mit h_n bezeichnet ist, mit 1 ≤ n ≤ N, durch h_n = 1/N gegeben ist; und der k-te vorgegebene Filterkoeffizient A_k ist und durch N – 1 Ak = Σhn n = kgegeben ist.
Phasenmittlungsschaltung für einen Phasenbestimmer, die Folgendes aufweist: eine Verzögerungsleitung (112) mit einer Vielzahl von mit einem Eingang einer Phasenmittlungsschaltung verbundenen Abgriffen (114); eine Vielzahl von ersten Subtrahierschaltungen (118), wobei ein erster Eingang jeder Subtrahierschaltung mit dem Eingang der Phasenmittlungsschaltung verbunden ist und ein zweiter Eingang jeder ersten Subtrahierschaltung mit einem entsprechenden Abgriff der Vielzahl von Abgriffen verbunden ist; eine Vielzahl von ersten Modulo-Schaltungen (122), die jeweils mit einer entsprechenden ersten Subtrahierschaltung verbunden sind; eine Summierschaltung (124), die mit allen ersten Modulo-Schaltungen verbunden ist; eine Skalierschaltung (126), die mit der Summierschaltung verbunden ist; und eine zweite Subtrahierschaltung (128), wobei ein erster Eingang der zweiten Subtrahierschaltung mit dem Eingang der Phasenmittlungsschaltung verbunden ist und ein zweiter Eingang der zweiten Subtrahierschaltung mit der Skalierschaltung verbunden ist.
Schaltung nach Anspruch 9, die weiterhin eine zweite Modulo-Schaltung (129), die mit der zweiten Subtrahierschaltung verbunden ist, aufweist.
Schaltung nach Anspruch 9, dadurch gekennzeichnet, dass die Skalierschaltung (126) zum Multiplizieren eines zu skalierenden Eingangssignals mit einem Umkehrwert einer Anzahl von Abtastwerten, deren Mittelwert ermittelt werden soll, eingerichtet ist.
Schaltung nach Anspruch 9, dadurch gekennzeichnet, dass ein Modulationsträger eine Periode T hat und die Verzögerungsleitung mindestens vier Abgriffe aufweist, die Phasen darstellen, die während der Periode T abgetastet werden.
Verfahren zur Phasenmittelwertbildung in einem Phasenbestimmer, das folgende Schritte aufweist: Empfangen eines Signals mit einer Vielzahl von Abtastwerten jeweils mit einer zugehörigen Phase; Bilden einer Vielzahl von angrenzenden gemessenen Phasen; Bilden einer Vielzahl von ersten subtrahierten gemessenen Phasen durch Subtrahieren jeder angrenzenden gemessenen Phase von einer aktuell gemessenen Phase, wobei die aktuelle Phase aus der Vielzahl von angrenzenden Phasen gewählt wird; Bilden einer Vielzahl von ersten Modulo-Phasen durch Umwandeln jeder ersten subtrahierten gemessenen Phase in eine Phase zwischen –π und π rad; Bilden einer addierten gemessenen Phase durch Addieren aller ersten Modulo-Phasen; Skalieren der addierten gemessenen Phase und Bilden einer zweiten subtrahierten gemessenen Phase durch Subtrahieren der skalierten gemessenen Phase von der aktuell gemessenen Phase.
Verfahren nach Anspruch 13, das weiterhin einen zusätzlichen Schritt des Umwandelns der zweiten subtrahierten gemessenen Phase in eine Phase zwischen –π und π rad aufweist.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Schritt des Skalierens ein zu skalierendes Eingangssignal mit einem Umkehrwert einer Anzahl von Abtastwerten, deren Mittelwert ermittelt werden soll, multipliziert.