DE602004003863T2

DE602004003863T2 - Demodulationsgerät und Demodulationsverfahren für drahtlose digitale Kommunikation

Info

Publication number: DE602004003863T2
Application number: DE602004003863T
Authority: DE
Inventors: c/o Seiko Epson Corporation Hiromitsu Suwa-shi Mizukami
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-06-05
Filing date: 2004-05-17
Publication date: 2007-07-05
Anticipated expiration: 2024-05-18
Also published as: EP1484880B1; EP1484880A3; DE602004003863D1; JP2005020701A; US20050013389A1; EP1484880A2; US7492836B2; JP4165413B2

Description

Die vorliegende Erfindung betrifft ein Demodulationsverfahren für drahtlose Datenkommunikation zum Empfangen und Demodulieren eines Übertragungspakets, von dem eine vordere Hälfte durch ein Frequenzumtastungsmodulationssignal gesendet wird und von dem eine hintere Hälfte durch ein Phasenumtastungsmodulationssignal gesendet wird.
Im Allgemeinen wird in einem drahtlosen Kurzdistanz-Datenkommunikationssystem, das ein ISM-Band von 2,4 GHz verwendet, ein Übertragungspaket durch ein Frequenzumtastungsmodulationssignal gesendet und eine Frequenzumtastungsdemodulation wird auch an der Empfangsseite ausgeführt.
In solchen drahtlosen Kurzdistanz-Datenkommunikationssystemen wird ein Übertragungspaket, das aus einem Verscrambelungs-Code, einem Header-Kennsatz PH und Nutzinformationen besteht, gesendet. Aufgrund des Bedarfs die Datenkommunikation zu beschleunigen, wurde jedoch vorgeschlagen, dass ein Übertragungspaket, in dem eine Sperrzeit und ein Datenanfangs-Etikettenabschnitt von 16 Bits zur Ausführung einer Synchronisierung zwischen einem Header-Kennsatz PH und Nutzinformationen PL angeordnet sind, wie in 2 dargestellt ist, gebildet werden sollte, ein Zugriffscode AC und der Header-Kennsatz PH durch ein Frequenzumtastungsmodulationssignal gesendet werden sollten, und der Datenanfangs-Etikettenabschnitt PA und die Nutzinformationen PL durch ein Phasenumtastungsmodulationssignal gesendet werden sollten.
Wenn eine vordere Hälfte des Übertragungspakets durch das Frequenzumtastungsmodulationssignal gesendet wird, und die hintere Hälfte durch das Phasenumtastungsmodulationssignal auf diese Weise gesendet wird, ist bekannt, dass, da die Phasenumtastungsmodulations verwendet wird, eine Trägerfrequenzverschiebung (ein Frequenzversatz) sich zu einer Phasendemodulationsverzerrung ändert, wodurch eine Bit-Fehlerrate (BER) wesentlich beeinflusst wird.
Als Kompensationsmethode für diesen Frequenzversatz wurde ein Demodulationsgerät für drahtlose Datenkommunikation vorgeschlagen, das dazu ausgebildet ist, wenn eine Ziehzeit ("lockup time") für eine PLL nur während des Empfangs der Datenanfangs-Etikette unzureichend ist, kontinuierlich eine Differenzialdetektion in einem Datenbereich eines Frames zur Demodulation von Daten auszuführen, und gleichzeitig die PLL zu betreiben, um dadurch Datenqualitäten der Differenzialdetektion und synchronen Detektion zu vergleichen, wenn die PLL-Ziehzeit verstrichen ist, und einen geeigneten Demodulationsvorgang in einer Raumübertragungsumgebung zu wählen (siehe z.B. Patentdokument 1).
Zusätzlich wurde auch eine angewandte Phasendetektionssynchronisationsmethode vorgeschlagen, so dass ein Eingangssignal einmal in einem Pufferspeicher gespeichert wird, und nach der Anwendung einer Versuchsmodusverarbeitung, die einen Kreisfrequenz-Verstimmungsgrad und eine Anfangsphasendifferenz schätzt und eine freilaufende Kreisfrequenz und eine Anfangsphase applikativ korrigiert, an dem gespeicherten Eingangssignal, eine Normalmodusverarbeitung ausgeführt wird, die eine herkömmliche PLL-Verarbeitung ist, um dadurch eine Erweiterung eines Synchronisierungs-Ziehbereichs ("pull-in range") einer PLL und gleichzeitig eine Verringerung in einem Rauschband zu erreichen (siehe Patentdokument 2).
Ebenso wurde eine digitale PLL-Schaltung mit einem Schleifenabschnitt vorgeschlagen, der ein Phasenvergleichsmittel, Phaseneinstellungsmittel, Schleifenfilter und einen numerischen Kontrolloszillator enthält, die dazu ausgebildet ist, einen durchschnittlichen Frequenzfehler und Phasenfehlerinformationen aus Daten von kontinuierlichen n+1 Symbolen von Phasendaten zu finden, die kontinuierlich in das Phasenvergleichsmittel eingegeben werden, und ein Schleifenmittel zu starten, wenn ein durchschnittlicher Phasenfehler in dem Schleifenfilter der PLL-Schaltung voreingestellt ist und Phaseninformationen in dem numerischen Kontrolloszillator eingestellt sind, um dadurch eine Ziehzeit (Fangzeit) für die Schleife zu berechnen (siehe z.B. Patentdokument 3).

[Patentdokument 1] Japanisches Patent Nr. 3130773 (Seiten 1 bis 4, 1)
[Patentdokument 2] Japanisches Patent Nr. 2712706 (Seiten 1 bis 10, 2)
[Patentdokument 3] Japanisches Patent Nr. 2877198 (Seiten 1 bis 6, 2).

Wenn jedoch das obengenannte Übertragungspaket, das in 2 dargestellt ist, empfangen wird, muss eine Phasenverriegelung für die Phasenumtastungsdemodulation innerhalb einer Periode dieses Datenanfangs-Etikettenabschnitts beim Umschalten des Frequenzumtastungsmodulationssignals der vorderen Hälfte zu dem Phasenumtastungsmodulationssignal der hinteren Hälfte hergestellt werden, da der Datenanfangs-Etiketteabschnitt nur 16 Bits groß ist.
In dem herkömmlichen Beispiel, das in Patentdokument 1 beschrieben ist, wird unter der Annahme eines Falls, in dem die Frequenzsynchronisierung nicht durch eine Datenanfangs-Etikette vorgenommen wird, die Differenzialdietektion in einer Periode ausgeführt, bis die Frequenzsynchronisierung hergestellt ist, und die Differenzialdetektion wird auf die Synchronisierungsdetektion umgeschaltet, sobald beurteilt wird, dass eine Frequenz verriegelt ist. Da jedoch die Differenzialdetektion im Allgemeinen hinsichtlich der Eigenschaft der Bit-Fehlerrate (BER) schlechter als die Synchronisierungsdetektion ist, ist es in dem Fall, in dem die Differenzialdetektion durchgeführt wird, bis die Synchronisierung hergestellt ist, wahrscheinlich, dass ein Fehler in dieser Periode auftritt. Somit gibt es in der drahtlosen Kurzdistanz-Datenkommunikation unter Verwendung der Phasenumtastungsmodulation, da ein Fehler von 1 Bit direkt zu einem Paketverlust führt, ein ungelöstes Problem, da der Paketverlust zunimmt.
Zusätzlich ist es in dem herkömmlichen Beispiel, das in Patentdokument 2 beschrieben ist, notwendig, ein Eingangssignal einmal in einem Pufferspeicher zu speichern, da ein Anfangswert einer PLL nach mehreren Wiederholungen von Versuchsmoden bestimmt wird, und es ist notwendig, die Häufigkeit von Versuchsmoden zu erhöhen, um einen exakteren Anfangswert zu erhalten. Somit besteht ein ungelöstes Problem darin, dass erforderliche Pufferspeicher entsprechend der erhöhten Häufigkeit von Versuchsmoden größer werden und eine Größe einer Gesamtstruktur zunimmt.
Ferner ist in dem herkömmlichen Beispiel, das in Patentdokument 3 beschrieben ist, ein Verzögerungsmittel zum Ermitteln eines Frequenzanfangswerts erforderlich, und es ist wünschenswert, einen Durchschnitt einer großen Anzahl von Bits zu ermitteln, um einen exakteren Anfangswert zu erhalten. Somit besteht ein ungelöstes Problem darin, dass der Maßstab der Schaltung zunimmt.
Somit wurde die vorliegende Erfindung entwickelt, die sich auf die ungelösten Probleme der herkömmlichen Beispiele konzentriert, und es ist eine Aufgabe der vorliegenden Erfindung, ein Demodulationsgerät für drahtlose Datenkommunikation und ein Demodulationsverfahren bereitzustellen, die exakt eine Phasenverriegelung in einer kurzen Datenanfangs-Etikettenperiode bereitstellen können.
Das erste technische Mittel ist ein Demodulationsgerät für drahtlose Datenkommunikation, das ein Übertragungspaket empfängt und demoduliert, von dem eine vordere Hälfte durch ein Frequenzumtastungsmodulationssignal gesendet wird und von dem eine hintere Hälfte durch ein Phasenumtastungsmodulationssignal gesendet wird, wobei das Demodulationsge rät für drahtlose Datenkommunikation dadurch gekennzeichnet ist, dass es Folgendes umfasst: eine FSK-Demodulationseinheit, die das Frequenzumtastungsmodulationssignal demoduliert; und eine PSK-Demodulationseinheit, die das Phasenumtastungsmodulationssignal demoduliert, und dass die FSK-Demodulationseinheit ein Frequenzfehlerdetektionsmittel umfasst, das einen Frequenzfehler des Frequenzumtastungsmodulationssignals detektiert, die PSK-Demodulationseinheit eine Demodulationsschaltung der Phasenregelkreisart umfasst, mit einem Schleifenfilter, und ein Frequenzfehlerdetektionswert, der von dem Frequenzfehlerdetektionsmittel detektiert wird, als Anfangswert des Schleifenfilters eingestellt wird.
In dem ersten technischen Mittel sind zum Beispiel ein Zugriffscode AC und ein Paket-Header-Kennsatz, die von dem Frequenzumtastungsmodulationssignal gesendet werden, im Vergleich zu einem Datenanfangs-Etikettenabschnitt PA von 16 Bits ausreichend lang, der zur Vorbereitung für eine Phasenumtastungsdemodulation angewendet wird. Eine Mittenfrequenz kann aus diesem Frequenzumtastungsmodulationssignal ermittelt werden, um einen Frequenzfehler zwischen einem Sender und einem Empfänger exakt zu schätzen, und dieser geschätzte Frequenzfehler wird als Anfangswert eines Schleifenfilters eingestellt, das in der Demodulationsschaltung der Phasenregelkreisart der PSK-Demodulationseinheit enthalten ist, wodurch eine Zeit bis zum Lock-up signifikant verringert werden kann.
Zusätzlich ist das zweite technische Mittel dadurch gekennzeichnet, dass das Frequenzfehlerdetektionsmittel Folgendes umfasst: ein Durchschnittswertberechnungsmittel, das eine Durchschnittsfrequenz eines Frequenzumtastungsdemodulationssignals berechnet, das durch Demodulieren des Frequenzumtastungsmodulationssignals mit einer Empfangsschaltung erhalten wird; und ein Subtraktionsmittel, das eine Abweichung zwischen der Durchschnittsfrequenz, die von dem Durchschnittswertberechnungsmittel berechnet wurde, und einer Referenzfrequenz des Frequenzumtastungsdemodulationssignals berechnet.
In diesem zweiten technischen Mittel wird eine Durchschnittsfrequenz eines Frequenzumtastungsdemodulationssignals, das von der Empfangsschaltung demoduliert wird, von dem Durchschnittswertberechnungsmittel berechnet, und eine Abweichung zwischen einer Durchschnittsfrequenz, die von dem Subtraktionsmittel berechnet wurde, und einer Referenzfrequenz des Frequenzumtastungsdemodulationssignals wird zum Detektieren eines Frequenzfehlers berechnet. Somit kann der Frequenzfehler exakt erfasst werden.
Ferner ist ein drittes technisches Mittel dadurch gekennzeichnet, dass in dem ersten oder zweiten technischen Mittel die PSK-Demodulationseinheit Folgendes umfasst: ein orthogonales Detektionsmittel, das orthogonal ein Phasenumtastungsmodulationssignal detektiert; ein A/D-Wandlermittel, das eine gleichphasige Komponente und eine Quadraturkomponente, die von dem orthogonalen Detektionsmittel detektiert wird, einer A/D-Wandlung unter Verwendung einer Taktsynchronisierung mit einem Symbol, das von der FSK-Demodulationseinheit erhalten wird, unterzieht; und die Demodulationsschaltung der Phasenregelkreisart, in die die gleichphasige Komponente und die Quadraturkomponente, die von dem A/D-Wandler ausgegeben werden, eingegeben werden.
In diesem dritten technischen. Mittel wird eine gleichphasige Komponente und eine Quadraturkomponente einer A/D-Wandlung durch das A/D-Wandlermittel unterzogen, das die PSK-Demodulationseinheit bildet, unter Verwendung einer Taktsynchronisierung mit einem Symbol, das von der FSK-Demodulationseinheit erhalten wird. Somit wird ein Frequenz-Pull-in unmittelbar zu dem Zeitpunkt möglich, wenn mit dem Empfang eines Phasenumtastungsmodulationssignals begonnen wird, eine Zeit bis zum Lock-up kann verringert werden, und eine Bit-Fehlerrateneigenschaft zum Zeitpunkt der Phasenumtastungsdemodulation kann verbessert werden.
Ferner ist ein viertes technisches Mittel dadurch gekennzeichnet, dass in einem des ersten bis dritten technischen Mittels die Demodulationsschaltung Folgendes umfasst: einen komplexen Vervielfacher, der einer gleichphasigen Komponente und einer Quadraturkomponente, die von dem A/D-Wandlermittel ausgegeben werden, eine Phasenrotation eines vorbestimmten Winkels auf der Basis einer Sinuswelle und einer Kosinuswelle verleiht, so dass die Komponenten mit einer Phase eines idealen Signalpunkts übereinstimmen; ein Tiefpassfilter, in das die gleichphasige Komponente und die Quadraturkomponente, die der Phasenrotation unterzogen wurden und die von dem komplexen Vervielfacher ausgegeben werden, eingegeben werden; eine Datenreproduktionsschaltung, in die ein Ausgang des Tiefpassfilters eingegeben wird; eine Frequenzversatzdetektionsschaltung, in die die gleichphasige Komponente und die Quadraturkomponente, die von dem Tiefpassfilter ausgegeben werden, eingegeben werden; ein Schleifenfilter, in dem ein Frequenzversatzdetektionswert der Frequenzversatzdetektionsschaltung eingegeben wird, und ein Frequenzfehlerdetektionswert der als Anfangswert von dem Frequenzfehlerdetektionsmittel detektiert wird, als Anfangswert eingegeben wird; und einen numerischen Kontrolloszillator, in den ein Ausgang des Schleifenfilters eingegeben wird, und der die Sinuswelle und die Kosinuswelle bildet, die dem komplexen Vervielfacher zugeleitet werden.
In diesen vierten technischen Mittel wird einer gleichphasigen Komponente und einer Quadraturkomponente, die von dem A/D-Wandlermittel ausgegeben werden, eine Phasenrotation mit einem vorbestimmten Winkel auf der Basis einer Sinuswelle und einer Kosinuswelle, die von dem Phasenverriegelungsdetektionsmittel unter Verwendung des komplexen Vervielfachers gebildet werden, verliehen, so dass die Komponenten mit einer Phase eines idealen Signalpunkts übereinstimmen, und ein Ausgang des komplexen Vervielfachers wird zu der Datenreproduktionsschaltung geleitet, nachdem eine Intersymbol-Interferenz aus dem Ausgang durch den Tiefpassfilter entfernt wurde, wodurch demodulierte Daten reproduziert werden. An diesem Punkt wird ein Ausgang des Tiefpassfilters zu dem Frequenzversatzdetektionsmittel geleitet, um einen Frequenzversatzdetektionswert zu ermitteln, dieser Frequenzversatzdetektionswert wird zu dem Schleifenfilter zur Bildung einer Sinuswelle und einer Kosinuswelle geleitet, und die Sinuswelle und die Kosinuswelle werden zu dem komplexen Vervielfacher geleitet. In diesem Fall wird zu dem Zeitpunkt, zu dem der Empfang eines Phasenumtastungsmodulationssignals gestartet wird, ein Frequenzfehlerdetektionswert, der von dem Frequenzfehlerdetektionsmittel detektiert wird, das in der FSK-Demodulationseinheit gebildet ist, in dem Schleifenfilter als Anfangswert eingestellt, wodurch eine Zeit bis zum Lock-up zu dem Zeitpunkt verringert werden kann, wenn mit dem Empfang des Phasenumtastungsmodulationssignals gestartet wird.
Ferner ist ein fünftes technisches Mittel dadurch gekennzeichnet, dass in einem des ersten bis dritten technischen Mittels die Demodulationsschaltung Folgendes umfasst: einen Winkelberechner, der Phaseninformationen aus einer gleichphasigen Komponente und einer Quadraturkomponente berechnet, die von dem A/D-Wandler ausgegeben werden; ein Phasenvergleichsmittel, das die Phaseninformationen, die von dem Winkelberechner ausgegeben werden, mit einem Phasensignal vergleicht; eine Beurteilungsschaltung, die demodulierte Daten auf der Basis des Phasensignals reproduziert, das von dem Phasenvergleichsmittel ausgegeben wird; ein Phasenversatzdetektionsmittel, in das das Phasensignal des Phasenvergleichsmittels eingegeben wird; und ein Schleifenfilter, in das ein Versatzdetektionswert des Phasenversatzdetektionsmittels eingegeben wird, und ein Frequenzfehlerdetektionswert, der von dem Frequenzfehlerdetektionsmittel detektiert wird, als Anfangswert eingegeben wird, und das ein Phasensignal an das Phasenvergleichsmittel ausgibt.
In diesem fünften technischen Mittel werden eine gleichphasige Komponente und eine Quadraturkomponente, die von dem A/D-Wandler ausgegeben werden, zu dem Winkelberechner zur Berechnung von Phaseninformationen geleitet, die berechneten Phaseninformationen werden von dem Phasenvergleichsmittel mit Phaseninformationen verglichen, die vom Schleifenfilter detektiert werden, um Phaseninformationen zu erhalten, deren Phasenverschiebung korrigiert ist, und die Phaseninformationen werden zu der Beurteilungsschaltung geleitet, um demodulierte Daten auszugeben. Hier werden in dem Phasenverriegelungsdetektionsmittel die Phaseninformationen, die von dem Phasenvergleichsmittel ausgegeben werden, zu der Phasenversatzdetektionsschaltung geleitet, um einen Phasenversatz zu detektieren, und ein detektierter Phasenversatzwert wird zu dem Schleifenfilter zur Ausgabe eines Phasensignals geleitet. Wenn ein Empfangszustand eines Frequenzumtastungsmodulationssignals in einen Empfangszustand eines Phasenumtastungsmodulationssignals umgeschaltet wird, wird ein Frequenzfehlerdetektionswert, der von dem Frequenzfehlerdetektionsmittel detektiert wird, das in der FSK-Demodulationseinheit gebildet ist, als Anfangswert des Schleifenfilters eingestellt, wodurch eine Zeit bis zum Lock-up zu dem Zeitpunkt verkürzt werden kann, wenn mit dem Empfang des Phasenumtastungsmodulationssignals gestartet wird.
Zusätzlich ist ein sechstes technische Mittel dadurch gekennzeichnet, dass das Schleifenfilter in dem vierten oder dem fünften technischen Mittel Folgendes umfasst: einen ersten Vervielfacher und einen zweiten Vervielfacher, die einen eingegebenen Versatzwert mit einem ersten Filterkoeffizienten und einem zweiten Filterkoeffizienten multi plizieren; einen ersten Addierer, der einen Ausgang eines Integrationsverstärkungsregulators und einen Ausgang einer Latch-Schaltung addiert; einen zweiten Addierer, der einen addierten Ausgang des ersten Addierers und einen Ausgang des ersten Vervielfachers addiert, um einen Ausgang zu dem numerischen Kontrolloszillator zu bilden; und einen Multiplexer, in den der addierte Ausgang des ersten Addierers und ein Frequenzfehlerdetektionswert, der von dem Frequenzfehlerdetektionsmittel detektiert wird, als Anfangswerte eingegeben werden, und der diese Werte auswählt und die Werte an die Latch-Schaltung ausgibt.
Das sechste technische Mittel leitet einen Wert, der durch Multiplizieren eines eingegebenen Frequenz- oder Phasenversatzwertes mit einem ersten Filterkoeffizienten ermittelt wird, zu dem ersten Addierer, leitet einen Wert, der durch Multiplizieren des Versatzwertes mit dem zweiten Filterkoeffizienten ermittelt wird, zu dem zweiten Addierer, und leitet einen Ausgang dieses zweiten Addierers zu dem ersten Addierer und zu dem Multiplexer, und ein Frequenzfehlerdetektionswert wird von diesem Multiplexer zu dem Zeitpunkt gewählt, wenn mit dem Empfang eines Phasenumtastungsmodulationssignals gestartet wird, wodurch dieser Frequenzfehlerdetektionswert von der Latch-Schaltung zwischengespeichert wird, der zu dem zweiten Addierer geleitet wird. Folglich stellt ein Ausgang des ersten Addiererst im Wesentlichen einen Verriegelungszustand zu Beginn des Empfangs des Phasenumtastungsmodulationssignals dar, und eine Zeit bis zum Lock-up kann zu dem Zeitpunkt verkürzt werden, wenn mit dem Empfang des Phasenumtastungsmodulationssignals gestartet wird.
Ferner ist das siebene technische Mittel ein Demodulationsverfahren für drahtlose Datenkommunikation zum Empfangen und Demodulieren eines Übertragungspakets, von dem eine vordere Hälfte durch ein Frequenzumtastungsmodulationssignal gesendet wird und von dem eine hintere Hälfte durch ein Phasenumtastungsmodulationssignal gesendet wird, wobei das Demodulationsverfahren für drahtlose Datenkommunikation dadurch gekennzeichnet ist, dass es das Frequenzumtastungsmodulationssignal demoduliert, während es einen Frequenzfehler in einer FSK-Demodulationseinheit detektiert, und danach beim Starten der Demodulation des Phasenumtastungsmodulationssignals in einer PSK-Demodulationseinheit einen Frequenzfehlerdetektionswert, der von der FSK-Demodulationseinheit detektiert wird, als Anfangswert eines Schleifenfilters einstellt, der in einer Demodulationsschaltung einer Phasenregelkreisart enthalten ist, die die PSK-Modulationseinheit darstellt.
In diesem siebenten technischen Mittel sind, wie im ersten technischen Mittel, zum Beispiel ein Zugriffscode AC und ein Paket-Header-Kennsatz, die von dem Frequenzumtastungsmodulationssignal gesendet werden, im Vergleich zu einem Datenanfangs-Etikettenabschnitt PA von 16 Bits ausreichend lang, der zur Vorbereitung für eine Phasenumtastungsdemodulation angewendet wird. Eine Mittenfrequenz kann aus diesem Frequenzumtastungsmodulationssignal ermittelt werden, um einen Frequenzfehler zwischen einem Sender und einem Empfänger exakt zu schätzen, und dieser geschätzte Frequenzfehler wird als Anfangswert eines Schleifenfilters eingestellt, das in der Demodulationsschaltung der Phasenregelkreisart der PSK-Demodulationseinheit enthalten ist, wodurch eine Zeit bis zum Lock-up signifikant verringert werden kann.
In der Folge werden Ausführungsformen der vorliegenden Erfindung nur anhand eines weiteren Beispiels und unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, von welchen:
1 ein Blockdiagramm ist, das eine erste Ausführungsform der vorliegenden Erfindung zeigt.
2 ein Diagramm ist, das ein Format eines Übertragungspakets zeigt.
3 eine Kennlinie ist, die eine Diskriminatoreigenschaft zeigt.
4 ein Blockdiagramm ist, das eine Frequenzfehlerdetektionsschaltung zeigt.
5 ein Blockdiagramm ist, das eine Symbolzeitgeberreproduktionsschaltung zeigt.
6 ein Blockdiagramm ist, das ein Schleifenfilter zeigt.
7 ein Blockdiagramm ist, das eine zweite Ausführungsform der vorliegenden Erfindung zeigt.
1 ist ein Blockdiagramm, das eine erste Ausführungsform der vorliegenden Erfindung zeigt und ein Demodulationsgerät für drahtlose Datenkommunikation in dem Fall zeigt, in dem das Demodulationsgerät für drahtlose Datenkommunikation bei einem drahtlosen Kurzdistanz-Kommunikationssystem angewendet wird, das ein ISM-Band von 2,4 GHz verwendet.
In der Figur bezeichnet ein Bezugszeichen WD ein Demodulationsgerät für drahtlose Datenkommunikation. Dieses Demodulationsgerät WD für drahtlose Datenkommunikation enthält eine Empfangsantenne 1 und empfängt ein Übertragungspaket, das in 2 dargestellt ist, das von einer Übertragungsseite gesendet wird, mit dieser Empfangsantenne 1. Das empfangene Signal wird zu einem Mischer 2 geleitet und mit einem lokalen Oszillationssignal vervielfacht, das von einer Phasenregelkreis- (in der Folge als PLL bezeichnet) Schaltung 3 eingegeben wird und von diesem Mischer 2 einer Abwärtswandlung unterzogen wird, so dass es in ein Zwischenfrequenzsignal (IF-Signal) umgewandelt wird.
Wie in 2 dargestellt ist, enthält hier ein Format des Übertragungspakets, das auf der Übertragungsseite gesendet wird, zum Beispiel einen Zugriffscode AC von 72 Bits, der ein Code zur Spezifizierung eines kleinen Netzes ist, einen Paket-Header-Kennsatz PH von 54 Bits, der ein Kommunikationsmanagement in dem kleinen Netz ausführt, eine Datenanfangs-Etikette PA von 16 Bits, die eine Sperrzeit und Synchronisierung ausführt, und Nutzinformationen PA, die Daten speichern. Der Zugriffscode AC und der Paket-Header-Kennsatz PH werden von einem Frequenzumtastungsmodulationssignal (in der Folge als FSK-Modulationssignal bezeichnet) gesendet, und die Datenanfangs-Etikette PA und die Nutzinformationen PL werden von einem Phasenumtastungsmodulationssignal (in der Folge als PSK-Modulationssignal bezeichnet) gesendet.
Ferner wird das Zwischenfrequenzsignal, das vom Mischer 2 ausgegeben wird, zu einem beweglichen Eingangsanschluss ta eines Wechselschalters 5 für das empfangene Signal durch ein Bandpassfilter 4 geleitet. Ein fester Ausgangsanschluss tb dieses Wechselschalters 5 für das empfangene Signal ist an eine FSK-Demodulationseinheit 6 angeschlossen, die das empfangene Signal einer Frequenzumtastungsdemodulation unterzieht, und der andere feste Ausgangsanschluss tc ist an eine PSK-Demodulationseinheit 7 angeschlossen, die das empfangene Signal einer Phasenumtastungsdemodulation unterzieht. Hier wird in dem Wechselschalter 5 für das empfangene Signal der bewegliche Eingangsanschluss ta zu der Seite des festen Ausgangsanschlusses tb in einer Periode von dem Zeitpunkt, zu dem der Empfang des Übertragungspakets, wie in 2 dargestellt, das von der Übertragungsseite gesendet wurde, gestartet wird, bis zu einem Zeitpunkt, zu dem der Paket-Header-Kennsatz PH endet, umgeschaltet. wenn der Paket-Header-Kennsatz PH endet, wird der bewegliche Eingangsanschluss ta zu der Seite des festen Ausgangsanschlusses tc geschaltet.
Die FSK-Demodulationseinheit 6 enthält: einen Diskriminator 11, der ein Zwischenfrequenzsignal umwandelt, und der an den festen Ausgangsanschluss tb des Wechselschalters 5 für das empfangene Signal angeschlossen ist; ein Tiefpassfilter 12, das eine Hochfrequenzrauschsignalkomponente von dem Spannungssignal entfernt, das von diesem Diskriminator 11 ausgegeben wird; einen Komparator 13, in den ein Ausgang dieses Tiefpassfilters 12 eingegeben wird, und der den Ausgang mit einer Referenzspannung vergleicht und den Ausgang in ein binäres Signal zur Ausgabe von FSK-demodulierten Daten ausgibt; eine Frequenzfehlerdetektionsschaltung 14 als Frequenzfehlerdetektionsmittel, in die der Ausgang des Tiefpassfilters 12 eingegeben wird und ein Referenzsignal ohne Versatz eingegeben wird; und eine Symbolzeitgeberreproduktionsschaltung 15, in die demodulierte Daten eingegeben werden, die vom Komparator 13 ausgegeben werden.
Wie hier in 3 dargestellt ist, wenn eine Frequenz auf der horizontalen Achse eingetragen wird und eine Ausgangsspannung auf der vertikalen Achse eingetragen wird, wandelt der Diskriminator 11 ein Frequenzsignal in ein Spannungssignal unter Verwendung einer Kennlinie mit Linearität in einem gewünschten Frequenzbereich um.
Zusätzlich, wie in 4 dargestellt ist, enthält die Frequenzfehlerdetektionsschaltung 14: eine Durchschnittswertberechnungsschaltung 14a, in die ein FSK-Demodulationssignal des Tiefpassfilters 12 eingegeben wird; einen Subtrahierer 14b, der ein Referenzsignal ohne Versatz von einem Durchschnittswert subtrahiert, der von dieser Durchschnittswertberechnungsschaltung 14a ausgegeben wird, und eine Abweichung zwischen dem Durchschnittswert und dem Referenzsignal berechnet; und eine Umwandlungsschaltung 14c für einen frequenzkonvertierten Wert, die einen subtrahierten Wert, der von diesem Subtrahierer 14b ausgegeben wird, in einen Frequenzfehlerdetektionswert umwandelt. Ein Frequenzfehlerdetektionswert fe, der von der Umwandlungsschaltung 14c für einen frequenzkonvertierten Wert 14c ausgegeben wird, wird zu einem Schleifenfilter der PSK-Demodulationseinheit 7, die später beschrieben wird, geleitet.
Wie in 5 dargestellt ist, vergleicht ferner die Symbolzeitgeberreproduktionsschaltung 15 demodulierte Daten, die vom Komparator 13 ausgegeben werden, und einen reproduzierten Datentakt, der von einem Dividierer 15e, der später beschrieben wird, ausgegeben wird, erfasst ein Voreilen/Nacheilen einer Phase der demodulierten Daten, und leitet ein voreilendes Signal und ein nacheilendes Signal zu einem Random-Walk-Filter 15b. Dieses Random-Walk-Filter 15b ist ein Filter, das aus einem Integrator besteht, der einen Auf/Abwärtszähler verwendet, und den Auf/Abwärtszähler und einen Komparator enthält. Der Auf/Abwärtszähler wird in einem Anfangszustand auf einen mittleren Wert gestellt. Der Auf/Abwärtszähler zählt bei einem voreilenden Signal, das von einem Phasenkomparator 15a eingegeben wird, aufwärts, und zählt bei einem nacheilenden Signal abwärts. Das Random-Walk-Filter 15 vergleicht einen Zählwert des Auf/Abwärtszählers mit einem vorbestimmten Aufwärtszählungsschwellenwert und einem vorbestimmten Abwärtszählungsschwellenwert beim Komparator. Wenn der Zählwert die vorbestimmten Schwellenwerte über- oder unterschreitet, gibt das Random-Walk-Filter 15b ein Bereichsüberschreitungssignal oder ein Bereichsunterschreitungssignal an eine Phasensteuerung 15c aus und stellt den Auf/Abwärtszähler auf den mittleren Wert zurück. Diese Phasensteuerung 15c gibt ein Taktsignal aus, das durch Addieren oder Entfernen eines Impulses zu oder von dem Taktsignal erhalten wird, das von einem Taktsignalgenerator 15d eingegeben wird, in Übereinstimmung mit dem Bereichsüberschreitungssignal oder dem Bereichsunterschreitungssignal, das von dem Random-Walk-Filter eingegeben wird. Dieses Taktsignal wird zu dem Dividierer 15e geleitet, um in 1/K geteilt zu werden, und es wird ein Datentakt DCK gebildet. Dieser wird zu einem Binärphasenkomparator 15a geleitet, wodurch der Datentakt DCK so gesteuert wird, dass er mit einer Phase der einzugebenden modulierten Daten synchronisiert ist. Zusätzlich wird der Datentakt DCK, der von dem Dividierer 15e ausgegeben wird, zu einer nicht dargestellten Datenverarbeitungseinheit gemeinsam mit den demodulierten Daten geleitet. Ferner wird das Taktsignal, das von der Phasensteuerung 15c ausgegeben wird, zu einem Dividierer 15f geleitet, wo es in M/K geteilt wird, und ein Abtasttakt SCK wird gebildet. Der Abtasttakt SCK wird zu einem A/D-Wandler einer PSK-Modulationseinheit geleitet, die später beschrieben wird.
Zusätzlich enthält die PSK-Demodulationseinheit 7: eine orthogonale Detektionsschaltung 21, die ein Zwischenfrequenzsignal, das von dem festen Ausgangsanschluss tc des Wechselschalters 5 für das empfangene Signal eingegeben wird, in eine gleichphasige Komponente (I-Komponente) und eine Quadraturkomponente (Q-Komponente) umwandelt; Tiefpassfilter 22a und 22b, in die die gleichphasige Komponente und die Quadraturkomponente, die von dieser orthogonalen Detektionsschaltung 21 ausgegeben werden, eingegeben werden, und die eine Frequenzkomponente von ½ oder mehr einer Abtastfrequenz von A/D-Wandlern 23a und 23b der nächsten Stufe von der gleichphasigen Komponente und der Quadraturkomponente entfernen; A/D-Wandler 23a und 23b, in die Filterausgänge der Tiefpassfilter 22a und 22b eingegeben werden und ein Abtasttakt SCK, der von der Symbolzeitgeberreproduktionsschaltung 15 des FSK-Demodulators 6 ausgegeben wird, eingegeben wird, und die die Filterausgänge in digitale Signale umwandeln; und eine Demodulationsschaltung 24 in der Art eines Phasenregelkreises (PLL), in die Ausgangssignale der A/D-Wandler 23a und 23b eingegeben werden.
Die orthogonale Detektionsschaltung 21 enthält: zwei Mischer 21a und 21b, in denen ein Zwischenfrequenzsignal, das von dem festen Ausgangsanschluss tc des Wechselschalters 5 für das empfangene Signal eingegeben wird, verzweigt und eingegeben wird; und einen Oszillator 21c, der ein lokales Oszillationssignal ausgibt, das zu diesen Mischern 21a und 21b geleitet wird. Das lokale Oszillationssignal, das von dem Oszillator 21c ausgegeben wird, wird direkt zu dem Mischer 21a geleitet und wird zu dem Mischer 21b über einen Phasenverschieber 21d geleitet, der eine Phase des lokalen Oszillationssignals um 90 Grad verschiebt, wodurch eine gleichphasige Komponente (I-Komponente) von dem Mischer 21a ausgegeben wird, und eine Quadraturkomponente (Q-Komponente) von dem Mischer 21b ausgegeben wird. Diese gleichphasige Komponente und Quadraturkomponente stellen ein komplexes Basisbandsignal dar.
Zusätzlich enthält die Demodulationsschaltung 24 in der Art eines Phasenregelkreises (PLL): einen komplexen Vervielfacher 25, der ein digitales Signal, das von den A/D-Wandlern 23a und 23b ausgegeben wird, um eine vorbestimmte Phase rotiert und die digitalen Signale ausgibt, indem Produkte, die orthogonale Phasen haben, einer Addition oder Subtraktion unterzogen werden, um eine komplexe Vervielfachung unter Verwendung eines Sinuswellensignals und eines Kosinuswellensignals auszuführen, die von einem numerischen Kontrolloszillator 30 eingegeben werden, der später beschrieben wird; Tiefpassfilter 26a und 26b, die eine Intersymbol-Interferenz von einem Ausgangssignal dieses komplexen Vervielfachers 25 entfernen, indem eine Filterverarbeitung für eine Root-Roll-Off-Eigenschaft angewendet wird; eine Datenreproduktionsschaltung 27, in die Ausgangssignale dieser Tiefpassfilter 26a und 26b eingegeben werden, und die PSK-demodulierte Daten reproduziert; eine Frequenzver satzdetektionsschaltung 28, in die die Ausgangssignale der Tiefpassfilter 26a und 26b eingegeben werden, und die einen Winkel an Polarkoordinaten dieser Eingangssignale ermittelt und eine Differenz zwischen einem Winkel eines empfangenen Vektors eines n-ten Symbols und eines empfangenen Vektors eines (n+1)-ten Symbols der Reihe nach ermittelt, um dadurch einen Versatzwert fo einer Trägerfrequenz eines empfangenen Signals und einer Oszillationsfrequenz des Oszillators 21c der orthogonalen Detektionsschaltung 21 zu detektieren; ein Schleifenfilter 29, in das der Frequenzversatzwert fo, der von dieser Frequenzversatzdetektionsschaltung 28 detektiert wird, und der Frequenzfehlerdetektionswert fe, der von der Frequenzfehlerdetektionsschaltung 14 in der FSK-Demodulationseinheit 6 detektiert wird, eingegeben werden; und einen numerischen Kontrolloszillator 30, in den ein Ausgang dieses Schleifenfilters 29 eingegeben wird.
Wie in 6 dargestellt ist, hat hier das Schleifenfilter 29 eine Struktur eines Schleifenintegrators, enthaltend: einen ersten Vervielfacher 31, der den Frequenzversatzwert fo, der von der Frequenzversatzdetektionsschaltung 28 ausgegeben wird, mit einem ersten Filterkoeffizienten Kp multipliziert; einen ersten Addierer 32, dem ein Vervielfachungsausgang dieses Vervielfachers 31 und ein Additionsausgang eines zweiten Addierers 34, der später beschrieben wird, eingegeben wird; einen zweiten Vervielfacher 33, der den Frequenzversatzwert fo mit einem zweiten Filterkoeffizienten Ki vervielfacht; einen zweiten Addierer 34, der einen Vervielfachungsausgang dieses Vervielfachers 22 und einen Latch-Ausgang einer Latch-Schaltung 36, die später beschrieben wird, addiert; einen Multiplexer 35, dem ein Additionsausgang dieses Addierers 34 und der Frequenzfehlerdetektionswert fe, der von der Frequenzfehlerdetektionsschaltung 14 der FSK-Demodulationseinheit 6 detektiert wird, als Anfangswerte eingegeben werden, und der den Frequenzfehlerdetektionswert fe an einem Punkt wählt, an dem der Empfang des Paket-Header-Kennsatzes PH des Übertragungspakets endet, und danach einen Multiplikationsausgang des zweiten Vervielfachers 33 wählt; und eine Latch-Schaltung 36, die einen Selektionsausgang dieses Multiplexers 35 zwischenspeichert und den Selektionsausgang an den zweiten Addierer 34 ausgibt. Ein Filterausgang, der von dem ersten Addierer 32 ausgegeben wird, wird an den numerischen Kontrolloszillator 30 ausgegeben.
Der numerische Kontrolloszillator 30 erzeugt eine Sinuswelle und eine Kosinuswelle eines Trägers, deren Ausgangsfrequenz sich abhängig von einem Wert eines Filterausgangs des Schleifenfilters 29 ändert, und leitet die erzeugte Sinuswelle und Kosinuswelle zu dem komplexen Vervielfacher 25.
Anschließend wird ein Betrieb der ersten Ausführungsform beschrieben.
Nun wird das Übertragungspaket, das in 2 dargestellt ist, von einem nicht dargestellten Sender gesendet. Zunächst wird der Zugriffscode AC und der Paket-Header-Kennsatz PH durch ein FSK-Modulationssignal gesendet, und anschließend werden die Datenanfangs-Etikette PA und die Nutzinformationen PL von einem PSK-Modulationssignal gesendet. Wenn dann dieses Übertragungspaket von dem Demodulationsgerät WD für drahtlose Datenkommunikation empfangen wird, wird ein empfangenes Signal, das von der Empfangsantenne 1 empfangen wird, zu dem Mischer 2 geleitet, in ein Zwischenfrequenzsignal (IF-Signal) umgewandelt, und zu dem Wechselschalter 5 für das empfangene Signal über das Bandpassfilter 4 geleitet.
An diesem Punkt, da eine vordere Hälfte des Übertragungspakets empfangen wird, wird der bewegliche Eingangsanschluss ta des Wechselschalters 5 für das empfangene Signal zu der Seite des festen Ausgangsanschlusses tb umge schaltet, und der Zugriffscode AC und der Paket-Header-Kennsatz PH, der dem Zugriffscode Ac folgt, wird zu der FSK-Demodulationseinheit 6 geleitet.
In dieser FSK-Demodulationseinheit 6 wird ein empfangenes Signal, das einer FSK-Modulation unterzogen wurde, zu dem Diskriminator 11 geleitet, wodurch das empfangene Signal von diesem Diskriminator 11 in ein Spannungssignal umgewandelt wird. Dieses Spannungssignal wird über das Tiefpassfilter 12 zu dem Komparator 13 geleitet, wodurch FSK-modulierte Daten eines binären Signals reproduziert werden, um an eine nicht dargestellte Signalverarbeitungsschaltung einer späteren Stufe ausgegeben zu werden.
An diesem Punkt wird ein Filterausgang des Tiefpassfilters 12 zu der Frequenzfehlerdetektionsschaltung 14 geleitet, wodurch eine Durchschnittsspannung Vm in der Durchschnittswertberechnungsschaltung 14a dieser Frequenzfehlerdetektionsschaltung 14 berechnet wird, die einem Durchschnittswert fm eines tatsächlich empfangenen FSK-Demulationssignals in einem Frequenzbereich, der durch eine gebrochene Linie in 3 dargestellt ist entspricht. Diese Durchschnittsspannung Vm wird zu dem Subtrahierer 14b geleitet. Eine ideale Referenzspannung Vi ohne Frequenzverschiebung zum Zeitpunkt der drahtlosen Übertragung, die einer Mittenfrequenz fi in einem Frequenzbereich entspricht, der in 3 durch eine Volllinie dargestellt ist, wird in diesen Subtrahierer 14b als Referenzsignal eingegeben. Die Referenzspannung Vi wird von der Durchschnittsspannung Vm subtrahiert, um eine Spannungsabweichung zu berechnen, die einer Frequenzverschiebung entspricht, und diese Spannungsabweichung wird zu der Umwandlungsschaltung 14c für einen frequenzkonvertierten Wert geleitet. Der Frequenzfehlerdetektionswert fe wird in Verbindung mit einem Ausmaß einer Frequenzverschiebung berechnet und wird zu dem Schleifenfilter 29 geleitet, das in der Demodulationsschaltung 24 der Phasenregelkreisart in der PSK-Demodulationseinheit 7 enthalten ist.
Da jedoch das FSK-modulierte Signal an dem gegenwärtigen Punkt empfangen und demoduliert wird, und die PSK-Demodulationseinheit 7 in einem nicht betriebsbereiten Zustand ist, wird auch ein Betrieb des Schleifenfilters 29 gestoppt.
Zusätzlich werden FSK-demodulierte Daten, die von dem Komparator 13 demoduliert werden, zu der Symbolzeitgeberreproduktionsschaltung 15 geleitet. Ein Taktsignal, das von dem Taktgenerator 15d erzeugt wird, wird mit dem Datentakt DCK, der durch die Phasensteuerung 15c gesteuert und vom Dividierer 15e dividiert und gebildet wird, durch den Binärphasenkomparator 15a dieser Symbolzeitgeberreproduktionsschaltung 15 verglichen, um einen Phasenvorlauf oder Phasennachlauf zwischen dem Taktsignal und dem Datentakt DCK zu detektieren. Der Phasenvorlauf oder Phasennachlauf wird zu dem Auf/Abwärtszähler des Random-Walk-Filters 15b geleitet, wodurch, wenn die eingegebenen FSK-demodulierten Daten in Bezug auf den Datentakt DCK voreilen, der Auf/Abwärtszähler aufwärts zählt, und im entgegengesetzten Fall der Auf/Abwärtszähler abwärts zählt. Wenn ein Zählwert des Auf/Abwärtszählers einen Aufwärtszählungsschwellenwert und einen Abwärtszählungsschwellenwert überschreitet, wird ein Bereichsüberschreitungssignal oder ein Bereichsunterschreitungssignal an die Phasensteuerung 15c ausgegeben, und der Auf/Abwärtszähler wird auf einen mittleren Wert zurückgestellt. Folglich wird ein Taktsignal, das durch Addieren oder Entfernen eines Impulses zu oder von dem Taktsignal erhalten wird, das von dem Taktgenerator 15d zugleitet wird, durch die Phasensteuerung 15c gebildet. Dieses Taktsignal wird zu den Dividierern 15e und 15f geleitet, wodurch ein Taktsignal DCK und ein Abtasttakt SCK, die mit den FSK-demodulierten Daten synchronisiert sind, gebildet werden. Der Datentakt DCK wird an die nicht dargestellte Signalverarbeitungsschaltung ausgegeben, und der Abtasttakt SCK wird zu den A/D-Wandlern 23a und 23b der PSK-Demodulationseinheit 7 geleitet.
Wenn die Demodulationsverarbeitung in dieser FSK-Demodulationseinheit 6 fortgesetzt wird, und die Demodulation der FSK-demodulierten Daten, die einem Endbit des Paket-Header-Kennsatzes PH des Übertragungspakets entsprechen, endet, wird der bewegliche Eingangsanschluss ta des Wechselschalters 5 für das empfangene Signal von der Seite des festen Ausgangsanschlusses tb zu der Seite des festen Ausgangsanschlusses tc geschaltet, und ein Zwischenfrequenzsignal, das durch Umwandlung eines empfangenen Signals, das der Datenanfangs-Etikette PA des Übertragungspakets entspricht, mit dem Mischer 2 erhalten wird, wird zu der PSK-Demodulationseinheit 7 geleitet.
In dieser PSK-Demodulationseinheit 7 wird das Zwischenfrequenzsignal von der orthogonalen Detektionsschaltung 21 detektiert, wodurch eine gleichphasige Komponente (I-Komponente) und eine Quadraturkomponente (Q-Komponente) zu den A/D-Wandlern 23a und 23b über die Tiefpassfilter 22a und 22b geleitet und in digitale Signale umgewandelt werden. An diesem Punkt wird der Abtasttakt SCK, in Synchronisierung mit dem Symbol, der zum Zeitpunkt der FSK-Demodulation durch die Symbolzeitgeberreproduktionsschaltung 15 der FSK-Demodulationseinheit 6 gebildet wird, zu den A/D-Wandlern 23a und 23b geleitet. Somit kann eine Zeitgeberextraktion für ein Symbol, die für gewöhnlich vor dem Frequenz-Pull-in in der PSK-Demodulationseinheit 7 ausgeführt werden muss, unnötig werden, das Frequenz-Pull-in kann unmittelbar gestartet werden, wenn ein PSK-Modulationssignal empfangen wird, und die Pull-in-Zeit kann verkürzt werden.
Dann werden die digitalen Signale, die von den A/D-Wandlern 23a und 23b ausgegeben werden, in die Demodulations schaltung 24 in der Art eines Phasenregelkreises (PLL) eingegeben und einer PSK-Demodulation unterzogen.
Wenn an diesem Punkt das Endbit des Paket-Header-Kennsatzes PH des Übertragungspakets endet und ein vorderes Bit der Datenanfangs-Etikette PA empfangen wird, wird der Frequenzfehlerdetektionswert fe, der detektiert wird, wenn der Zugriffscode AC und der Paket-Header-Kennsatz PH, die insgesamt 126 Bits länger als die Datenanfangs-Etikette PA von 16 Bits sind, der FSk-Demodulation durch die Frequenzfehlerdetektionsschaltung 14 in der FSK-Demodulationseinheit 6 unterzogen werden, in den Multiplexer 35 in dem Schleifenfilter 29 der Demodulationsschaltung 24 eingegeben. Dieser Frequenzfehlerdetektionswert fe wird als Anfangswert gewählt und von der Latch-Schaltung 36 zwischengespeichert, wodurch der Frequenzfehlerdetektionswert fe durch den zweiten Addierer 34 zu einem Wert addiert wird, der durch Vervielfachen des Frequenzversatzwertes fo, der von der Frequenzversatzdetektionsschaltung 28 detektiert wird, mit dem zweiten Filterkoeffizienten Ki auf der Basis eines Ausgangs des komplexen Vervielfachers 25 ermittelt wird. Dieser addierte Wert wird durch den ersten Addierer 32 zu einem Wert addiert, der durch Multiplizieren des Frequenzversatzwertes fo mit dem ersten Filterkoeffizienten Kp ermittelt wird, und zu dem numerischen Kontrolloszillator 30 als Filterausgang geleitet.
Auf diese Weise wird der Frequenzfehlerdetektionswert fe, der von der Frequenzfehlerdetektionsschaltung 14 der FSK-Demodulationseinheit 6 detektiert wird, als Anfangswert von dem Multiplexer 35 des Schleifenfilters 29 zu dem Zeitpunkt gewählt, wenn die PSK-Demodulation gestartet wird, wodurch ein Ausgang der Frequenzversatzdetektionsschaltung 28 nahe zu Null und in einen Frequenzverriegelungszustand gebracht wird. Folglich kann eine Zeit bis zum Lock-up einer phasenverriegelten Schleife während des Empfangs der kurzen Datenanfangs-Etikette PA von 16 Bits signifikant verringert werden, ein Lock-up kann sicher während des Empfangs der Datenanfangs-Etikette PA ausgeführt werden, und eine Eigenschaft einer Bit-Fehlerrate (BER) zum Zeitpunkt der drahtlosen Datenkommunikation gemäß der PSK-Modulation kann verbessert werden.
Dann wird ein Ausgang des komplexen Vervielfachers 25 zu der Datenreproduktionsschaltung 27 über die Tiefpassfilter 26a und 26b geleitet, wodurch die Datenanfangs-Etikette PA und die PSK-demodulierten Daten der Nutzinformationen PL, die der Datenanfangs-Etikette PA folgen, reproduziert werden können, und die PSK-demodulierten Daten, die von der Datenreproduktionsschaltung 27 ausgegeben werden, werden zu der nicht dargestellten Signalverarbeitungsschaltung in der späteren Stufe geleitet und einer Signalverarbeitung unterzogen.
Wenn eine vordere Hälfte eines Übertragungspakets durch ein FSK-moduliertes Signal auf einer Übertragungsseite gesendet wird, und eine spätere Hälfte desselben durch ein PSK-moduliertes Signal gesendet wird, wird auf diese Weise in der ersten Ausführungsform, wenn dieses Übertragungspaket von dem Demodulationsgerät WD für drahtlose Datenkommunikation empfangen wird, ein Zugriffscode AC und ein Paket-Header-Kennsatz PH der vorderen Hälfte von der FSK-Demodulationseinheit 6 demoduliert, und ein Frequenzfehlerdetektionswert fe von der Frequenzfehlerdetektionsschaltung 14 während der Demodulation detektiert, und ein Abtasttakt SCK, der mit einem empfangenen Symbol synchronisiert ist, wird von der Symbolzeitgeberreproduktionsschaltung 15 reproduziert. Wenn die FSK-Demodulationseinheit 6 zu der PSK-Demodulationseinheit 7 umgeschaltet wird, nachdem ein Endbit des Paket-Header-Kennsatzes PH empfangen wurde, wird folglich das PSk-Modulationssignal durch die A/D-Wandler 23a und 23b auf der Basis des Abtasttakts SCK in einem Anfangszustand in ein digitales Signal umgewandelt, und ein Frequenz-Pull-in wird unmittelbar zu dem Zeitpunkt möglich, wenn mit dem Empfang des PSK-Modulationssignals begonnen wird. Da ferner ein Frequenzfehlerdetektionswert fe, der von der Frequenzfehlerdetektionsschaltung 14 detektiert wird, als Anfangswert des Schleifenfilters 29 durch die Demodulationsschaltung 24 der Phasenregelkreisart eingestellt wird, wird es möglich, eine Zeit bis zum Lock-up einer phasenverriegelten Schleife deutlich zu verringern und die phasenverriegelte Schleife sicher in einer kurzen Periode der Datenanfangs-Etikette PA zu verriegeln, und eine Bit-Fehlerrateneigenschaft zum Zeitpunkt der Kommunikation aufgrund der PSK-Modulation kann verbessert werden.
Anschließend wird eine zweite Ausführungsform der vorliegenden Erfindung anhand von 7 beschrieben.
Diese zweite Ausführungsform ist dazu ausgebildet, die Demodulationsschaltung 24 der PSK-Demodulationseinheit 7 in der ersten Ausführungsform unter Verwendung eines Phasenwinkelberechners zu bilden.
Mit anderen Worten, wie in 7 dargestellt ist, hat die zweite Ausführungsform dieselbe Struktur wie 1, mit der Ausnahme, dass die Demodulationsschaltung 24 in der ersten Ausführungsform in die Demodulationsschaltung 40 geändert ist, die einen Phasenwinkelberechner verwendet. Komponenten, die jenen in 1 entsprechen, sind mit identischen Zahlen und Zeichen bezeichnet, und eine ausführliche Beschreibung der Komponenten wird unterlassen.
Die Demodulationsschaltung 40 enthält: einen Winkelberechner 41, dem digitale Signale, die von den A/D-Wandlern 23a und 23b ausgegeben werden, eingegeben werden; eine Phasenregelkreis- (PLL-) Schaltung 42, der Phaseninformationen, die von diesem Winkelberechner 41 ausgegeben werden, eingegeben werden; und eine Beurteilungsschaltung 43, die Phaseninformationen dekodiert, die durch diese Phasenregelkreisschaltung 42 gebildet wird, und PSK-demodulierte Daten ausgibt.
Hier führt der Winkelberechner 41 eine arithmetische Operation von tan^–1 (Q/I) auf der Basis einer gleichphasigen Komponente (I-Komponente) und einer Quadraturkomponente (Q-Komponente) der digitalen Signale aus, die von den A/D-Wandlern 23a und 23b eingegeben werden, um Phaseninformationen zu gewinnen, und gibt diese Phaseninformationen an die Phasenregelkreisschaltung 42 aus.
Zusätzlich enthält die Phasenregelkreisschaltung 42: einen Subtrahierer 44, der als Phasenvergleichsmittel dient, der einen Filterausgang eines Schleifenfilters 46, das später beschrieben wird, von Phaseninformationen subtrahiert, die vom Winkelberechner 41 eingegeben werden, und eine Ausgangsphase ausgibt, die mit einem Träger synchronisiert ist; eine Phasenversatzdetektionsschaltung 45, in die eine Ausgangsphase, die von diesem Subtrahierer 44 ausgegeben wird, eingegeben wird, und die einen Phasenversatzwert po auf der Basis der Ausgangsphase berechnet; und ein Schleifenfilter 46, in das der Phasenversatzwert po, der von dieser Phasenversatzdetektionsschaltung 45 ausgegeben wird, und ein Frequenzfehlerdetektionswert fe, der von der Frequenzfehlerdetektionsschaltung 14 der FSK-Demodulationseinheit 6 ausgegeben wird, eingegeben werden, um einen Schleifenintegrator zu bilden, und das einen Filterausgang an den Subtrahierer 44 ausgibt.
Hier hat das Schleifenfilter 46 dieselbe Struktur wie in 6 in der ersten Ausführungsform, und der Phasenversatzdetektionswert po, der von der Phasenversatzdetektionsschaltung 45 detektiert wird, wird in die Vervielfacher 31 und 33 anstelle des Frequenzversatzdetektionswertes fo eingegeben, der von der Frequenzversatzdetektionsschaltung 28 detektiert wird.
Dann wird die Ausgangsphase, die vom Subtrahierer 44 ausgegeben wird, zu der Beurteilungsschaltung 43 geleitet.
Gemäß der zweiten Ausführungsform können ein Zugriffscode AC und ein Paket-Header-Kennsatz PH eines Übertragungspakets, das von der Übertragungsseite gesendet wird, von der FSK-Demodulationseinheit 6 wie in der ersten Ausführungsform demoduliert werden, um FSK-demodulierte Daten zu erhalten. Wenn ein Demodulationsgerät für drahtlose Datenkommunikation in einen Zustand kommt, in dem es eine Datenanfangs-Etikette PA nach dem Paket-Header-Kennsatz PH empfängt, wird der Wechselschalter 5 für das empfangene Signal zu der Seite der PSK-Demodulationseinheit 7 umgeschaltet, und eine PSK-Demodulation in der PSK-Demodulationseinheit 7 gestartet.
In diesem Fall wird auch ein Abtasttakt SCK, der von der Symbolzeitgeberreproduktionsschaltung 15 der FSK-Demodulationseinheit 6 ausgegeben wird, zu den A/D-Wandlern 23a und 23b geleitet. Somit kann das Frequenz-Pull-in gleichzeitig mit dem Starten des Empfangs eines PSK-Demodulationssignals gestartet werden, und eine Pull-in-Zeit kann verringert werden.
Dann wird eine arithmetische Operation von tan^–1 (Q/I) auf der Basis einer gleichphasigen Komponente (I-Komponente) und einer Quadraturkomponente (Q-Komponente) eines digitalen Signals ausgeführt, das von diesen A/D-Wandlern 23a und 23b ausgegeben wird, um Phaseninformationen zu gewinnen, und diese Phaseninformationen werden zu dem Subtrahierer 44 der Phasenregelkreisschaltung 42 geleitet. Zu dem Zeitpunkt, zu dem diese PSK-Demodulation gestartet wird, wird der Frequenzfehlerdetektionswert fe, der von der Frequenzfehlerdetektionsschaltung 15, die in der FSK-Demodulationseinheit 6 bereitgestellt ist, zum Zeitpunkt der FSK-Demodulation detektiert wird, als Anfangswert von dem Multiplexer 35 des Schleifenfilters 46 gewählt. Folglich kann, wie in der ersten Ausführungsform, eine Zeit bis zum Lock-up der Phasenregelkreisschaltung 42 deutlich verringert werden, ein Lock-up kann sicher während einer Empfangsperiode der Datenanfangs-Etikette PA durchgeführt werden, und eine Bit-Fehlerrateneigenschaft zum Zeitpunkt der Kommunikation aufgrund der PSK-Modulation kann verbessert werden.
Dann wird eine Ausgangsphase, die vom Subtrahierer 44 ausgegeben wird, zu der Beurteilungsschaltung 43 geleitet, wodurch die PSK-demodulierten Daten in dieser Beurteilungsschaltung 43 reproduziert werden und zu der nicht dargestellten Signalverarbeitungsschaltung der späteren Stufe geleitet werden.
Es ist zu beachten, dass in der ersten und zweiten Ausführungsform die Beschreibung den Fall betrifft, in dem ein empfangenes Signal einer Abwärtsumwandlung unterzogen wird, so dass es zu einem Zwischenfrequenzsignal durch den Mischer 2 umgewandelt wird, und dann zu der FSK-Demodulationseinheit 6 und der PSK-Demodulationseinheit 7 durch den Wechselschalter 5 für das empfangene Signal umgeschaltet wird. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Da eine Frequenzverschiebung zwischen einem Sender und einem Empfänger von einer Frequenz eines Signals abhängig ist, das in einen Mischer eingegeben wird, kann eine Umschaltposition willkürlich eingestellt werden, solange dieses Signal allgemein in der FSK-Demodulationseinheit 6 und der PSK-Demodulationseinheit 7 verwendet wird. Zusätzlich können Mischer separat in der FSK-Demodulationseinheit 6 und der PSK-Demodulationseinheit 7 angeordnet sein.
Zusätzlich wird in der ersten und zweiten Ausführungsform die Demodulationsvorrichtung in dem Fall beschrieben, in dem die vordere Hälfte eines Übertragungspakets einer FSK-Übertragung unterzogen wird und die hintere Hälfte des selben einer PSK-Übertragung unterzogen wird. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. In dem Fall, in dem ein gesamtes Übertragungspaket der FSK-Übertragung unterzogen wird, ist es ausreichend, die Frequenzfehlerdetektionsschaltung 14 in einen nicht betriebsbereiten Zustand zu bringen, um die übliche Demodulationsverarbeitung nur mit der FSK-Demodulationseinheit 6 auszuführen. Ob die PSK-Demodulationseinheit verwendet wird oder nicht, kann entsprechend einem Übertragungszustand des Übertragungspakets bestimmt werden.

Claims

Demodulationsgerät für drahtlose Datenkommunikation, das ein Übertragungspaket empfängt und demoduliert, von dem eine vordere Hälfte durch ein Frequenzumtastungsmodulationssignal gesendet wird und von dem eine hintere Hälfte durch ein Phasenumtastungsmodulationssignal gesendet wird, wobei das Demodulationsgerät für drahtlose Datenkommunikation dadurch gekennzeichnet ist, dass es Folgendes umfasst: eine FSK-Demodulationseinheit (6), die das Frequenzumtastungsmodulationssignal demoduliert; und eine PSK-Demodulationseinheit (7), die das Phasenumtastungsmodulationssignal demoduliert, und dass die FSK-Demodulationseinheit ein Frequenzfehlerdetektionsmittel (14) umfasst, das einen Frequenzfehler des Frequenzumtastungsmodulationssignals detektiert, die PSK-Demodulationseinheit eine Demodulationsschaltung (24) der Phasenregelkreisart umfasst, mit einem Schleifenfilter (29), und ein Frequenzfehlerdetektionswert, der von dem Frequenzfehlerdetektionsmittel detektiert wird, als Anfangswert des Schleifenfilters eingestellt wird.
Demodulationsgerät für drahtlose Datenkommunikation nach Anspruch 1, dadurch gekennzeichnet, dass das Frequenzfehlerdetektionsmittel Folgendes umfasst: ein Durchschnittswertberechnungsmittel (14a), das eine Durchschnittsfrequenz eines Frequenzumtastungsdemodulationssignals berechnet, das durch Demodulieren des Frequenzumtastungsmodulationssignals mit einer Empfangsschaltung erhalten wird; und ein Subtraktionsmittel (14b), das eine Abweichung zwischen der Durchschnittsfrequenz, die von dem Durchschnittswertberechnungsmittel berechnet wurde, und einer Referenzfrequenz des Frequenzumtastungsdemodulationssignals berechnet.
Demodulationsgerät für drahtlose Datenkommunikation nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die PSK-Demodulationseinheit Folgendes umfasst: ein orthogonales Detektionsmittel (21), das orthogonal ein Phasenumtastungsmodulationssignal detektiert; ein A/D-Wandlermittel (23a, 23b), das eine gleichphasige Komponente und eine Quadraturkomponente, die von dem orthogonalen Detektionsmittel detektiert wird, einer A/D-Wandlung unter Verwendung einer Taktsynchronisierung mit einem Symbol, das von der FSK-Demodulationseinheit erhalten wird, unterzieht; und die Demodulationsschaltung der Phasenregelkreisart, in die die gleichphasige Komponente und die Quadraturkomponente, die von dem A/D-Wandler ausgegeben werden, eingegeben werden.
Demodulationsgerät für drahtlose Datenkommunikation nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Demodulationsschaltung Folgendes umfasst: einen komplexen Vervielfacher (25), der einer gleichphasigen Komponente und einer Quadraturkomponente, die von dem A/D-Wandlermittel ausgegeben werden, eine Phasenrotation eines vorbestimmten Winkels auf der Basis einer Sinuswelle und einer Kosinuswelle verleiht, so dass die Komponenten mit einer Phase eines idealen Signalpunkts übereinstimmen; ein Tiefpassfilter (26a, 26b), in das die gleichphasige Komponente und die Quadraturkomponente, die der Phasenrotation unterzogen wurden und die von dem komplexen Vervielfacher ausgegeben werden, eingegeben werden; eine Datenreproduktionsschaltung (27), in die ein Ausgang des Tiefpassfilters eingegeben wird; eine Frequenzversatzdetektionsschaltung (28), in die die gleichphasige Komponente und die Quadraturkomponente, die von dem Tiefpassfilter ausgegeben werden, eingegeben werden; ein Schleifenfilter (29), in dem ein Frequenzversatzdetektionswert (fo) der Frequenzversatzdetektionss chaltung eingegeben wird, und ein Frequenzfehlerdetektionswert (fe) der als Anfangswert von dem Frequenzfehlerdetektionsmittel detektiert wird, als Anfangswert eingegeben wird; und einen numerischen Kontrolloszillator (30) in den ein Ausgang des Schleifenfilters eingegeben wird, und der die Sinuswelle und die Kosinuswelle bildet, die dem komplexen Vervielfacher zugeleitet werden.
Demodulationsgerät für drahtlose Datenkommunikation nach Anspruch 3, dadurch gekennzeichnet, dass die Demodulationsschaltung Folgendes umfasst: einen Winkelberechner (41), der Phaseninformationen aus einer gleichphasigen Komponente und einer Quadraturkomponente berechnet, die von dem A/D-Wandler ausgegeben werden; ein Phasenvergleichsmittel (44), das die Phaseninformationen, die von dem Winkelberechner ausgegeben werden, mit einem Phasensignal vergleicht; eine Beurteilungsschaltung, die demodulierte Daten auf der Basis des Phasensignals reproduziert, das von dem Phasenvergleichsmittel ausgegeben wird; ein Phasenversatzdetektionsmittel (45), in das das Phasensignal des Phasenvergleichsmittels eingegeben wird; und ein Schleifenfilter (46), in das ein Versatzdetektionswert des Phasenversatzdetektionsmittels eingegeben wird, und ein Frequenzfehlerdetektionswert, der von dem Frequenzfehlerdetektionsmittel detektiert wird, als Anfangswert eingegeben wird, und das ein Phasensignal an das Phasenvergleichsmittel ausgibt.
Demodulationsgerät für drahtlose Datenkommunikation nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass das Schleifenfilter Folgendes umfasst: einen ersten Vervielfacher (31) und einen zweiten Vervielfacher (33), die eine eingegebenen Versatzwert mit einem ersten Filterkoeffizienten und einem zweiten Filterkoeffizienten multiplizieren; einen ersten Addierer (34), der einen Ausgang eines Integrationsverstärkungsregulators und einen Ausgang einer Latch-Schaltung (36) addiert; einen zweiten Addierer (32), der einen addierten Ausgang des ersten Addierers und einen Ausgang des ersten Vervielfachers addiert, um einen Ausgang zu dem numerischen Kontrolloszillator zu bilden; und einen Multiplexer (35), in den der addierte Ausgang des ersten Addierers und ein Frequenzfehlerdetektionswert, der von dem Frequenzfehlerdetektionsmittel detektiert wird, als Anfangswerte eingegeben werden, und der diese Werte auswählt und die Werte an die Latch-Schaltung ausgibt.
Demodulationsverfahren für drahtlose Datenkommunikation zum Empfangen und Demodulieren eines Übertragungspakets, von dem eine vordere Hälfte durch ein Frequenzumtastungsmodulationssignal gesendet wird und von dem eine hintere Hälfte durch ein Phasenumtastungsmodulationssignal gesendet wird, wobei das Demodulationsverfahren für drahtlose Datenkommunikation dadurch gekennzeichnet ist, dass es das Frequenzumtastungsmodulationssignal demoduliert, während es einen Frequenzfehler in einer FSK-Demodulationseinheit detektiert, und danach beim Starten der Demodulation des Phasenumtastungsmodulationssignals in einer PSK-Demodulationseinheit einen Frequenzfehlerdetektionswert, der von der FSK-Demodulationseinheit detektiert wird, als Anfangswert eines Schleifenfilters einstellt, der in einer Demodulationsschaltung einer Phasenregelkreisart enthalten ist, die die PSK-Modulationseinheit darstellt.