DE69932411T2

DE69932411T2 - Digitaler Demodulator

Info

Publication number: DE69932411T2
Application number: DE69932411T
Authority: DE
Inventors: Hisakazu Katoh; Akinori Setagaya-ku Hashimoto; Yuichi Setagaya-ku IWADATE; Kazuhiko Setagaya-ku SHIBUYA; Fumiaki Setagaya-ku MINEMATSU; Shigeyuki Setagaya-ku ITOH; Tomohiro Setagaya-ku SAITO; Kenichi Yokohama-shi SHIRAISHI; Akihiro Zama-shi HORII; Shoji Machida-shi MATSUDA; Soichi Machida-shi SHINJO
Original assignee: Kenwood KK
Current assignee: Kenwood KK
Priority date: 1998-01-30
Filing date: 1999-01-29
Publication date: 2006-11-23
Anticipated expiration: 2019-01-30
Also published as: DE1052819T1; US6813321B1; WO1999039486A1; EP1052819B1; CA2318759C; CA2318759A1; CN1129286C; JP3392037B2; EP1052819A4; CN1288627A; DE69932411D1; JPH11220504A; EP1052819A1

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf einen digitalen Demodulator für einen digitalen Rundfunkempfänger, der digitale BS-Rundfunkprogramme empfängt, und im Besonderen auf einen digitalen Demodulator für einen digitalen Rundfunkempfänger, der digital modulierte Wellen empfängt, wobei die modulierten Wellen als Ergebnis einer Vielzahl an Modulationsverfahren mit jeweils unterschiedlichen notwendigen C/N-Werten (Carrier/Noise – Träger-Rausch-Verhältnis) zur Übertragung ein Zeitmultiplexverfahren durchlaufen.
STAND DER TECHNIK
Bei dem digitalen BS-Rundfunkübertragungssystem wird, wenn die digital modulierten Wellen, zum Beispiel 8PSK-modulierte Wellen, QPSK-modulierte Wellen und BPSK-modulierte Wellen Hauptsignale sind, die in einer Vielzahl von Modulationsverfahren mit unterschiedlichen notwendigen C/N-Werten übertragen, mit jedem spezifischen Intervall kombiniert und zu dem hierarchischen Übertragungssystem hinzugefügt werden, bei dem die Übertragung mehrfach frameweise stattfindet, ein System übernommen, bei dem Burst-Symbolsignale eingesetzt werden, die den Empfang mit einem niedrigen C/N-Wert ermöglichen. Die Burst-Symbolsignale sind Signale, die mit den bekannten PN-Codes BPSK-moduliert wurden. Das Dokument HASHIMOTO A ET AL: "DEVELOPMENT OF A TRANSMISSION SYSTEM AND AN INTEGRATED RECEIVER FOR SATELLITE ISDB" IEEE TRANSACTIONS ON BROADCAST AND TV RECEIVERS, IEEE, NEW YORK, NY, US (HASHIMOTO A ET AL: „DIE ENTWICKLUNG EINES ÜBERTRAGUNGSVERFAHRENS UND EINES INTEGRIERTEN SATELLITENEMPFÄNGERS ISDB " IEEE ABHANDLUNGEN ÜBER RUNDFUNK- UND TV-EMPFÄNGER, IEEE, NEW YORK, NY,: US), Juni 1997 (1997-06), Seiten 337–343, XP002926083 ISSN:0098-3063, beschreibt einen hierarchischen Übertragungsempfänger unter Verwendung einer Framestruktur mit BPSK-modulierter Framesynchronisation, TMCC- und Superframemustern. Der Empfänger umfasst eine digitale Trägerreproduktionsschleife mit einem Trägerphasenfehlerdetektor und einem Trägerschleifenfilter.
Ferner haben in einem derartigen hierarchischen Modulationsverfahren, das Framesynchronisationsmuster und die Superframedemodulationssignale ebenfalls ein vorher festgelegtes Muster und sind BPSK moduliert. Darüber hinaus wird in einem digitalen Rundfunkempfänger die absolute Phaseneinstellung, die die Empfangsphasen mit den Phasen auf der Übertragungsseite in Übereinstimmung bringt zum Zweck der Dekodierung der Demodulationsbasisbandsignale oder Ähnlichem mit einem Dekoder im Demodulator ausgeführt. Deshalb werden bei dem hierarchischen Modulationsverfahren die Framesynchronisationssignale, die später beschriebenen TMCC-Signale zur Übertragung der Multiplex-Konfigurationsdemodulation und die Burst-Symbolsignale BPSK-demoduliert, wobei von den Empfangsphasen des empfangenen Framesynchronisationsmusters (der absolute Phasenempfang und der umgekehrte Phasenempfang) die absolute Phaseneinstellung ausgeführt wird.
Jedoch trat beim Einbau eines digitalen Demodulators das Problem auf, dass sich der erforderliche Bereich für den digitalen Demodulator aufgrund der absoluten Phasenschaltung vergrößert.
Ziel dieser Erfindung ist es, einen digitalen Demodulator zur Verfügung zu stellen, der keine absolute Phasenschaltung erfordert.
DARSTELLUNG DER ERFINDUNG
Gemäß der vorliegenden Erfindung umfasst der digitale Demodulator eines digitalen Rundfunkempfängers, der digital modulierte Wellen empfängt und überträgt, die durch Zeitmultiplexen von Wellen erzeugt wurden, die in einer Vielzahl an Modulationsverfahren moduliert wurden, eine Generierungseinrichtung für Signale mit bekanntem Muster, die synchron zu den Signalen mit bekanntem Muster in den empfangenen digital modulierten Wellen das gleiche Signal mit bekanntem Muster als BPSK-Signal mit bekanntem Muster in den empfangenen digital modulierten Wellen generiert, einen Trägerreproduktionsphasenfehlerdetektor, der eine Phasenfehlertabelle mit einer Referenzphase als Konvergenzpunkt zwischen zwei Referenzphasen der Signalpunktpositionen der BPSK-Demodulationsbasisbandsignale umfasst, um einen Phasenfehlerwert auszugeben, der auf einem Phasenfehler zwischen der Phase, die an der Signalpunktposition der Demodulationsbasisbandsignale entsteht und dem Phasenkonvergenzpunkt basiert sowie einen Trägerreproduktionsschleifenfilter, der so gesteuert wird, dass er basierend auf den Signalen mit bekanntem Muster, die von der Generierungseinrichtung für Signale mit bekanntem Muster ausgegeben werden, aktiviert wird und während des Aktivierungszeitraums die Phasenfehlerausgaben glättet, wobei die Trägerreproduktion ausgeführt wird, indem die Frequenz eines reproduzierten Trägers so gesteuert wird, dass basierend auf der Ausgabe des Trägerreproduktionsschleifenfilters die Phase der vorstehend beschriebenen Signalpunktposition mit dem Phasenkonvergenzpunkt übereinstimmt.
Bei dem digitalen Demodulator gemäß der vorliegenden Erfindung wird dasselbe Signal mit bekanntem Muster wie das in den empfangenen digital modulierten Wellen vorhandene BPSK-Signal mit bekanntem Muster generiert, synchron zu den BPSK-Signalen mit bekanntem Muster in den empfangenen digital modulierten Wellen aus der Generierungseinrichtung für Signale mit bekanntem Muster, wobei die Phasenfehlerausgabe, die auf dem Phasenfehler zwischen der Phase, die an der Signalpunktposition der Demodulationsbasisbandsignale entsteht und dem Phasenkonvergenzpunkt basiert, wird vom Trägerreproduktionsphasenfehlerdetektor entdeckt, der lediglich die Phasenfehlertabelle umfasst, die über eine Referenzphase als Konvergenzpunkt zwischen den Referenzphasen der Signalpunktpositionen der BPSK-Demodulationsbasisbandsignale als Phasenfehlertabelle verfügt, zum Zweck der Phasenfehlererkennung und der basierend auf den von der Generierungseinrichtung für Signale mit bekanntem Muster ausgegebenen BPSK-Signalen mit bekanntem Muster gesteuert wird, wobei die Phasenfehlerausgabe während der Freigabezeitdauer von einem Trägerreproduktionsschleifenfilter geglättet wird, wobei die Trägerreproduktion ausgeführt wird, indem die Frequenz des reproduzierten Trägers so gesteuert wird, dass basierend auf der Ausgabe des Trägerreproduktionsschleifenfilters die Phase der vorstehend beschriebenen Signalpunktposition mit dem Phasenkonvergenzpunkt übereinstimmt, und da der Phasenpunkt des Empfangssignals zur absoluten Phase konvergiert, unterliegt das Empfangssignal somit der absoluten Phaseneinstellung und es ist keine absolute Phaseneinstellung erforderlich.
Der digitale Demodulator gemäß der vorliegenden Erfindung funktioniert gut mit nur einer Phasenfehlertabelle und für den Abschnitt eines solchen BPSK-Signalpotentials mit bekanntem Muster, das nicht den Trägerreproduktionsschleifenfilter für den Abschnitt von TMCC, für den Abschnitt des Primärsignals BPSK-Signal, für den Abschnitt des QPSK-Signals und für den Abschnitt des 8PSK-Signals aktiviert, wird ein Filtervorgang angehalten, wodurch die Phasen, die an den Signalpunktpositionen der Demodulationsbasisbandsignale für den Abschnitt eines solchen BPSK-Signalpotentials mit bekanntem Muster entstehen, das nicht den Trägerreproduktionsschleifenfilter für den Abschnitt von TMCC, für den Abschnitt des Primärsignals BPSK-Signal, für den Abschnitt des QPSK-Signals und für den Abschnitt des 8PSK-Signals aktiviert, mit den Referenzphasen in der Phasenfehlertabelle verglichen werden, so dass die Phasenfehlerausgabe ausgesendet wird, wobei allerdings während dieses Abschnitts der Trägerreproduktionsschleifenfilter seinen Vorgang anhält und somit keine Unannehmlichkeiten verursacht.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm, das die Konfiguration eines digitalen Demodulators gemäß der Ausführungsform dieser Erfindung darstellt;
2(a)–2(g) zeigen ein Blockdiagramm des Frames des Signals, das gemäß der Ausführungsform der vorliegenden Erfindung an den digitalen Demodulator geliefert werden soll und die Wellenformen der Signale Rs, A1, A0, As, Bs und SF;
3 ist ein Blockdiagramm und zeigt die Konfiguration der arithmetischen Schaltung sowie des numerischen Steuerungsoszillators des digitalen Demodulators der Ausführungsform der vorliegenden Erfindung;
4(a) und 4(b) sind erläuternde Diagramme und zeigen ein Superframedemodulationsmuster im Signalframe, das gemäß der Ausführungsform der vorliegenden Erfindung an den digitalen Demodulator geliefert werden soll; und
5(a) und 5(b) sind erläuternde Diagramme zur Phasenfehlertabelle im digitalen Demodulator gemäß der Ausführungsform der vorliegenden Erfindung.
AUSFÜHRUNGSFORM DER ERFINDUNG
Der digitale Demodulator gemäß der vorliegenden Erfindung wird anhand der Ausführungsform wie folgt beschrieben.
1 ist ein Blockdiagramm, das die Konfiguration eines digitalen Demodulators gemäß der Ausführungsform dieser Erfindung darstellt.
Bevor der digitale Demodulator gemäß der Ausführungsform der vorliegenden Erfindung erläutert wird, soll die Framekonfiguration eines hierarchischen Übertragungsverfahrens beschrieben werden. Das Diagramm in 2(a) zeigt ein Beispiel der Framekonfiguration eines hierarchischen Modulationssystems. Ein Frame besteht aus einem Header aus 192 Symbolen und 39936 Symbolen, die sich aus einer Vielzahl an Paaren aus 203 Symbolen und 4 Symbolen zusammensetzen.
Im Besonderen ist die Framekonfiguration gebildet aus einem Framesynchronisationsmuster (BPSK) aus 32 Symbolen (von denen 20 vordefinierte Symbole verwendet werden), die einen Header konfigurieren; einem Muster (BPSK) zur Übertragungs- und Multiplexkonfigurationssteuerung (TMCC) aus 128 Symbolen für die Übertragungsmultiplexkonfigurationsdemodulation sowie einem Superframedemodulationsinformationsmuster aus 32 Symbolen (von denen 20 vordefinierte Symbole verwendet werden), Hauptsignalen (TC8PSK) aus 203 Symbolen, die dem Header folgen und Burst-Symbolsignalen aus 4 Symbolen (in 2A als BS angegeben), die pro Frameabschnitt durch pseudozufällige Signale BPSK-moduliert werden, Hauptsignalen (TC8PSK) aus 203 Symbolen, Burst-Symbolsignalen aus 4 Symbolen;,,,, Hauptsignalen (QPSK) aus 203 Symbolen, Burst-Symbolsignalen aus 4 Symbolen, Hauptsignalen (BPSK) aus 203 Symbolen und Burst-Symbolsignalen aus 4 Symbolen. 8 Frames werden als Superframe bezeichnet und das Superframedemodulationsinformationsmuster wird zur Information für die Superframedemodulation.
Nun wird der digitale Demodulator gemäß der Ausführungsform der vorliegenden in 1 dargestellten Erfindung beschrieben. Der digitale Demodulator der Ausführungsform der vorliegenden Erfindung umfasst eine numerische Schaltung 1, einen numerischen Steuerungsoszillator (NCO) 2, einen aus einem digitalen Filter mit gesteigerten Kosinuseigenschaften bestehenden Roll-Off-Filter 3, eine Framesynchronisationszeitgeberschaltung 4, eine den Übertragungsmodus einschätzende Schaltung 5, eine Generierungseinrichtung für Signale mit bekanntem Muster 6, die synchron zum Startframe die BPSK-Signale mit bekanntem Muster generiert, eine Trägerreproduktionsphasenfehlerdetektorschaltung 7 mit einer Phasenfehlertabelle für die Trägerreproduktion und zur Ausgabe einer Phasenfehlerspannung für die Trägerreproduktion, die einem Demodulationsbasisbandsignal entspricht, das vom Roll-Off-Filter 3 ausgegeben wurde, einen Trägerreproduktionsschleifenfilter 8, der einen Tiefpassdigitalfilter umfasst, welcher selektiv durch eine Ausgabe der Generierungseinrichtung für Signale mit bekanntem Muster 6 aktiviert wird und die Phasenfehlerspannung glättet und eine AFC-Schaltung 9, die basierend auf der Ausgabe des Trägerreproduktionsschleifenfilters 8 die AFC-Signale an den numerischen Steuerungsoszillator 2 sendet.
Der numerische Steuerungsoszillator 2 umfasst, wie in 3 dargestellt, eine Sinuswellentabelle 23 zur Ausgabe der Sinuswellendaten 23a und 23b mit gegensätzlicher Polarität und eine Kosinuswellentabelle 24 zur Ausgabe der Kosinuswellendaten 24a und 24b, und gibt, basierend auf der Ausgabe der AFC-Schaltung 9 die Sinuswellendaten 23a und 23b sowie die Kosinuswellendaten 24a und 24b mit gegensätzlicher Polarität aus und in Kooperation mit der Ausgabe der AFC-Schaltung 9 die Sinuswellensignale sowie die Kosinuswellensignale mit gegensätzlicher Polarität, die im Wesentlichen den Reproduktionsträger bilden.
Die arithmetische Schaltung 1 umfasst, wie in 3 dargestellt, einen Multiplikator 1a, um die auf der I-Achse demodulierten Quasi-Synchron-Basisbandsignale i mit den Sinusdaten 23a zu vervielfachen; einen Multiplikator 1b, um die Basisbandsignale i mit den Kosinusdaten 24a zu vervielfachen; einen Multiplikator 1d, um die auf der Q-Achse demodulierten Quasi-Synchron-Basisbandsignale q mit den gegensätzlich polarisierten Sinusdaten 23b zu vervielfältigen; einen Multiplikator 1e, um die Basisbandsignale q mit den Kosinusdaten 24b zu vervielfachen; einen Addierer 1c, um die Ausgabe der Multiplikatoren 1b und 1d zu addieren und das Ergebnis als Basisbandsignal I auszugeben; und einen Addierer 1f um die Ausgabe der Multiplikatoren 1a und 1e zu addieren und das Ergebnis als Basisbandsignal Q auszugeben, wobei die arithmetische Schaltung veranlasst, dass die Basisbandsignale i und q nach Erhalt der Ausgabe des numerischen Steuerungsoszillators 2 die Frequenzsynchronisation durchlaufen und sie gibt die frequenzsynchronisierten Basisbandsignale I und Q aus bzw. an den Roll-Off-Filter 3 weiter.
Die Framesynchronisationszeitgeberschaltung 4 empfängt die vom Roll-Off-Filter 3 ausgegebenen Basisbandsignale ID und QD und sendet das TMCC-Muster an die den Übertragungsmodus einschätzende Schaltung 5 weiter. Basierend auf den demodulierten Ergebnissen des TMCC-Musters gibt die den Übertragungsmodus einschätzende Schaltung 5 die 2-Bit-Übertragungsmodussignale an die Framesynchronisationszeitgeberschaltung 4 weiter, entsprechend den 8PSK-Signalen (die demodulierten Ausgaben, die 8PSK-moduliert wurden, sind als 8PSK-Signale angegeben) als stark-hierarchische Signale, QPSK-Signale (die demodulierten Ausgaben, die QPSK moduliert wurden, sind als QPSK-Signale angegeben) als schwach-hierarchische Signale und BPSK-Signale (die demodulierten Ausgaben, die BPSK moduliert wurden, sind als BPSK-Signale angegeben).
Die Framesynchronisationszeitgeberschaltung 4 empfängt die Basisbandsignale ID und QD und demoduliert das Framesynchronisationsmuster, um die Framesynchronisationssignale FSYNC an die AFC-Schaltung 9 auszugeben und zu veranlassen, dass die AFC-Schaltung 9 einen AFC-Vorgang auf Framebasis ausführt und bei Empfang des Übertragungsmodussignals, das von der den Übertragungsmodus einschätzenden Schaltung 5 ausgegeben wird, das in 2(b) dargestellte Rs-Signal ausgibt, das mit dem Start des Framesynchronisationsmusters übereinstimmt und führt die Verarbeitung des in 2(c) dargestellten A1-Signals durch, das im BPSK-Signalabschnitt, im Framesynchronisationsmusterintervall, im Superframedemodulationsmusterintervall und im Burst-Symbolsignalintervall ein hohes Potential einnimmt und das in 2(d) dargestellte A0-Signal, das im QPSK-Signalabschnitt ein hohes Potential einnimmt und das in 2(e) dargestellte As-Signal ausgibt, welches das hohe Potential im Abschnitt des Framesynchronisationsmusters einnimmt, das in 2(f) dargestellte Bs-Signal, das das hohe Potential im Abschnitt des Burst-Symbolsignals einnimmt und das in 2(g) dargestellte SF-Signal, welches das hohe Potential im Abschnitt des Superframedemodulationsmusters einnimmt.
Im Folgenden wird das Superframeidentifikationsmuster beschrieben. Das erläuternde Diagramm in 4(a) zeigt das Superframedemodulationsmuster und W₁ stellt ein Framesynchronisationsmuster dar, das für alle Frames gleich ist. In 4(a) stellen die Muster W₂ und W₃ die Superframedemodulationsmuster dar, wobei das Framesynchronisationsmuster sowie das Superframedemodulationsmuster zur Beschreibung aus jedem Frame extrahiert wurden. Für den Startframe ist das W₂-Muster das Superframedemodulationsmuster und für alle sieben Frames vom zweiten bis zum achten Frame, bildet das W₃-Muster das Superframedemodulationsmuster, wobei das W₃-Muster das Gegenmuster des W₂-Musters ist.
Die Framesynchronisationszeitgeberschaltung 4 gibt, wie in 4(b) dargestellt, die Demodulationssignale für das Superframedemodulationsmuster aus, die im Abschnitt des Superframedemodulationsmusters W₂ des Startframes ein niedriges Potential aufweisen und die Signale darstellen, die das Superframedemodulationsmuster demodulieren, welches im Abschnitt des Superfamedemodulationsmusters W₃ der folgenden sieben Frames ein hohes Potential aufweist.
Die Generierungseinrichtung für Signale mit bekanntem Muster 6 umfasst die Framesynchronisationsmustergeneratorschaltung 61, die Superframedemodulationsmustergeneratorschaltung 62, die Burst-Symbolsignalmustergeneratorschaltung 63, die ENTWEDER-ODER-Schaltung 64, die Inverter 65 und 66 und die ODER-Torschaltung 67 und gibt die Signale mit bekanntem Muster aus der ODER-Torschaltung 67 als Freigabesignale an den Trägerreproduktionsschleifenfilter 8 aus.
Die Framesynchronisationsmustergeneratorschaltung 61 wird durch das Rs-Signal zurückgesetzt und empfängt das As-Signal, d. h. das Signal im Abschnitt des Framesynchronisationsmusters als Freigabesignal und gibt ein Signal aus, das das Framsynchronisationsmuster synchron zu den Bittaktsignalen konfiguriert. Dieses Signal wird im Inverter 65 umgekehrt und die umgekehrten Signale werden über die ODER-Torschaltung 67 als Freigabesignal an den Trägerreproduktionsschleifenfilter 8 ausgegeben. Zum Beispiel wird bei hohem Potential die Freigabe angeordnet.
Die Superframeidentifikationsmustergeneratorschaltung 62 wird durch das Rs-Signal zurückgesetzt und empfängt das SF-Signal, d. h. das Signal im Abschnitt des Superfamedemodulationsmusters als Freigabesignal und gibt nach der ENTWEDER-ODER- Schaltung 64 das Superframedemodulationsmuster W₂ aus, das den Startframe synchron zu den Bittaktsignalen konfiguriert. Dieses Signal durchläuft einen ENTWEDER-ODER-Vorgang mit den von der Framesynchronisationszeitgeberschaltung 4 ausgegebenen Superframdemodulationsmusterdemodulationssignalen, durchläuft die Inversion und wird an die ODER-Torschaltung 67 ausgegeben.
Dementsprechend werden durch die Superframedemodulationsmusterdemodulationssignale, die von der Superframedemodulationsmustergeneratorschaltung 62 ausgegeben wurden, das Superframedemodulationsmuster W₂ für den Startframe und das aus dem W₂-Muster umgekehrte W₃-Muster für die weiteren sieben Frames von der ENTWEDER-ODER-Schaltung 64 ausgegeben. Im Ergebnis werden die Signale W₂,W₃,W₃,W₃,W₃,W₃,W₃ und W₃ des Superframedemodulationsmusters, wie in 4(a) dargestellt, von der ENTWEDER-ODER-Schaltung 64 an den Trägerreproduktionsschleifenfilter 8 als Freigabesignale frameweise vom Startframe bis zum achten Frame über die ODER-Torschaltung 67 ausgesendet. Zum Beispiel wird bei hohem Potential die Freigabe angeordnet.
Die Burst-Symbolsignalmustergeneratorschaltung 63 wird vom Rs-Signal zurückgesetzt und empfängt das Bs-Signal, d. h. das Signal im Abschnitt des Burst-Symbolsignals als Freigabesignal und gibt nacheinander synchron zu den Bittaktsignalen die Burst-Symbolsignale an den Inverter 66 aus, die im Inverter 66 die Inversion durchlaufen, um weitergesendet zu werden. Diese umgekehrten Signale werden als Freigabesignale über die ODER-Torschaltung 67 ausgesendet. Zum Beispiel wird bei hohem Potential die Freigabe angeordnet.
Im Ergebnis wird die Generierungseinrichtung für Signale mit bekanntem Muster 6 im Abschnitt des hohen Potentials der umgekehrten Signale des Framesynchronisationsmusters den Trägerreproduktionsschleifenfilter 8 aktivieren, wobei das umgekehrte Signal des in 4(a) dargestellten Superframedemodulationsmusters der Frameanzahl einer Frame-für-Frame-Basis und dem umgekehrten Signal der Burst-Symbolsignale entspricht.
Wenn die Basisbandsignale ID und QD aus dem Roll-Off-Filter 3 empfangen werden, entdeckt die Trägerreproduktionsphasenfehlerdetektorschaltung 7 einen Phasenfehler zwischen der Phase eines der Phasenbasisbandsignale ID und QD und seiner Referenzphase. Hier entstehen die Phasenbasisbandsignale ID und QD an der Signalpunktposition, die auf den Basisbandsignalen ID und QD mit Bezug auf die Trägerreproduktionsphasenfehlertabelle basieren und die auf dem Phasenfehler basierenden Phasenfehlerspannungswerte werden ausgegeben.
Ferner umfasst die Trägerreproduktionsphasenfehlerdetektorschaltung 7 die in 5(a) dargestellte Trägerreproduktionsphasenfehlertabelle mit dem Phasenkonvergenzpunkt (0 (2π) Radiant) von einer der Referenzphasen der Basisbandsignale ID und QD, wobei die Phasen an den Signalpunktpositionen der Basisbandsignale ID und QD entstehen und die Phasenfehlerspannung, die auf dem Phasenfehler zwischen der besagten Phase und einer der Referenzphasen basiert, entsteht aus der Trägerreproduktionsphasenfehlertabelle und wird an den Trägerreproduktionsschleifenfilter 8 gesendet.
Wenn die Phasen, die an dem Signalpunkt entstehen, an dem die Basisbandsignale ID und QD in die Trägerreproduktionsphasenfehlerdetektorschaltung 7 eingespeist werden, jene sind, die mindestens von π auf maximal 0 (2π) Radiant ansteigen, dann wird eine in 5(a) und 5(b) dargestellte negative Phasenfehlerspannung ausgegeben, wohingegen bei Phasen, die mindestens von π auf maximal 0 (2π) Radiant absinken, eine positive in 5(a) und 5(b) dargestellte Phasenfehlerspannung eingespeist, wobei unter der Steuerung der AFC-Schaltung 9 (Trägergenerierungsschleife), an die diese Phasenfehlerspannung weitergeleitet wird, die an den Signalpunktpositionen entstandenen Phasen, wie in 5(b) dargestellt, zu 0 (2π) Radiant konvergieren. In diesem Fall nimmt die Phasenfehlerspannung einen maximalen Wert in + (positiver) Richtung und einen maximalen Wert in – (negativer) Richtung an, wenn die Phase ein π Radiant ist.
Die Phasenfehlerspannung, die basierend auf den an den Signalpunktpositionen der Basisbandsignale ID und QD entstanden Phasen von der Trägerreproduktionsphasenfehlerdetektorschaltung 7 ausgegeben wird, wird an den Trägerreproduktionsschleifenfilter 8 geliefert, der einen digitalen Tiefpassfilter umfasst, wobei die Phasenfehlerspannung geglättet wird. In diesem Falle werden die von der Generierungseinrichtung für Signale mit bekanntem Muster 6 auszugebenden Signale als Freigabesignale (CRFLGP) an den Trägerreproduktionsschleifenfilter 8 weitergeleitet, wobei der Trägerreproduktionsschleifenfilter 8 den Filtervorgang nur im Abschnitt des Bits „0" (ein schwaches Potential) für den Abschnitt des Framesynchronisationsmusters, den Abschnitt des Superframedemodulationsmusters und den Abschnitt des Burst-Symbolsignal ausführt. Im Abschnitt des Bits „1" (starkes Potential), in dem das Bit „0" umgekehrt wird, wird der Trägerreproduktionsschleifenfilter 8 wie bereits beschrieben aktiviert.
Im Abschnitt des Bits „1" wird der Trägerreproduktionsschleifenfilter 8 für den Abschnitt des Framesynchronisationsmusters, den Abschnitt des Superframedemodulationsmusters, den Abschnitt des Burst-Symbolsignals, den BPSK- Signalabschnitt des Hauptsignals, den QPSK-Signalabschnitt und den 8PSK-Signalabschnitt deaktiviert, um den Vorgang zu unterbrechen und veranlasst, die Filterausgabe an dem Zeitpunkt aufrechtzuerhalten, an der der Filter direkt vor dem Anhalten gearbeitet hat. Die Ausgabe des Trägerreproduktionsschleifenfilters 8 wird als Abstimmspannung der Trägerreproduktionsschleife an die AFC-Schaltung 9 weitergeleitet.
Andererseits beträgt der Phasenreferenzpunkt der Signalpunktpositionen der vom Roll-Off-Filter 3 ausgegebenen Basisbandsignale ID und QD zwei 0 (2π) Radiant oder π Radiant. Jedoch ist der Phasenreferenzpunkt der Trägerreproduktionsphasenfehlerdetektortabelle, die in der Trägerreproduktionsphasenfehlerdetektorschaltung 7 beinhaltet ist, 0 (2π) Radiant. Dementsprechend entsteht die Phasenfehlerspannung, die auf einem Phasenfehler zwischen den Phasen der Signalpunktpositionen der vom Roll-Off-Filter 3 ausgegebenen Basisbandsignale ID und QD und dem Referenzpunkt 0 (2π) Radiant basiert, die Phasenfehlerspannung jedoch, die auf dem Phasenfehler zwischen den Phasen der Signalpunktpositionen der Basisbandsignale ID und QD und dem Referenzpunkt π Radiant basiert, entsteht nicht.
Dennoch werden, wenn das Basisbandsignal mit dem Phasenreferenzpunkt der Signalpunktposition als π Radiant an die Trägerreproduktionsphasenfehlerdetektorschaltung 7 weitergeleitet wird oder wenn das auf dem BPSK-Signal, QPSK-Signal und dem 8PSK-Signal des Hauptsignals basierende Basisbandsignal an die Trägerreproduktionsphasenfehlerdetektorschaltung 7 weitergeleitet wird, keine Schwierigkeiten auftreten, da der Trägerreproduktionsschleifenfilter 8 wie vorstehend beschrieben nicht aktiviert wird.
Nun wird die Arbeitsweise des digitalen Demodulators gemäß der vorstehend beschriebenen Ausführungsform der vorliegenden Erfindung beschrieben.
In einem digitalen BS-Rundfunkempfänger werden die gewünschten Signale in einem festgelegten Kanal in einem Scanvorgang der AFC-Schaltung 10 abgetastet, um den Träger zu digitalisieren. In dem digitalen Demodulator gemäß der Ausführungsform der vorliegenden Erfindung werden nach Empfang der gewünschten Signale, die im quasi-synchronen Demodulationsverfahren orthogonal demoduliert werden, die Demodulationsbasisbandsignale i und q, die an die arithmetische Schaltung 1 weitergeleitet werden sowie die Ausgabedaten des numerischen Steuerungsoszillators 2 einen arithmetischen Vorgang durchlaufen und in die Basisbandsignale I und Q umgeformt.
Die Basisbandsignale I und Q werden an den Roll-Off-Filter 3 weitergeleitet und die Basisbandsignale ID und QD werden über den Roll-Off-Filter 3 an die Trägerreproduktionsphasenfehlerdetektorschaltung 7 weitergeleitet, wobei die Phasenfehlerspannung für die Trägerreproduktion entsteht, die auf den Phasen basiert, die an den Signalpunktpositionen entstehen, die auf den Basisbandsignalen ID und QD basieren, wobei die Phasenfehlerspannung anschließend vom Trägerreproduktionsschleifenfilter 8 geglättet und als Abstimmspannung der Trägerreproduktionsschleife an die AFC-Schaltung 9 weitergeleitet wird, wobei die Ausgabe der AFC-Schaltung 9 an den numerischen Steuerungsoszillator 2 weitergeleitet und die Trägerfrequenz so gesteuert wird, dass die Phasenfehlerspannung gegen 0 geht und dadurch die Trägerreproduktion ausgeführt wird.
Andererseits werden die Basisbandsignale ID und QD an die Framesynchronisationszeitgeberschaltung 4 geleitet und das Framesynchronisationsmuster demoduliert, wodurch die Framesynchronisation digitalisiert wird, um die Frameeinstellung einzurichten, wobei anschließend die zeitlichen Abfolgen des Framesynchronisationsmusters, des TMCC-Musters, des Superframedemodulationsmusters und des Burst-Symbolsignals geklärt werden, wobei das TMCC-Muster an die den Übertragungsmodus einschätzende Schaltung 5 weitergeleitet und dekodiert wird, wobei die Framesynchronisationszeitgeberschaltung 4 nach Empfang des Übertragungsmodussignals von der den Übertragungsmodus einschätzenden Schaltung 5 die Signale Rs und As aussendet, die aus A1, A0, Bs und SF generiert werden.
Nach Empfang der Signale Rs, As, Bs und SF und des von der Framesynchronisationszeitgeberschaltung 4 gesendeten Superframedemodulationsmustersignals werden die Signale mit starkem Potential, die auf dem Empfangsphasenpunkt basieren, an dem die Empfangsphasenpunkte auf einer Zeiteinheitsbasis von den Empfangsphasen bzw. den Positionen hinsichtlich der Zeit erkannt wurden, basierend auf den umgekehrten Signalen der Framesynchronisationsmustersignale, der Superframedemodulationsmustersignale und der Burst-Symbolsignale sowie dem erkannten Empfangsphasenpunkt, die von der Generierungseinrichtung für Signale mit bekanntem Muster 6 als Freigabesignale an den Trägerreproduktionsschleifenfilter 8 ausgesendet werden.
Andererseits entsteht in der Trägerreproduktionsphasenfehlerdetektorschaltung 7, die mit den vom Roll-Off-Filter 3 ausgegebenen Basisbandsignalen ID und QD beliefert wird, die Phasenfehlerspannung, die auf dem Unterschied basiert zwischen der Phase, die an der Signalpunktposition der Basisbandsignale ID und QD entsteht und dem Konvergenzpunkt 0 (2π) Radiant der Phasenfehlertabelle, die aus der in 5 dargestellten Phasenfehlertabelle entnommen und an den Trägerreproduktionsschleifenfilter 8 ausgegeben wird.
Unter dieser Bedingung werden das umgekehrte Signal des Framesynchronsiationsmusters, das umgekehrte Signal des Superframedemodulationsmusters und das umgekehrte Signal des Burst-Symbolsignals aus der Generierungseinrichtung für Signale mit bekanntem Muster 6 als Freigabesignale (CRFLGP) an den Trägerreproduktionsschleifenfilter 8 geliefert, wobei im Abschnitt des starken Potentials der Freigabesignale (CRFLGP) die Phasenfehlerspannung im Trägerreproduktionsschleifenfilter 8 geglättet und die Ausgabe des Trägerreproduktionsschleifenfilters 8 an die AFC-Schaltung 9 gesendet wird und basierend auf der Ausgabe des Trägerreproduktionsschleifenfilters 8 die Frequenzsteuerung des Trägers und die Trägerreproduktion durch den Burst-Empfang ausgeführt werden.
Für den Abschnitt, in dem das umgekehrte Signal des Framesynchronsiationsmusters, das umgekehrte Signal des Superframedemodulationsmusters und das umgekehrte Signal des Burst-Symbolsignals das schwache Potential aufweisen, für den Abschnitt des Hauptsignals BPSK-Signal, für den Abschnitt des QPSK-Signals und für den Abschnitt des 8PSK-Signals weist auch das Freigabesignal (CRFLGP) ein schwaches Potential auf, und für den Abschnitt des schwachen Potentials wird der Trägerreproduktionsschleifenfilter 8 deaktiviert, um den Vorgang zu unterbrechen und veranlasst, die Filterausgabe an dem Zeitpunkt aufrechtzuerhalten, an dem der Filter direkt vor dem Anhalten gearbeitet hat und die Trägerreproduktion wird ausgeführt.
Wie vorstehend beschrieben, wird im digitalen Demodulator der Ausführungsform der vorliegenden Erfindung die Trägerreproduktion basierend auf der Phasenfehlerspannung ausgeführt, die der Phasenfehlertabelle mit dem Konvergenzpunkt entnommenen wurde und da der Phasenpunkt des Empfangssignals in einen Phasenpunkt konvergiert, unterliegt das Empfangssignal der absoluten Phaseneinstellung, wodurch eine absolute Phasenschaltung nicht erforderlich ist. Im Ergebnis dessen kann der notwendige Bereich für integrierte Schaltungen im digitalen Demodulator reduziert werden.
Im Übrigen wird, auch wenn das schwache Signal unter dem umgekehrten Signal des Framesynchronsiationsmusters, den umgekehrten Signalen des Superframedemodulationsmusters und den umgekehrten Signalen des Burst-Symbolsignals sowie die Basisbandsignale ID und QD basierend auf dem BPSK-Signal, QPSK-Signal und dem 8PSK-Signal des Hauptsignals, dem QPSK-Signal an die Trägerreproduktionsphasenfehlerdetektorschaltung 7 geliefert werden, die Phasenfehlerspannung mit der Trägerreproduktionsphasenfehlertabelle (siehe 5) des Referenzpunktes 0 (2π) entdeckt, wobei aber in diesem Fall das Freigabesignal (CRFLCP) das schwache Potential beibehält und da der Trägerreproduktionsschleifenfilter 8 nicht aktiviert ist, treten wie vorstehend beschrieben keine Probleme auf. Darüber hinaus werden, hinsichtlich eines Teils des Burst-Symbols, in einigen Fällen einige Daten ausgesendet, aber in diesem Fall wird das Intervall verwendet, in dem keine Daten ausgesendet werden.
Im Übrigen umfasst die Trägerreproduktionsphasenfehlerdetektorschaltung 7 in einem Modus der vorstehend beschriebenen Ausführungsform eine Phasenfehlertabelle mit dem Phasenkonvergenzpunkt π Radiant anstelle des Phasenkonvergenzpunktes 0 (2π) Radiant, um die Phasenfehlerspannung zu entdecken, die auf dem Phasenfehler der Signalpunktphase basiert, die auf den Demodulationsbasisbandsignalen ID und QD basiert und so konfiguriert ist, dass in der Generierungseinrichtung für Signale mit bekanntem Muster 6 die Inverter 65 und 66 weggelassen werden können und die Ausgabe der ENTWEDER-ODER-Schaltung 64 ohne Inversion erfolgt, wobei der Trägerreproduktionsschleifenfilter 8 so eingerichtet werden kann, dass er durch das Bit „0" der Ausgabe der Generierungseinrichtung für Signale mit bekanntem Muster 6 aktiviert wird.
INDUSTRIELLE ANWENDBARKEIT
Wie zuvor beschrieben, wird gemäß des digitalen Demodulators gemäß der vorliegenden Erfindung bei der Feststellung des Trägerreproduktionsphasenfehlers für den Abschnitt des Empfangs des BPSK-Signals mit bekanntem Muster, die Phasenfehlertabelle mit einem Konvergenzpunkt verwendet, um den Phasenfehler zu erkennen, der auf der Empfangsphase des Empfangssignals basiert und die Trägerreproduktion auf dem Phasenfehler basierend ausgeführt; wodurch das Empfangssignal einer absoluten Phaseneinstellung unterliegt und eine absolute Phasenschaltung nicht erforderlich ist, was vorteilhaft ist, denn dadurch kann der notwendige Bereich für integrierte Schaltungen im digitalen Demodulator reduziert werden.

Claims

Ein digitaler Demodulator für digitale Rundfunkempfänger, der die digital modulierten Wellen empfängt und überträgt, die durch Zeitmultiplexen von Wellen erzeugt wurden, die von einer Vielzahl an Modulationsverfahren moduliert wurden, umfassend: eine Generierungseinrichtung für Signale mit bekanntem Muster (6), die synchron zu den Signalen mit bekanntem Muster in den empfangenen digital modulierten Wellen das gleiche Signal mit bekanntem Muster als BPSK-Signal mit bekanntem Muster in den empfangenen digital modulierten Wellen generiert; einen Trägerreproduktionsphasenfehlerdetektor (7), der eine Phasenfehlertabelle mit einer Referenzphase als Konvergenzpunkt zwischen zwei Referenzphasen der Signalpunktpositionen der BPSK-Demodulationsbasisbandsignale umfasst, um einen Phasenfehlerwert auszugeben, basierend auf einem Phasenfehler zwischen der Phase, die an der Signalpunktposition der Demodulationsbasisbandsignale ID, QD entsteht und des Phasenkonvergenzpunktes; und einen Trägerreproduktionsschleifenfilter (8), der für die Zeitdauer eines vorher festgelegten Potentials der Signale mit bekanntem Muster, die von der Generierungseinrichtung für Signale mit bekanntem Muster ausgegeben werden, aktiviert wird und geeignet ist, die Phasenfehlerausgaben während besagter Zeitdauer zu glätten, wobei die Trägerreproduktion ausgeführt wird, indem die Frequenz eines reproduzierten Trägers so gesteuert wird, dass basierend auf der Ausgabe des Trägerreproduktionsschleifenfilters die Phase der besagten Signalpunktposition mit dem Phasenkonvergenzpunkt übereinstimmt.
Ein digitaler Demodulator nach Anspruch 1, dadurch gekennzeichnet, dass der Trägerreproduktionsschleifenfilter während der Zeitdauer des niedrigeren Potentials der Signale mit bekanntem Muster, die von der Generierungseinrichtung für Signale mit bekanntem Muster ausgegeben werden, akt iviert ist.
Ein digitaler Demodulator nach Anspruch 1, dadurch gekennzeichnet, dass der Trägerreproduktionsschleifenfilter während der Zeitdauer des höheren Potentials der Signale mit bekanntem Muster, die von der Generierungseinrichtung für Signale mit bekanntem Muster ausgegeben werden, aktiviert ist.