JP3551235B2 - Ａｆｃ回路 - Google Patents
Ａｆｃ回路 Download PDFInfo
- Publication number
- JP3551235B2 JP3551235B2 JP18061899A JP18061899A JP3551235B2 JP 3551235 B2 JP3551235 B2 JP 3551235B2 JP 18061899 A JP18061899 A JP 18061899A JP 18061899 A JP18061899 A JP 18061899A JP 3551235 B2 JP3551235 B2 JP 3551235B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- reference clock
- circuit
- frame timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0065—Frequency error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0071—Control of loops
- H04L2027/0073—Detection of synchronisation state
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0071—Control of loops
- H04L2027/0075—Error weighting
- H04L2027/0077—Error weighting stop and go
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動局における基準クロック信号の周波数を送信側である基地局の基準クロック信号の周波数に合わせるためのＡＦＣ（Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ）回路に関する。
【０００２】
【従来の技術】
近年、移動通信システムに用いられる通信方式として、干渉や妨害に強いＣＤＭＡ通信方式が注目されている。このＣＤＭＡ通信方式とは、送信側では送信したいユーザ信号を拡散符号により拡散して送信し、受信側ではその拡散符号と同一の拡散符号を用いて逆拡散を行うことにより元のユーザ信号を得る通信方式である。
【０００３】
そのため、ＣＤＭＡ通信システムでは、送信側と受信側の拡散符号系列の位相の同期をとらなければ受信側において逆拡散を行うことができない。このため移動局では、基地局から受信した信号の復調を行う際に用いられる基準クロック信号を生成するための基準発振器として非常に周波数精度の高いＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｘｔａｌ Ｏｓｃｉｌｌａｔｏｒ）が用いられている。しかし、移動局には小型化および低コスト化が求められるため、移動局に用いられる基準発振器は基地局に用いられている基準発振器と比較すると周波数精度が低くなってしまう。そのため、移動局では、基準クロック信号の周波数を送信側である基地局の基準クロック信号の周波数と合わせるためのＡＦＣが行われている。
【０００４】
このようなＡＦＣを行うための従来のＡＦＣ回路を図３を参照して説明する。この従来のＡＦＣ回路は、ヘテロダイン方式の受信機により構成されていて、アンテナ１と、ローノイズアンプ（ＬＮＡ）２と、ダウンコンバータ３と、ＡＧＣアンプ４と、直交復調器（ＤＥＭ）５と、Ａ／Ｄ変換器６と、ＰＬＬ７と、基準クロック生成回路（ＴＣＸＯ）８と、アキュームレータ９と、復調回路１０と、周波数オフセット推定回路５１と、遅延プロファイル／サーチ回路１２と、ＣＰＵ５３と、タイミング生成回路５４とから構成されている。
【０００５】
ローノイズアンプ（ＬＮＡ）２は、アンテナ１を介して受信された受信信号を増幅している。ダウンコンバータ３は、ローカル信号１６１を用いて、ローノイズアンプ２により増幅された信号を中間周波数（ＩＦ）信号に変換している。ＡＧＣアンプ４は、 Ａ／Ｄ変換器６の入力レベルが一定になる様に、ダウンコンバータ３により生成されたＩＦ信号のゲインコントロールを行っている。
【０００６】
直交復調器（ＤＥＭ）５は、ＡＧＣアンプ４によりゲインコントロールされた後のＩＦ信号を、ローカル信号１６２を用いて直交復調することによりアナログベースバンド信号に変換している。Ａ／Ｄ変換器６は、直交復調器５により生成されたアナログベースバンド信号をＡ／Ｄ変換することにより、デジタルベースバンド信号を生成している。
【０００７】
ＰＬＬ７は、ＴＣＸＯ８により生成された基準クロック信号に基づいて、ダウンコンバータ用のローカル信号１６１および直交復調用のローカル信号１６２をそれぞれ生成して出力している。ＴＣＸＯ８は、アキュムレータ９により生成されたコントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している。
【０００８】
遅延プロファイル／サーチ回路１２は、Ａ／Ｄ変換器６により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成している。遅延プロファイル／サーチ回路１２により生成されるプロファイルデータ、及びフレームタイミング時間補正量（△ｔ１）の一例図４に示す。尚、フレームタイミング時間補正量（△ｔ１）はＡ／Ｄ変換器６のサンプリングレートに起因するため離散的な値を取る。
【０００９】
タイミング生成回路５４は、ＴＣＸＯ８からの基準クロック信号を基にして理想フレームタイミングを生成し、その理想フレームタイミングに遅延プロファイル／サーチ回路１２により生成されたフレームタイミング時間補正量（△ｔ１）を加算してフレームタイミング信号１０１として出力している。
【００１０】
復調回路１０は、複数のフィンガー受信機を有するレイク受信機により構成されていて、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６により生成されたデジタルベースバンド信号の復調を行っている。
【００１１】
周波数オフセット推定回路５１は、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６からのデジタルベースバンド信号に含まれている周波数誤差の算出を行っている。また、周波数オフセット推定回路５１は、算出した周波数誤差がある一定値以下になるとＡＦＣ動作はロック状態となったと判定し、周波数誤差がある一定値異常になるとＡＦＣ動作はアンロック状態となったと判定し、その判定結果をロック／アンロック信号１０６によりＣＰＵ５３に対して通知している。
【００１２】
周波数オフセット推定回路５１における周波数誤差の算出方法を図５を参照して説明する。この周波数誤差の算出には、パイロットシンボルのように受信機側で予めシンボルパターンが既知であるシンボルが用いられる。この図５において、理想シンボル点３０〜３３は、それぞれ周波数誤差を全く含まない場合の、“００”、“０１”、“１０”、“１１”のシンボルをＩＱ平面上に示したものである。
【００１３】
例えばＱＰＳＫ変調方式により１６ｋｓｐｓで変調された信号において、あるタイミングでのパイロットシンボルのシンボルパターンが“００”である場合、図５に示す様に△θ＝１０°だけＩＱ平面上で回転したシンボル点２０で復調された場合には、その周波数誤差は、１６ｋ×１０°／３６０°＝４４４Ｈｚと算出することができる。
【００１４】
従って、その周波数誤差の値がアキュームレータ９を介してＴＣＸＯ８にフィードバックされることにより、△θ≒０°すなわちＡＦＣロック状態となり、周波数オフセット推定回路１２はＣＰＵ１３に対してロック信号１０２を出力する。
【００１５】
ＣＰＵ５３は、ロック／アンロックＣＰＵ１０６を入力することにより、ＡＦＣ動作が現在どのような状態となっているのかを知ることができる。
【００１６】
アキュームレータ９は、その出力をコントロール電圧として出力していて、周波数オフセット推定回路５１により算出された周波数誤差の値を現在出力している値に加算する。
【００１７】
次に、上記従来のＡＦＣ回路の動作について図３〜図５を参照して説明する。
アンテナ１を介して受信された受信信号は、ＬＮＡ２により増幅された後に、ＰＬＬ７で生成されたローカル信号１６１を用いてダウンコンバータ３により中間周波数（ＩＦ）信号に変換される。ＩＦ信号に変換された受信信号は、Ａ／Ｄ変換器６の入力レベルが一定になる様にＡＧＣアンプ４でゲインコントロールされた後に、ＰＬＬ７で生成されたローカル信号１６２を用いて直交復調器５により直交復調されアナログベースバンド信号となる。このアナログベースバンド信号は、Ａ／Ｄ変換器６によりデジタルベースバンド信号に変換され復調回路１０、周波数オフセット推定回路５１、及び遅延プロファイル／サーチ回路１２に入力される。まず遅延プロファイル／サーチ回路１２によりプロファイルデータ、及びフレームタイミング時間補正量（△ｔ１）が生成される。
【００１８】
次に、タイミング生成回路５４において、ＴＣＸＯ８からの基準クロック信号を基にして理想フレームタイミングが生成され、その理想フレームタイミングに遅延プロファイル／サーチ回路１２により生成されたフレームタイミング時間補正量（△ｔ１）が加算されることによりフレームタイミング信号１０１が生成される。
【００１９】
このフレームタイミング信号１０１は、周波数オフセット推定回路５１および復調回路１０に入力される。そして、復調回路１０では、入力されたフレームタイミング信号１０１に基づいてＡ／Ｄ変換器６により生成されたデジタルベースバンド信号の復調が行われる。
【００２０】
また、周波数オフセット推定回路５１では、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６からのデジタルベースバンド信号に含まれている周波数誤差の算出が行われる。
【００２１】
アキュームレータ９では、コントロール電圧を生成して出力していて、周波数オフセット推定回路５１により算出された周波数誤差の値を現在出力している値に加算する。アキュームレータ９から出力されるコントロール電圧は、ＴＣＸＯ８に入力されて出力される基準クロック信号の周波数を制御することによりフィードバックがかけられることとなる。
【００２２】
また、周波数オフセット推定回路５１は、算出した周波数誤差がある一定値以下になるとＡＦＣ動作はロック状態となったと判定し、周波数誤差がある一定値異常になるとＡＦＣ動作はアンロック状態となったと判定し、その判定結果をロック／アンロック信号１０６によりＣＰＵ５３に対して通知している。このことによりＣＰＵ５３は、ＡＦＣ動作が現在どのような状態となっているのかを知ることができる。
【００２３】
上記で説明した従来のＡＦＣ回路では、周波数オフセット推定回路１２により周波数誤差を算出し、算出された周波数誤差を基にＡＦＣ動作における周波数引き込み動作を行うとともにこの周波数誤差の値を用いて、ＡＦＣ動作のロック／アンロック検出をしている。そのため、ＡＦＣ動作がロック状態にある場合でもアンロック状態となったことを検出するために周波数オフセット推定回路１２を常時動作させておく必要があり不要な電力を消費していた。
【００２４】
【発明が解決しようとする課題】
上述した従来のＡＦＣ回路では、ＡＦＣ動作がロック状態にある場合でもアンロック検出用に周波数オフセット推定回路を動作させておく必要があり不要な電力を消費しているという問題点があった。
【００２５】
本発明の目的は、ＡＦＣがロック状態がある場合には周波数オフセット推定回路の動作を停止して消費電力を削減することができるＡＦＣ回路を提供することである。
【００２６】
【課題を解決するための手段】
上記目的を達成するために、本発明のＡＦＣ回路は、受信機における基準クロック信号の周波数を送信機の基準クロック信号の周波数に合わせるためのＡＦＣ回路であって、
前記送信機からの受信信号を、ローカル信号を用いて直交復調することによりアナログベースバンド信号に変換している直交復調器と、
前記直交復調器により生成されたアナログベースバンド信号をＡ／Ｄ変換することによりデジタルベースバンド信号を生成しているＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成している遅延プロファイル／サーチ回路と、
前記基準クロック信号を基にして理想フレームタイミングを生成し、該理想フレームタイミングに前記フレームタイミング時間補正量を加算してフレームタイミング信号として出力するとともに、前記フレームタイミング時間補正量に基づいて、前記受信機における基準クロック信号と周波数と前記送信機の基準クロック信号の周波数との差である周波数誤差を算出し、該周波数誤差が予め定められた第１の値以上となるとＡＦＣ動作はアンロック状態となったと判定してアンロック信号を出力するタイミング生成回路と、
前記フレームタイミング信号に基づいて前記Ａ／Ｄ変換器からのデジタルベースバンド信号に含まれている周波数誤差の算出を行ない、該周波数誤差が予め定められた第２の値以下になるとＡＦＣ動作はロック状態となったと判定してロック信号を出力するとともに、制御信号により制御されてオフまたはオンに設定される周波数オフセット回路と、
前記ロック信号を入力すると、前記制御信号を用いて前記周波数オフセット推定回路がオフとなるように制御し、前記アンロック信号を入力すると、前記制御信号を用いて前記周波数オフセット推定回路がオンとなるように制御するＣＰＵと、
コントロール電圧を生成し出力していて、前記周波数オフセット推定回路により算出された周波数誤差の値を現在出力しているコントロール電圧の値に加算して新たなコントロール電圧値として出力するアキュームレータと、
前記コントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している基準クロック生成回路と、
前記基準クロック信号に基づいて、前記ローカル信号を生成して出力しているＰＬＬとから構成されている。
【００２７】
本発明によるＡＦＣ回路では、周波数オフセット推定回路は、測定した位相誤差がほぼ０となったことによりＡＦＣ動作がロック状態となったことを検出すると、ＣＰＵは制御信号により周波数オフセット推定回路の動作を停止させる。そして、タイミング生成回路は、遅延プロファイル／サーチ回路からのフレームタイミング時間補正量に基づいて周波数誤差を算出してある一定値以上になったらアンロック信号を出力すると、ＣＰＵは制御信号により周波数オフセット推定回路の動作を開始させＡＦＣを行うようにしたものである。
【００２８】
したがって、ＡＦＣ動作がアンロック状態となったことを検出するためおよびＡＦＣ動作を行うためにに周波数オフセット推定回路を常に動作状態とする必要がなく、ＡＦＣロック状態の間動作停止とすることができるので消費電力を低減することが可能となる。
【００２９】
また、本発明のＡＦＣ回路は、受信機における基準クロック信号の周波数を送信機の基準クロック信号の周波数に合わせるためのＡＦＣ回路であって、
前記送信機からの受信信号を、ローカル信号を用いて直交復調することによりアナログベースバンド信号に変換している直交復調器と、
前記直交復調器により生成されたアナログベースバンド信号をＡ／Ｄ変換することによりデジタルベースバンド信号を生成しているＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成している遅延プロファイル／サーチ回路と、
前記基準クロック信号を基にして理想フレームタイミングを生成し、該理想フレームタイミングに前記フレームタイミング時間補正量を加算してフレームタイミング信号として出力するとともに、前記フレームタイミング時間補正量に基づいて、前記受信機における基準クロック信号と周波数と前記送信機の基準クロック信号の周波数との差である周波数誤差を算出し、該周波数誤差が予め定められた一定値以上となるとＡＦＣ動作はアンロック状態となったと判定し、該周波数誤差が予め定められた一定値より小さくなるとＡＦＣ動作はロック状態となったと判定し、該判定結果をロック／アンロック信号として出力するタイミング生成回路と、
前記フレームタイミング補正量に基づく周波数誤差がテーブル化されて記憶されていて、前記遅延プロファイル／サーチ回路により算出されたフレームタイミング時間補正量を入力することにより、入力したフレームタイミング時間補正量に応じた周波数誤差を算出している論理テーブル記憶部と、
コントロール電圧を生成し出力していて、前記論理テーブル記憶部により算出された周波数誤差の値を現在出力しているコントロール電圧の値に加算して新たなコントロール電圧値として出力するアキュームレータと、
前記コントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している基準クロック生成回路と、
前記基準クロック信号に基づいて、前記ローカル信号を生成して出力しているＰＬＬとから構成される。
【００３０】
本発明は、前記フレームタイミング補正量に基づく周波数誤差がテーブル化されて記憶されている論理テーブル記憶部を設けることにより周波数オフセット推定回路を不要とすることができるので、ＡＦＣ動作停止時のみでなくＡＦＣ動作時における消費電力をも削減することができる。
【００３１】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して詳細に説明する。
【００３２】
（第１の実施形態）
図１は本発明の第１の実施形態のＡＦＣ回路の構成を示すブロック図である。図５中と同一の符号が付された構成要素は同一の構成要素を示す。
【００３３】
本実施形態のＡＦＣ回路は、図３に示した従来のＡＦＣ回路に対して、周波数オフセット推定回路５１、ＣＰＵ５３、タイミング生成回路５４を、それぞれ周波数オフセット推定回路１１、ＣＰＵ１３、タイミング生成回路１４に置き換えたものである。
【００３４】
周波数オフセット回路１１は、図３に示した従来のＡＦＣ回路における周波数オフセット推定回路５１と同様に、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６からのデジタルベースバンド信号に含まれている周波数誤差の算出を行っている。また、周波数オフセット推定回路１１は、算出した周波数誤差がある一定値以下になるとＡＦＣ動作はロック状態となったと判定し、ロック信号１０２をＣＰＵ１３に対して出力している。さらに、周波数オフセット推定回路１１は、ＣＰＵ１３からの制御信号１０４により制御されてオフまたはオンに設定される。周波数オフセット推定回路１１は、制御信号１０４によりオフに設定されるとその動作を停止する。
【００３５】
タイミング生成回路１４は、図３に示したタイミング生成回路５４の機能に加えて、遅延プロファイル／サーチ回路１２において算出されたフレームタイミング時間補正量に基づいて周波数誤差を算出し、その周波数誤差がある一定値以上となるとＡＦＣ動作はアンロック状態となったと判定してアンロック信号１０３を出力する。タイミング生成回路１４における周波数誤差の算出方法について下記に詳しく説明する。
【００３６】
ＡＦＣ動作がロック状態となった後も遅延プロファイル／サーチ回路１２は、サンプリングクロック単位でフレームタイミング信号１０１を補正する為にフレームタイミング信号との差分であるフレームタイミング時間補正量（△ｔ１）を算出し続けている。タイミング生成回路１４では、そのフレームタイミング時間補正量△ｔ１に基づいて周波数誤差（ｐｐｍ換算）が計算される。例えば、フレーム周期１０ｍｓにて差分時間が１０ｎｓの場合、周波数誤差１０ｎｓ／１０ｍｓ＝１ｐｐｍということが分かる。この周波数誤差がある一定値以上になった場合にタイミング生成回路１４よりＣＰＵ１３に対してアンロック信号１０３が出力される。
【００３７】
ＣＰＵ１３は、周波数オフセット推定回路１１からのロック信号１０２を入力すると、制御信号１０４を用いて周波数オフセット推定回路１２がオフとなるように制御し、タイミング生成回路１４からアンロック信号１０３を入力すると、制御信号１０４を用いて周波数オフセット推定回路１２がオンとなるように制御する。
【００３８】
次に、本実施形態のＡＦＣ回路の動作について図１を参照して詳細に説明する。
【００３９】
アンテナ１を介して受信信号が受信されてからＡ／Ｄ変換器６によりデジタルベースバンド信号が生成されるまでの動作は、図３に示した従来のＡＦＣ回路と同様なためその説明は省略する。
【００４０】
Ａ／Ｄ変換器６により生成されたデジタルベースバンド信号は、復調回路１０、周波数オフセット推定回路１１、遅延プロファイル／サーチ回路１２に入力される。遅延プロファイル／サーチ回路１２では、プロファイルデータおよびフレームタイミング時間補正量（△ｔ１）が生成され、タイミング生成回路１４では、遅延プロファイル／サーチ回路１２により生成されたフレームタイミング時間補正量（△ｔ１）を用いてフレームタイミング信号１０１が生成される。このフレームタイミング信号１０１は、周波数オフセット推定回路１１および復調回路１０に入力される。
【００４１】
また、周波数オフセット推定回路１１では、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６からのデジタルベースバンド信号に含まれている周波数誤差の算出が行われる。そして、この周波数誤差はアキュムレータ９に出力されることによりアキュムレータ９から出力されるコントロール電圧が修正され、ＴＣＸＯ８により生成される基準クロック信号の周波数が修正される。このことにより、受信側の基準クロック信号の周波数は、送信側の基準クロック信号の周波数とほぼ等しくなり、周波数誤差はほぼ０となる。
【００４２】
このようにしてＡＦＣ動作が行われて周波数誤差がほぼ０となると、周波数オフセット推定回路１１は、ＡＦＣ動作はロック状態となったと判定してロック信号１０２をＣＰＵ１３に出力する。ＣＰＵ１３は、ロックＣＰＵ１０２を入力したことによりＡＦＣ動作がロック状態となったことを知り、制御信号１０４を用いて周波数オフセット推定回路１１をオフ状態に設定する。
【００４３】
ＡＦＣ動作がロック状態の間も、遅延プロファイル／サーチ回路１２はフレームタイミング補正量を算出し続けている。そして、タイミング生成回路１４は、遅延プロファイル／サーチ回路１２において算出されたフレームタイミング時間補正量に基づいて周波数誤差を算出し続け、その周波数誤差がある一定値以上となるとＡＦＣ動作はアンロック状態となったと判定してアンロック信号１０３を出力する。但し、受信信号はフェージング等の影響を受けている為、タイミング生成回路１４は、上記周波数誤差を数フレーム間平均化等する事により誤動作等を防止するようにしてもよい。
【００４４】
ＣＰＵ１３はアンロック信号１０３を入力すると、制御信号１０４を用いて周波数オフセット推定回路１１をオンに設定する。このことにより周波数引き込み動作が開始される。以後ロック／アンロックの状態が上記動作にて繰り返される。
【００４５】
上記で説明した本実施形態のＡＦＣ回路では、ＡＦＣ動作がロック状態となっている間は、周波数オフセット推定回路１１は動作を停止するので、従来のＡＦＣ回路と比較して消費電力を低減することが可能となる。
【００４６】
本実施形態では、ＡＦＣ動作のアンロック判定はタイミング生成回路１４で行われているが、遅延プロファイル／サーチ回１２においてＡＦＣ動作のアンロック判定を行うようにし、アンロック信号１０３が遅延プロファイル／サーチ回路１２から直接出力されるようにしてもよい。
（第２の実施形態）
次に、本発明の第２の実施形態のＡＦＣ回路について図２を参照して説明する。
【００４７】
本実施形態のＡＦＣ回路は、図１に示した第１の実施形態のＡＦＣ回路において、周波数オフセット推定回路１１を削除し、ＲＯＭ１５を新たに設け、タイミング生成回路１４、ＣＰＵ１３をタイミング生成回路２４、ＣＰＵ２３に置き換えたものである。
【００４８】
タイミング生成回路２４は、図３に示したタイミング生成回路５４の機能に加えて、遅延プロファイル／サーチ回路１２において算出されたフレームタイミング時間補正量に基づいて周波数誤差を算出し、その周波数誤差がある一定値以上となるとＡＦＣ動作はアンロック状態となったと判定し、その周波数誤差がある一定値より小さい場合にはＡＦＣ動作はロック状態となったと判定し、その判定結果をロック／アンロック信号１０５としてＣＰＵ２３に通知する。
【００４９】
ＲＯＭ１５は、論理テーブル記憶部であり、遅延プロファイル／サーチ回路１２より算出されるフレームタイミング補正量△ｔ１に基づく周波数誤差がテーブル化されて記憶されていて、遅延プロファイル／サーチ回路１２の出力であるフレームタイミング時間補正量（△ｔ１）を入力することにより、そのフレームタイミング時間補正量に応じた周波数誤差をアキュームレータ９に出力する。このことにより、周波数オフセット推定回路１１からの周波数誤差情報を用いずに、ＡＦＣ動作が行われる。
【００５０】
ＣＰＵ２３は、ロック／アンロック信号１０５によりＡＦＣ動作が現在どのような状態となっているのかを知ることができる。
【００５１】
但し、本実施形態のＡＦＣ回路におけるＡＦＣの精度はＡ／Ｄ変換器６によって行われるＡ／Ｄ変換のサンプリング周波数に起因するので、あまり高い精度を必要としないＡＦＣ回路にのみ適用することができるものである。
【００５２】
本実施形態のＡＦＣ回路は、周波数オフセット推定回路１１を不要とするため、ＡＦＣ動作時にも消費電力を削減できるという新たな効果を有する。
【００５３】
本実施形態では、ＡＦＣ動作のロック／アンロック判定はタイミング生成回路２４で行われているが、遅延プロファイル／サーチ回１２においてＡＦＣ動作のロック／アンロック判定を行うようにし、ロック／アンロックＣＰＵ１０５が遅延プロファイル／サーチ回路１２から直接出力されるようにしてもよい。
【００５４】
【発明の効果】
以上説明したように、本発明は、アンロックを遅延プロファイル／サーチ回路にてフレームタイミング補正量に基づいて検出するようにしたので、ＡＦＣがロックした後再度ＡＦＣアンロック状態となるまでの間は周波数オフセット推定回路を動作させる必要がないので、ＡＦＣロック状態において消費電力を削減することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＡＦＣ回路の構成を示すブロック図である。
【図２】本発明の第２の実施形態のＡＦＣ回路の構成を示すブロック図である。
【図３】従来のＡＦＣ回路の構成を示すブロック図である。
【図４】遅延プロファイル／サーチ回路１２において算出される、プロファイルデータ、及びフレームタイミング時間補正量（△ｔ１）の一例を示す図である。
【図５】周波数オフセット推定回路５１における周波数誤差の算出方法を説明するための図である。
【符号の説明】
１ アンテナ
２ ローノイズアンプ（ＬＮＡ）
３ ダウンコンバータ
４ ＡＧＣアンプ
５ 直交復調器（ＤＥＭ）
６ Ａ／Ｄ変換器
７ ＰＬＬ
８ 基準クロック生成回路（ＴＣＸＯ）
９ アキュームレータ
１０ 復調回路
１１ 周波数オフセット推定回路
１２ 遅延プロファイル／サーチ回路
１３ ＣＰＵ
１４ タイミング生成回路
１５ ＲＯＭ
１６１、１６２ ローカル信号
２０ 復調シンボル点
２３ ＣＰＵ
２４ タイミング生成回路
３１〜３３ 理想シンボル点
５１ 周波数オフセット推定回路
５３ ＣＰＵ
５４ タイミング生成回路
１０１ フレームタイミング信号
１０２ ロック信号
１０３ アンロック信号
１０４ 制御信号
１０５、１０６ ロック／アンロック信号
【発明の属する技術分野】
本発明は、移動局における基準クロック信号の周波数を送信側である基地局の基準クロック信号の周波数に合わせるためのＡＦＣ（Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ）回路に関する。
【０００２】
【従来の技術】
近年、移動通信システムに用いられる通信方式として、干渉や妨害に強いＣＤＭＡ通信方式が注目されている。このＣＤＭＡ通信方式とは、送信側では送信したいユーザ信号を拡散符号により拡散して送信し、受信側ではその拡散符号と同一の拡散符号を用いて逆拡散を行うことにより元のユーザ信号を得る通信方式である。
【０００３】
そのため、ＣＤＭＡ通信システムでは、送信側と受信側の拡散符号系列の位相の同期をとらなければ受信側において逆拡散を行うことができない。このため移動局では、基地局から受信した信号の復調を行う際に用いられる基準クロック信号を生成するための基準発振器として非常に周波数精度の高いＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｅｄ Ｘｔａｌ Ｏｓｃｉｌｌａｔｏｒ）が用いられている。しかし、移動局には小型化および低コスト化が求められるため、移動局に用いられる基準発振器は基地局に用いられている基準発振器と比較すると周波数精度が低くなってしまう。そのため、移動局では、基準クロック信号の周波数を送信側である基地局の基準クロック信号の周波数と合わせるためのＡＦＣが行われている。
【０００４】
このようなＡＦＣを行うための従来のＡＦＣ回路を図３を参照して説明する。この従来のＡＦＣ回路は、ヘテロダイン方式の受信機により構成されていて、アンテナ１と、ローノイズアンプ（ＬＮＡ）２と、ダウンコンバータ３と、ＡＧＣアンプ４と、直交復調器（ＤＥＭ）５と、Ａ／Ｄ変換器６と、ＰＬＬ７と、基準クロック生成回路（ＴＣＸＯ）８と、アキュームレータ９と、復調回路１０と、周波数オフセット推定回路５１と、遅延プロファイル／サーチ回路１２と、ＣＰＵ５３と、タイミング生成回路５４とから構成されている。
【０００５】
ローノイズアンプ（ＬＮＡ）２は、アンテナ１を介して受信された受信信号を増幅している。ダウンコンバータ３は、ローカル信号１６１を用いて、ローノイズアンプ２により増幅された信号を中間周波数（ＩＦ）信号に変換している。ＡＧＣアンプ４は、 Ａ／Ｄ変換器６の入力レベルが一定になる様に、ダウンコンバータ３により生成されたＩＦ信号のゲインコントロールを行っている。
【０００６】
直交復調器（ＤＥＭ）５は、ＡＧＣアンプ４によりゲインコントロールされた後のＩＦ信号を、ローカル信号１６２を用いて直交復調することによりアナログベースバンド信号に変換している。Ａ／Ｄ変換器６は、直交復調器５により生成されたアナログベースバンド信号をＡ／Ｄ変換することにより、デジタルベースバンド信号を生成している。
【０００７】
ＰＬＬ７は、ＴＣＸＯ８により生成された基準クロック信号に基づいて、ダウンコンバータ用のローカル信号１６１および直交復調用のローカル信号１６２をそれぞれ生成して出力している。ＴＣＸＯ８は、アキュムレータ９により生成されたコントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している。
【０００８】
遅延プロファイル／サーチ回路１２は、Ａ／Ｄ変換器６により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成している。遅延プロファイル／サーチ回路１２により生成されるプロファイルデータ、及びフレームタイミング時間補正量（△ｔ１）の一例図４に示す。尚、フレームタイミング時間補正量（△ｔ１）はＡ／Ｄ変換器６のサンプリングレートに起因するため離散的な値を取る。
【０００９】
タイミング生成回路５４は、ＴＣＸＯ８からの基準クロック信号を基にして理想フレームタイミングを生成し、その理想フレームタイミングに遅延プロファイル／サーチ回路１２により生成されたフレームタイミング時間補正量（△ｔ１）を加算してフレームタイミング信号１０１として出力している。
【００１０】
復調回路１０は、複数のフィンガー受信機を有するレイク受信機により構成されていて、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６により生成されたデジタルベースバンド信号の復調を行っている。
【００１１】
周波数オフセット推定回路５１は、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６からのデジタルベースバンド信号に含まれている周波数誤差の算出を行っている。また、周波数オフセット推定回路５１は、算出した周波数誤差がある一定値以下になるとＡＦＣ動作はロック状態となったと判定し、周波数誤差がある一定値異常になるとＡＦＣ動作はアンロック状態となったと判定し、その判定結果をロック／アンロック信号１０６によりＣＰＵ５３に対して通知している。
【００１２】
周波数オフセット推定回路５１における周波数誤差の算出方法を図５を参照して説明する。この周波数誤差の算出には、パイロットシンボルのように受信機側で予めシンボルパターンが既知であるシンボルが用いられる。この図５において、理想シンボル点３０〜３３は、それぞれ周波数誤差を全く含まない場合の、“００”、“０１”、“１０”、“１１”のシンボルをＩＱ平面上に示したものである。
【００１３】
例えばＱＰＳＫ変調方式により１６ｋｓｐｓで変調された信号において、あるタイミングでのパイロットシンボルのシンボルパターンが“００”である場合、図５に示す様に△θ＝１０°だけＩＱ平面上で回転したシンボル点２０で復調された場合には、その周波数誤差は、１６ｋ×１０°／３６０°＝４４４Ｈｚと算出することができる。
【００１４】
従って、その周波数誤差の値がアキュームレータ９を介してＴＣＸＯ８にフィードバックされることにより、△θ≒０°すなわちＡＦＣロック状態となり、周波数オフセット推定回路１２はＣＰＵ１３に対してロック信号１０２を出力する。
【００１５】
ＣＰＵ５３は、ロック／アンロックＣＰＵ１０６を入力することにより、ＡＦＣ動作が現在どのような状態となっているのかを知ることができる。
【００１６】
アキュームレータ９は、その出力をコントロール電圧として出力していて、周波数オフセット推定回路５１により算出された周波数誤差の値を現在出力している値に加算する。
【００１７】
次に、上記従来のＡＦＣ回路の動作について図３〜図５を参照して説明する。
アンテナ１を介して受信された受信信号は、ＬＮＡ２により増幅された後に、ＰＬＬ７で生成されたローカル信号１６１を用いてダウンコンバータ３により中間周波数（ＩＦ）信号に変換される。ＩＦ信号に変換された受信信号は、Ａ／Ｄ変換器６の入力レベルが一定になる様にＡＧＣアンプ４でゲインコントロールされた後に、ＰＬＬ７で生成されたローカル信号１６２を用いて直交復調器５により直交復調されアナログベースバンド信号となる。このアナログベースバンド信号は、Ａ／Ｄ変換器６によりデジタルベースバンド信号に変換され復調回路１０、周波数オフセット推定回路５１、及び遅延プロファイル／サーチ回路１２に入力される。まず遅延プロファイル／サーチ回路１２によりプロファイルデータ、及びフレームタイミング時間補正量（△ｔ１）が生成される。
【００１８】
次に、タイミング生成回路５４において、ＴＣＸＯ８からの基準クロック信号を基にして理想フレームタイミングが生成され、その理想フレームタイミングに遅延プロファイル／サーチ回路１２により生成されたフレームタイミング時間補正量（△ｔ１）が加算されることによりフレームタイミング信号１０１が生成される。
【００１９】
このフレームタイミング信号１０１は、周波数オフセット推定回路５１および復調回路１０に入力される。そして、復調回路１０では、入力されたフレームタイミング信号１０１に基づいてＡ／Ｄ変換器６により生成されたデジタルベースバンド信号の復調が行われる。
【００２０】
また、周波数オフセット推定回路５１では、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６からのデジタルベースバンド信号に含まれている周波数誤差の算出が行われる。
【００２１】
アキュームレータ９では、コントロール電圧を生成して出力していて、周波数オフセット推定回路５１により算出された周波数誤差の値を現在出力している値に加算する。アキュームレータ９から出力されるコントロール電圧は、ＴＣＸＯ８に入力されて出力される基準クロック信号の周波数を制御することによりフィードバックがかけられることとなる。
【００２２】
また、周波数オフセット推定回路５１は、算出した周波数誤差がある一定値以下になるとＡＦＣ動作はロック状態となったと判定し、周波数誤差がある一定値異常になるとＡＦＣ動作はアンロック状態となったと判定し、その判定結果をロック／アンロック信号１０６によりＣＰＵ５３に対して通知している。このことによりＣＰＵ５３は、ＡＦＣ動作が現在どのような状態となっているのかを知ることができる。
【００２３】
上記で説明した従来のＡＦＣ回路では、周波数オフセット推定回路１２により周波数誤差を算出し、算出された周波数誤差を基にＡＦＣ動作における周波数引き込み動作を行うとともにこの周波数誤差の値を用いて、ＡＦＣ動作のロック／アンロック検出をしている。そのため、ＡＦＣ動作がロック状態にある場合でもアンロック状態となったことを検出するために周波数オフセット推定回路１２を常時動作させておく必要があり不要な電力を消費していた。
【００２４】
【発明が解決しようとする課題】
上述した従来のＡＦＣ回路では、ＡＦＣ動作がロック状態にある場合でもアンロック検出用に周波数オフセット推定回路を動作させておく必要があり不要な電力を消費しているという問題点があった。
【００２５】
本発明の目的は、ＡＦＣがロック状態がある場合には周波数オフセット推定回路の動作を停止して消費電力を削減することができるＡＦＣ回路を提供することである。
【００２６】
【課題を解決するための手段】
上記目的を達成するために、本発明のＡＦＣ回路は、受信機における基準クロック信号の周波数を送信機の基準クロック信号の周波数に合わせるためのＡＦＣ回路であって、
前記送信機からの受信信号を、ローカル信号を用いて直交復調することによりアナログベースバンド信号に変換している直交復調器と、
前記直交復調器により生成されたアナログベースバンド信号をＡ／Ｄ変換することによりデジタルベースバンド信号を生成しているＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成している遅延プロファイル／サーチ回路と、
前記基準クロック信号を基にして理想フレームタイミングを生成し、該理想フレームタイミングに前記フレームタイミング時間補正量を加算してフレームタイミング信号として出力するとともに、前記フレームタイミング時間補正量に基づいて、前記受信機における基準クロック信号と周波数と前記送信機の基準クロック信号の周波数との差である周波数誤差を算出し、該周波数誤差が予め定められた第１の値以上となるとＡＦＣ動作はアンロック状態となったと判定してアンロック信号を出力するタイミング生成回路と、
前記フレームタイミング信号に基づいて前記Ａ／Ｄ変換器からのデジタルベースバンド信号に含まれている周波数誤差の算出を行ない、該周波数誤差が予め定められた第２の値以下になるとＡＦＣ動作はロック状態となったと判定してロック信号を出力するとともに、制御信号により制御されてオフまたはオンに設定される周波数オフセット回路と、
前記ロック信号を入力すると、前記制御信号を用いて前記周波数オフセット推定回路がオフとなるように制御し、前記アンロック信号を入力すると、前記制御信号を用いて前記周波数オフセット推定回路がオンとなるように制御するＣＰＵと、
コントロール電圧を生成し出力していて、前記周波数オフセット推定回路により算出された周波数誤差の値を現在出力しているコントロール電圧の値に加算して新たなコントロール電圧値として出力するアキュームレータと、
前記コントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している基準クロック生成回路と、
前記基準クロック信号に基づいて、前記ローカル信号を生成して出力しているＰＬＬとから構成されている。
【００２７】
本発明によるＡＦＣ回路では、周波数オフセット推定回路は、測定した位相誤差がほぼ０となったことによりＡＦＣ動作がロック状態となったことを検出すると、ＣＰＵは制御信号により周波数オフセット推定回路の動作を停止させる。そして、タイミング生成回路は、遅延プロファイル／サーチ回路からのフレームタイミング時間補正量に基づいて周波数誤差を算出してある一定値以上になったらアンロック信号を出力すると、ＣＰＵは制御信号により周波数オフセット推定回路の動作を開始させＡＦＣを行うようにしたものである。
【００２８】
したがって、ＡＦＣ動作がアンロック状態となったことを検出するためおよびＡＦＣ動作を行うためにに周波数オフセット推定回路を常に動作状態とする必要がなく、ＡＦＣロック状態の間動作停止とすることができるので消費電力を低減することが可能となる。
【００２９】
また、本発明のＡＦＣ回路は、受信機における基準クロック信号の周波数を送信機の基準クロック信号の周波数に合わせるためのＡＦＣ回路であって、
前記送信機からの受信信号を、ローカル信号を用いて直交復調することによりアナログベースバンド信号に変換している直交復調器と、
前記直交復調器により生成されたアナログベースバンド信号をＡ／Ｄ変換することによりデジタルベースバンド信号を生成しているＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成している遅延プロファイル／サーチ回路と、
前記基準クロック信号を基にして理想フレームタイミングを生成し、該理想フレームタイミングに前記フレームタイミング時間補正量を加算してフレームタイミング信号として出力するとともに、前記フレームタイミング時間補正量に基づいて、前記受信機における基準クロック信号と周波数と前記送信機の基準クロック信号の周波数との差である周波数誤差を算出し、該周波数誤差が予め定められた一定値以上となるとＡＦＣ動作はアンロック状態となったと判定し、該周波数誤差が予め定められた一定値より小さくなるとＡＦＣ動作はロック状態となったと判定し、該判定結果をロック／アンロック信号として出力するタイミング生成回路と、
前記フレームタイミング補正量に基づく周波数誤差がテーブル化されて記憶されていて、前記遅延プロファイル／サーチ回路により算出されたフレームタイミング時間補正量を入力することにより、入力したフレームタイミング時間補正量に応じた周波数誤差を算出している論理テーブル記憶部と、
コントロール電圧を生成し出力していて、前記論理テーブル記憶部により算出された周波数誤差の値を現在出力しているコントロール電圧の値に加算して新たなコントロール電圧値として出力するアキュームレータと、
前記コントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している基準クロック生成回路と、
前記基準クロック信号に基づいて、前記ローカル信号を生成して出力しているＰＬＬとから構成される。
【００３０】
本発明は、前記フレームタイミング補正量に基づく周波数誤差がテーブル化されて記憶されている論理テーブル記憶部を設けることにより周波数オフセット推定回路を不要とすることができるので、ＡＦＣ動作停止時のみでなくＡＦＣ動作時における消費電力をも削減することができる。
【００３１】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して詳細に説明する。
【００３２】
（第１の実施形態）
図１は本発明の第１の実施形態のＡＦＣ回路の構成を示すブロック図である。図５中と同一の符号が付された構成要素は同一の構成要素を示す。
【００３３】
本実施形態のＡＦＣ回路は、図３に示した従来のＡＦＣ回路に対して、周波数オフセット推定回路５１、ＣＰＵ５３、タイミング生成回路５４を、それぞれ周波数オフセット推定回路１１、ＣＰＵ１３、タイミング生成回路１４に置き換えたものである。
【００３４】
周波数オフセット回路１１は、図３に示した従来のＡＦＣ回路における周波数オフセット推定回路５１と同様に、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６からのデジタルベースバンド信号に含まれている周波数誤差の算出を行っている。また、周波数オフセット推定回路１１は、算出した周波数誤差がある一定値以下になるとＡＦＣ動作はロック状態となったと判定し、ロック信号１０２をＣＰＵ１３に対して出力している。さらに、周波数オフセット推定回路１１は、ＣＰＵ１３からの制御信号１０４により制御されてオフまたはオンに設定される。周波数オフセット推定回路１１は、制御信号１０４によりオフに設定されるとその動作を停止する。
【００３５】
タイミング生成回路１４は、図３に示したタイミング生成回路５４の機能に加えて、遅延プロファイル／サーチ回路１２において算出されたフレームタイミング時間補正量に基づいて周波数誤差を算出し、その周波数誤差がある一定値以上となるとＡＦＣ動作はアンロック状態となったと判定してアンロック信号１０３を出力する。タイミング生成回路１４における周波数誤差の算出方法について下記に詳しく説明する。
【００３６】
ＡＦＣ動作がロック状態となった後も遅延プロファイル／サーチ回路１２は、サンプリングクロック単位でフレームタイミング信号１０１を補正する為にフレームタイミング信号との差分であるフレームタイミング時間補正量（△ｔ１）を算出し続けている。タイミング生成回路１４では、そのフレームタイミング時間補正量△ｔ１に基づいて周波数誤差（ｐｐｍ換算）が計算される。例えば、フレーム周期１０ｍｓにて差分時間が１０ｎｓの場合、周波数誤差１０ｎｓ／１０ｍｓ＝１ｐｐｍということが分かる。この周波数誤差がある一定値以上になった場合にタイミング生成回路１４よりＣＰＵ１３に対してアンロック信号１０３が出力される。
【００３７】
ＣＰＵ１３は、周波数オフセット推定回路１１からのロック信号１０２を入力すると、制御信号１０４を用いて周波数オフセット推定回路１２がオフとなるように制御し、タイミング生成回路１４からアンロック信号１０３を入力すると、制御信号１０４を用いて周波数オフセット推定回路１２がオンとなるように制御する。
【００３８】
次に、本実施形態のＡＦＣ回路の動作について図１を参照して詳細に説明する。
【００３９】
アンテナ１を介して受信信号が受信されてからＡ／Ｄ変換器６によりデジタルベースバンド信号が生成されるまでの動作は、図３に示した従来のＡＦＣ回路と同様なためその説明は省略する。
【００４０】
Ａ／Ｄ変換器６により生成されたデジタルベースバンド信号は、復調回路１０、周波数オフセット推定回路１１、遅延プロファイル／サーチ回路１２に入力される。遅延プロファイル／サーチ回路１２では、プロファイルデータおよびフレームタイミング時間補正量（△ｔ１）が生成され、タイミング生成回路１４では、遅延プロファイル／サーチ回路１２により生成されたフレームタイミング時間補正量（△ｔ１）を用いてフレームタイミング信号１０１が生成される。このフレームタイミング信号１０１は、周波数オフセット推定回路１１および復調回路１０に入力される。
【００４１】
また、周波数オフセット推定回路１１では、フレームタイミング信号１０１に基づいてＡ／Ｄ変換器６からのデジタルベースバンド信号に含まれている周波数誤差の算出が行われる。そして、この周波数誤差はアキュムレータ９に出力されることによりアキュムレータ９から出力されるコントロール電圧が修正され、ＴＣＸＯ８により生成される基準クロック信号の周波数が修正される。このことにより、受信側の基準クロック信号の周波数は、送信側の基準クロック信号の周波数とほぼ等しくなり、周波数誤差はほぼ０となる。
【００４２】
このようにしてＡＦＣ動作が行われて周波数誤差がほぼ０となると、周波数オフセット推定回路１１は、ＡＦＣ動作はロック状態となったと判定してロック信号１０２をＣＰＵ１３に出力する。ＣＰＵ１３は、ロックＣＰＵ１０２を入力したことによりＡＦＣ動作がロック状態となったことを知り、制御信号１０４を用いて周波数オフセット推定回路１１をオフ状態に設定する。
【００４３】
ＡＦＣ動作がロック状態の間も、遅延プロファイル／サーチ回路１２はフレームタイミング補正量を算出し続けている。そして、タイミング生成回路１４は、遅延プロファイル／サーチ回路１２において算出されたフレームタイミング時間補正量に基づいて周波数誤差を算出し続け、その周波数誤差がある一定値以上となるとＡＦＣ動作はアンロック状態となったと判定してアンロック信号１０３を出力する。但し、受信信号はフェージング等の影響を受けている為、タイミング生成回路１４は、上記周波数誤差を数フレーム間平均化等する事により誤動作等を防止するようにしてもよい。
【００４４】
ＣＰＵ１３はアンロック信号１０３を入力すると、制御信号１０４を用いて周波数オフセット推定回路１１をオンに設定する。このことにより周波数引き込み動作が開始される。以後ロック／アンロックの状態が上記動作にて繰り返される。
【００４５】
上記で説明した本実施形態のＡＦＣ回路では、ＡＦＣ動作がロック状態となっている間は、周波数オフセット推定回路１１は動作を停止するので、従来のＡＦＣ回路と比較して消費電力を低減することが可能となる。
【００４６】
本実施形態では、ＡＦＣ動作のアンロック判定はタイミング生成回路１４で行われているが、遅延プロファイル／サーチ回１２においてＡＦＣ動作のアンロック判定を行うようにし、アンロック信号１０３が遅延プロファイル／サーチ回路１２から直接出力されるようにしてもよい。
（第２の実施形態）
次に、本発明の第２の実施形態のＡＦＣ回路について図２を参照して説明する。
【００４７】
本実施形態のＡＦＣ回路は、図１に示した第１の実施形態のＡＦＣ回路において、周波数オフセット推定回路１１を削除し、ＲＯＭ１５を新たに設け、タイミング生成回路１４、ＣＰＵ１３をタイミング生成回路２４、ＣＰＵ２３に置き換えたものである。
【００４８】
タイミング生成回路２４は、図３に示したタイミング生成回路５４の機能に加えて、遅延プロファイル／サーチ回路１２において算出されたフレームタイミング時間補正量に基づいて周波数誤差を算出し、その周波数誤差がある一定値以上となるとＡＦＣ動作はアンロック状態となったと判定し、その周波数誤差がある一定値より小さい場合にはＡＦＣ動作はロック状態となったと判定し、その判定結果をロック／アンロック信号１０５としてＣＰＵ２３に通知する。
【００４９】
ＲＯＭ１５は、論理テーブル記憶部であり、遅延プロファイル／サーチ回路１２より算出されるフレームタイミング補正量△ｔ１に基づく周波数誤差がテーブル化されて記憶されていて、遅延プロファイル／サーチ回路１２の出力であるフレームタイミング時間補正量（△ｔ１）を入力することにより、そのフレームタイミング時間補正量に応じた周波数誤差をアキュームレータ９に出力する。このことにより、周波数オフセット推定回路１１からの周波数誤差情報を用いずに、ＡＦＣ動作が行われる。
【００５０】
ＣＰＵ２３は、ロック／アンロック信号１０５によりＡＦＣ動作が現在どのような状態となっているのかを知ることができる。
【００５１】
但し、本実施形態のＡＦＣ回路におけるＡＦＣの精度はＡ／Ｄ変換器６によって行われるＡ／Ｄ変換のサンプリング周波数に起因するので、あまり高い精度を必要としないＡＦＣ回路にのみ適用することができるものである。
【００５２】
本実施形態のＡＦＣ回路は、周波数オフセット推定回路１１を不要とするため、ＡＦＣ動作時にも消費電力を削減できるという新たな効果を有する。
【００５３】
本実施形態では、ＡＦＣ動作のロック／アンロック判定はタイミング生成回路２４で行われているが、遅延プロファイル／サーチ回１２においてＡＦＣ動作のロック／アンロック判定を行うようにし、ロック／アンロックＣＰＵ１０５が遅延プロファイル／サーチ回路１２から直接出力されるようにしてもよい。
【００５４】
【発明の効果】
以上説明したように、本発明は、アンロックを遅延プロファイル／サーチ回路にてフレームタイミング補正量に基づいて検出するようにしたので、ＡＦＣがロックした後再度ＡＦＣアンロック状態となるまでの間は周波数オフセット推定回路を動作させる必要がないので、ＡＦＣロック状態において消費電力を削減することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＡＦＣ回路の構成を示すブロック図である。
【図２】本発明の第２の実施形態のＡＦＣ回路の構成を示すブロック図である。
【図３】従来のＡＦＣ回路の構成を示すブロック図である。
【図４】遅延プロファイル／サーチ回路１２において算出される、プロファイルデータ、及びフレームタイミング時間補正量（△ｔ１）の一例を示す図である。
【図５】周波数オフセット推定回路５１における周波数誤差の算出方法を説明するための図である。
【符号の説明】
１ アンテナ
２ ローノイズアンプ（ＬＮＡ）
３ ダウンコンバータ
４ ＡＧＣアンプ
５ 直交復調器（ＤＥＭ）
６ Ａ／Ｄ変換器
７ ＰＬＬ
８ 基準クロック生成回路（ＴＣＸＯ）
９ アキュームレータ
１０ 復調回路
１１ 周波数オフセット推定回路
１２ 遅延プロファイル／サーチ回路
１３ ＣＰＵ
１４ タイミング生成回路
１５ ＲＯＭ
１６１、１６２ ローカル信号
２０ 復調シンボル点
２３ ＣＰＵ
２４ タイミング生成回路
３１〜３３ 理想シンボル点
５１ 周波数オフセット推定回路
５３ ＣＰＵ
５４ タイミング生成回路
１０１ フレームタイミング信号
１０２ ロック信号
１０３ アンロック信号
１０４ 制御信号
１０５、１０６ ロック／アンロック信号
Claims (5)
- 受信機における基準クロック信号の周波数を送信機の基準クロック信号の周波数に合わせるためのＡＦＣ回路であって、
前記送信機からの受信信号を、ローカル信号を用いて直交復調することによりアナログベースバンド信号に変換している直交復調器と、
前記直交復調器により生成されたアナログベースバンド信号をＡ／Ｄ変換することによりデジタルベースバンド信号を生成しているＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成している遅延プロファイル／サーチ回路と、
前記基準クロック信号を基にして理想フレームタイミングを生成し、該理想フレームタイミングに前記フレームタイミング時間補正量を加算してフレームタイミング信号として出力するとともに、前記フレームタイミング時間補正量に基づいて、前記受信機における基準クロック信号と周波数と前記送信機の基準クロック信号の周波数との差である周波数誤差を算出し、該周波数誤差が予め定められた第１の値以上となるとＡＦＣ動作はアンロック状態となったと判定してアンロック信号を出力するタイミング生成回路と、
前記フレームタイミング信号に基づいて前記Ａ／Ｄ変換器からのデジタルベースバンド信号に含まれている周波数誤差の算出を行ない、該周波数誤差が予め定められた第２の値以下になるとＡＦＣ動作はロック状態となったと判定してロック信号を出力するとともに、制御信号により制御されてオフまたはオンに設定される周波数オフセット回路と、
前記ロック信号を入力すると、前記制御信号を用いて前記周波数オフセット推定回路がオフとなるように制御し、前記アンロック信号を入力すると、前記制御信号を用いて前記周波数オフセット推定回路がオンとなるように制御するＣＰＵと、
コントロール電圧を生成し出力していて、前記周波数オフセット推定回路により算出された周波数誤差の値を現在出力しているコントロール電圧の値に加算して新たなコントロール電圧値として出力するアキュームレータと、
前記コントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している基準クロック生成回路と、
前記基準クロック信号に基づいて、前記ローカル信号を生成して出力しているＰＬＬとから構成されているＡＦＣ回路。 - 受信機における基準クロック信号の周波数を送信機の基準クロック信号の周波数に合わせるためのＡＦＣ回路であって、
前記送信機からの受信信号を、ローカル信号を用いて直交復調することによりアナログベースバンド信号に変換している直交復調器と、
前記直交復調器により生成されたアナログベースバンド信号をＡ／Ｄ変換することによりデジタルベースバンド信号を生成しているＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成するとともに、前記フレームタイミング時間補正量に基づいて、前記受信機における基準クロック信号と周波数と前記送信機の基準クロック信号の周波数との差である周波数誤差を算出し、該周波数誤差が予め定められた第１の値以上となるとＡＦＣ動作はアンロック状態となったと判定してアンロック信号を出力する遅延プロファイル／サーチ回路と、
前記基準クロック信号を基にして理想フレームタイミングを生成し、該理想フレームタイミングに前記フレームタイミング時間補正量を加算してフレームタイミング信号として出力するタイミング生成回路と、
前記フレームタイミング信号に基づいて前記Ａ／Ｄ変換器からのデジタルベースバンド信号に含まれている周波数誤差の算出を行ない、該周波数誤差が予め定められた第２の値以下になるとＡＦＣ動作はロック状態となったと判定してロック信号を出力するとともに、制御信号により制御されてオフまたはオンに設定される周波数オフセット回路と、
前記ロック信号を入力すると、前記制御信号を用いて前記周波数オフセット推定回路がオフとなるように制御し、前記アンロック信号を入力すると、前記制御信号を用いて前記周波数オフセット推定回路がオンとなるように制御するＣＰＵと、
コントロール電圧を生成し出力していて、前記周波数オフセット推定回路により算出された周波数誤差の値を現在出力しているコントロール電圧の値に加算して新たなコントロール電圧値として出力するアキュームレータと、
前記コントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している基準クロック生成回路と、
前記基準クロック信号に基づいて、前記ローカル信号を生成して出力しているＰＬＬとから構成されているＡＦＣ回路。 - 前記周波数オフセット推定回路は、パイロットシンボルを用いてデジタルベースバンド信号に含まれている周波数誤差の算出を行う請求項１または２記載のＡＦＣ回路。
- 受信機における基準クロック信号の周波数を送信機の基準クロック信号の周波数に合わせるためのＡＦＣ回路であって、
前記送信機からの受信信号を、ローカル信号を用いて直交復調することによりアナログベースバンド信号に変換している直交復調器と、
前記直交復調器により生成されたアナログベースバンド信号をＡ／Ｄ変換することによりデジタルベースバンド信号を生成しているＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成している遅延プロファイル／サーチ回路と、
前記基準クロック信号を基にして理想フレームタイミングを生成し、該理想フレームタイミングに前記フレームタイミング時間補正量を加算してフレームタイミング信号として出力するとともに、前記フレームタイミング時間補正量に基づいて、前記受信機における基準クロック信号と周波数と前記送信機の基準クロック信号の周波数との差である周波数誤差を算出し、該周波数誤差が予め定められた一定値以上となるとＡＦＣ動作はアンロック状態となったと判定し、該周波数誤差が予め定められた一定値より小さくなるとＡＦＣ動作はロック状態となったと判定し、該判定結果をロック／アンロック信号として出力するタイミング生成回路と、
前記フレームタイミング補正量に基づく周波数誤差がテーブル化されて記憶されていて、前記遅延プロファイル／サーチ回路により算出されたフレームタイミング時間補正量を入力することにより、入力したフレームタイミング時間補正量に応じた周波数誤差を算出している論理テーブル記憶部と、
コントロール電圧を生成し出力していて、前記論理テーブル記憶部により算出された周波数誤差の値を現在出力しているコントロール電圧の値に加算して新たなコントロール電圧値として出力するアキュームレータと、
前記コントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している基準クロック生成回路と、
前記基準クロック信号に基づいて、前記ローカル信号を生成して出力しているＰＬＬとから構成されているＡＦＣ回路。 - 受信機における基準クロック信号の周波数を送信機の基準クロック信号の周波数に合わせるためのＡＦＣ回路であって、
前記送信機からの受信信号を、ローカル信号を用いて直交復調することによりアナログベースバンド信号に変換している直交復調器と、
前記直交復調器により生成されたアナログベースバンド信号をＡ／Ｄ変換することによりデジタルベースバンド信号を生成しているＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器により生成されたデジタルベースバンド信号からプロファイルデータおよびフレームタイミング時間補正量を生成するとともに、前記フレームタイミング時間補正量に基づいて、前記受信機における基準クロック信号と周波数と前記送信機の基準クロック信号の周波数との差である周波数誤差を算出し、該周波数誤差が予め定められた一定値以上となるとＡＦＣ動作はアンロック状態となったと判定し、該周波数誤差が予め定められた一定値より小さくなるとＡＦＣ動作はロック状態となったと判定し、該判定結果をロック／アンロック信号として出力する遅延プロファイル／サーチ回路と、
前記基準クロック信号を基にして理想フレームタイミングを生成し、該理想フレームタイミングに前記フレームタイミング時間補正量を加算してフレームタイミング信号として出力するタイミング生成回路と、
前記フレームタイミング補正量に基づく周波数誤差がテーブル化されて記憶されていて、前記遅延プロファイル／サーチ回路により算出されたフレームタイミング時間補正量を入力することにより、入力したフレームタイミング時間補正量に応じた周波数誤差を算出している論理テーブル記憶部と、
コントロール電圧を生成し出力していて、前記論理テーブル記憶部により算出された周波数誤差の値を現在出力しているコントロール電圧の値に加算して新たなコントロール電圧値として出力するアキュームレータと、
前記コントロール電圧により発信周波数が制御される基準クロック信号を生成して出力している基準クロック生成回路と、
前記基準クロック信号に基づいて、前記ローカル信号を生成して出力しているＰＬＬとから構成されているＡＦＣ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18061899A JP3551235B2 (ja) | 1999-06-25 | 1999-06-25 | Ａｆｃ回路 |
| AU42644/00A AU767953B2 (en) | 1999-06-25 | 2000-06-23 | Automatic frequency control circuit |
| US09/602,553 US6571088B1 (en) | 1999-06-25 | 2000-06-23 | Automatic frequency control circuit |
| CN00124239A CN1118979C (zh) | 1999-06-25 | 2000-06-24 | 自动频率控制电路 |
| GB0015602A GB2354650B (en) | 1999-06-25 | 2000-06-26 | Automatic frequency control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18061899A JP3551235B2 (ja) | 1999-06-25 | 1999-06-25 | Ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001016285A JP2001016285A (ja) | 2001-01-19 |
| JP3551235B2 true JP3551235B2 (ja) | 2004-08-04 |
Family
ID=16086378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18061899A Expired - Fee Related JP3551235B2 (ja) | 1999-06-25 | 1999-06-25 | Ａｆｃ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6571088B1 (ja) |
| JP (1) | JP3551235B2 (ja) |
| CN (1) | CN1118979C (ja) |
| AU (1) | AU767953B2 (ja) |
| GB (1) | GB2354650B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002067456A1 (fr) * | 2001-02-19 | 2002-08-29 | Fujitsu Limited | Regulateur automatique de frequence |
| KR100479329B1 (ko) * | 2001-12-24 | 2005-03-30 | 한국전자통신연구원 | 동작주파수 및 구동전압 변동을 이용한 ｍｐｅｇ 디코딩 방법 |
| EP1383239A1 (fr) * | 2002-07-17 | 2004-01-21 | STMicroelectronics N.V. | Procédé et dispositif de contrôle automatique de la fréquence dans un récepteur du type DS-CDMA |
| US7954127B2 (en) | 2002-09-25 | 2011-05-31 | The Directv Group, Inc. | Direct broadcast signal distribution methods |
| CN1519679B (zh) * | 2003-01-21 | 2010-04-28 | 英业达股份有限公司 | 调整中央处理器工作频率的装置及其方法 |
| DE10314149B4 (de) * | 2003-03-28 | 2005-10-20 | Infineon Technologies Ag | Frequenzkorrektur in einem Mobilfunkempfänger mittels einer analogen und einer digitalen Regelschleife |
| KR100556862B1 (ko) | 2003-06-24 | 2006-03-10 | 엘지전자 주식회사 | 이동 통신단말기의 주파수 자동 조절 장치 |
| KR100548390B1 (ko) * | 2003-08-14 | 2006-02-02 | 엘지전자 주식회사 | 휴대단말기의 자동주파수 제어장치 및 방법 |
| JP3816079B2 (ja) * | 2004-01-30 | 2006-08-30 | 株式会社半導体理工学研究センター | Ｕｗｂ受信回路 |
| US7945932B2 (en) | 2005-04-01 | 2011-05-17 | The Directv Group, Inc. | Narrow bandwidth signal delivery system |
| US7900230B2 (en) | 2005-04-01 | 2011-03-01 | The Directv Group, Inc. | Intelligent two-way switching network |
| US8621525B2 (en) | 2005-04-01 | 2013-12-31 | The Directv Group, Inc. | Signal injection via power supply |
| US8549565B2 (en) | 2005-04-01 | 2013-10-01 | The Directv Group, Inc. | Power balancing signal combiner |
| US7950038B2 (en) | 2005-04-01 | 2011-05-24 | The Directv Group, Inc. | Transponder tuning and mapping |
| US7958531B2 (en) | 2005-04-01 | 2011-06-07 | The Directv Group, Inc. | Automatic level control for incoming signals of different signal strengths |
| US8024759B2 (en) | 2005-04-01 | 2011-09-20 | The Directv Group, Inc. | Backwards-compatible frequency translation module for satellite video delivery |
| US7987486B2 (en) | 2005-04-01 | 2011-07-26 | The Directv Group, Inc. | System architecture for control and signal distribution on coaxial cable |
| CN1317830C (zh) * | 2005-04-15 | 2007-05-23 | 展讯通信（上海）有限公司 | 自动频偏校正方法及使用该方法的装置和接收机 |
| US7937732B2 (en) | 2005-09-02 | 2011-05-03 | The Directv Group, Inc. | Network fraud prevention via registration and verification |
| US8789115B2 (en) | 2005-09-02 | 2014-07-22 | The Directv Group, Inc. | Frequency translation module discovery and configuration |
| US7991348B2 (en) | 2005-10-12 | 2011-08-02 | The Directv Group, Inc. | Triple band combining approach to satellite signal distribution |
| US8019275B2 (en) | 2005-10-12 | 2011-09-13 | The Directv Group, Inc. | Band upconverter approach to KA/KU signal distribution |
| CN101110802B (zh) * | 2006-07-18 | 2011-10-19 | 展讯通信（上海）有限公司 | 无中心通信系统终端频率累积误差修正方法 |
| JP4644822B2 (ja) * | 2007-01-17 | 2011-03-09 | 日本電信電話株式会社 | 自動周波数制御回路 |
| CN101473545A (zh) * | 2007-02-16 | 2009-07-01 | 松下电器产业株式会社 | 多频道无线信号处理集成电路 |
| US8712318B2 (en) | 2007-05-29 | 2014-04-29 | The Directv Group, Inc. | Integrated multi-sat LNB and frequency translation module |
| US8238813B1 (en) | 2007-08-20 | 2012-08-07 | The Directv Group, Inc. | Computationally efficient design for broadcast satellite single wire and/or direct demod interface |
| JP4619415B2 (ja) * | 2008-01-09 | 2011-01-26 | 株式会社リコー | 発振周波数制御回路、その発振周波数制御回路を有するｄｃ−ｄｃコンバータ及び半導体装置 |
| US7991378B2 (en) * | 2008-04-14 | 2011-08-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Time-error and frequency-error correction in a multi-carrier wireless communications system |
| CN101615917B (zh) * | 2008-06-23 | 2013-03-20 | 晨星软件研发(深圳)有限公司 | 频率调整装置及其调整方法 |
| BRPI1006912A2 (pt) | 2009-01-06 | 2016-02-16 | Directv Group Inc | estimação de deriva de frequência para unidade externa de baixo custo |
| CN101925170B (zh) * | 2009-06-16 | 2012-12-05 | 电信科学技术研究院 | 一种频率控制装置及其进行自动频率控制的方法 |
| US8923778B2 (en) * | 2012-08-20 | 2014-12-30 | Google Technology Holdings LLC | Method for automatic frequency correction in a multi-carrier communications device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3686574A (en) * | 1970-08-19 | 1972-08-22 | Hallicrafters Co | Self-correcting afc system |
| US5517678A (en) * | 1988-11-02 | 1996-05-14 | Deutsche Thomson-Brandt Gmbh | Satellite radio receiver |
| US5163159A (en) | 1990-07-30 | 1992-11-10 | Motorola, Inc. | Dual mode automatic frequency control |
| DE69217140T2 (de) * | 1991-08-07 | 1997-07-03 | Toshiba Ave Kk | QPSK-Demodulator mit automatischer Frequenznachregelung |
| CA2098660C (en) * | 1992-06-23 | 1999-08-03 | Gen Suganuma | Automatic frequency control circuit |
| JPH07212421A (ja) * | 1994-01-19 | 1995-08-11 | Toshiba Corp | Ａｆｃ回路 |
| JPH09162936A (ja) | 1995-12-11 | 1997-06-20 | Nec Corp | 周波数オフセット補正機能付き通信装置 |
| JP3033684B2 (ja) * | 1996-06-25 | 2000-04-17 | 埼玉日本電気株式会社 | 自動周波数制御回路 |
| JP3179344B2 (ja) | 1996-06-28 | 2001-06-25 | 静岡日本電気株式会社 | 無線通信端末における自動周波数補正方法及び通信制御方法 |
| JP2865086B2 (ja) * | 1996-11-28 | 1999-03-08 | 日本電気株式会社 | 移動通信端末 |
| JP3466422B2 (ja) * | 1997-05-28 | 2003-11-10 | 株式会社ケンウッド | 受信装置 |
| JP3688113B2 (ja) * | 1998-04-23 | 2005-08-24 | 三菱電機株式会社 | デジタル音声放送受信機 |
| US6463266B1 (en) * | 1999-08-10 | 2002-10-08 | Broadcom Corporation | Radio frequency control for communications systems |
-
1999
- 1999-06-25 JP JP18061899A patent/JP3551235B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-23 AU AU42644/00A patent/AU767953B2/en not_active Ceased
- 2000-06-23 US US09/602,553 patent/US6571088B1/en not_active Expired - Lifetime
- 2000-06-24 CN CN00124239A patent/CN1118979C/zh not_active Expired - Fee Related
- 2000-06-26 GB GB0015602A patent/GB2354650B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1279547A (zh) | 2001-01-10 |
| GB2354650A (en) | 2001-03-28 |
| US6571088B1 (en) | 2003-05-27 |
| GB2354650B (en) | 2003-07-30 |
| GB0015602D0 (en) | 2000-08-16 |
| AU767953B2 (en) | 2003-11-27 |
| AU4264400A (en) | 2001-01-11 |
| CN1118979C (zh) | 2003-08-20 |
| JP2001016285A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3551235B2 (ja) | Ａｆｃ回路 | |
| JP3242287B2 (ja) | 無線通信システムおよび通信装置 | |
| US7542527B2 (en) | Frequency offset correction circuit device | |
| KR20040078162A (ko) | 무선 통신 시스템을 위한 주파수-타이밍 제어 루프 | |
| RU2216113C2 (ru) | Приемник сигнала для цифрового звукового вещания | |
| EP0991189B1 (en) | Method of performing automatic frequency control in a mobile station during communication mode | |
| US6731911B1 (en) | Method of performing automatic frequency control in mobile station in waiting mode | |
| CN101897163B (zh) | 无线电通信设备和dc偏移调整方法 | |
| JP2004523962A (ja) | 周波数オフセット推定器 | |
| JP2000341354A (ja) | 発振器制御回路及び発振器制御方法 | |
| JP4439714B2 (ja) | 復調装置および復調方法 | |
| JP2023071215A (ja) | 復調回路 | |
| JPH0621914A (ja) | スペクトル拡散受信機 | |
| JP2001168770A (ja) | Ａｆｃ機能の有るｃｄｍａ受信機 | |
| JP2000188589A (ja) | 移動局および移動局におけるａｆｃ制御方法 | |
| JPH05167468A (ja) | 基準信号の周波数校正機能を有する通信装置 | |
| JP2000115268A (ja) | Ｉｆ同期検波装置 | |
| JP2009229367A (ja) | 時刻情報取得装置及び時刻情報取得装置を備えた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |