DE4400819C2 - Demodulatorschaltung und Demodulationsverfahren - Google Patents
Demodulatorschaltung und DemodulationsverfahrenInfo
- Publication number
- DE4400819C2 DE4400819C2 DE4400819A DE4400819A DE4400819C2 DE 4400819 C2 DE4400819 C2 DE 4400819C2 DE 4400819 A DE4400819 A DE 4400819A DE 4400819 A DE4400819 A DE 4400819A DE 4400819 C2 DE4400819 C2 DE 4400819C2
- Authority
- DE
- Germany
- Prior art keywords
- error
- bit
- output
- demodulator
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Die vorliegende Erfindung betrifft eine Funkempfang-
Demodulatorschaltung mit kohärenter Demodulation und das da
bei verwendete Demodulationsverfahren zur Verwendung im Funk
verkehr und insbesondere einen Empfangsträgerwellenschlei
fenfilter einer Phasenregelschleife (PLL) zur Rückgewinnung
einer Trägerwelle auf der Basis einer Bitfehlerhäufigkeit
(BER) eines demodulierten Signals im Demodulator und dessen
Demodulationsverfahren.
Herkömmlich weist ein Phasenregeldemodulator eine
Trägerwellen-PLL (Phasenregelschleife) zum Reproduzieren
einer Empfangsträgerwelle auf, wobei der Phasenregel
demodulator empfangene Signale demoduliert und einen zurück
gewonnenen Takt extrahiert. Wenn ein Empfangszustand
schlechter wird, wird ein Wellenlängenbereich bzw. ein Band
eines Empfangsträgerwellenschleifenfilters in dieser Träger
wellen-PLL geregelt bzw. gesteuert, um das Band schmäler zu
machen, wodurch ein durch Rauschen verursachter Trägerwel
len-Verschiebungswiderstand verbessert wird.
Bei einer solchen Demodulatorschaltung werden als tech
nisches Konzept beispielsweise zum Steuern eines Bandwertes
eines Schleifenfilters des in der Schaltung vorgesehenen
Demodulators verschiedene Verfahren vorgeschlagen. D.h., wie
in der JP-A-62-159505 beschrieben, wird die Empfangssignal
leistung als Steuerungsreferenzwert eines Schleifenfilter
bandes in einer FM-Demodulatorschaltung verwendet. Ferner
wird, wie in der JP-A-61-136308 beschrieben, ein Trä
ger/Rausch- (C/N-) Verhältnis bestimmt und ein Schleifenfil
terband durch diesen Wert C/N gesteuert.
Fig. 3 zeigt eine Ansicht eines Konzepts einer Schlei
fenfilterbandsteuerung durch ein C/N-Verhältnis bei einer
herkömmlichen Demodulatorschaltung. In Fig. 3 durchläuft ein
empfangenes Signal S einen Signalfilter 40, um ein empfange
nes Signal S₁₁ auszugeben, das einem Demodulator 44 und ei
nem C/N-Diskriminator 46 zugeführt wird. Zu messende Rausch
signale durchlaufen einen Rauschsignalfilter 42, der ein
Rauschsignal S₁₂ ausgibt, das dem C/N-Diskriminator 46 Zuge
führt wird. Der C/N-Diskriminator 46 vergleicht das empfan
gene Signal S₁₁ mit dem Rauschsignal S₁₂ um einen C/N-Wert
zu bestimmen, durch den ein Schleifenfilterband gesteuert
wird.
Wie vorstehend beschrieben, werden bei den herkömmli
chen Demodulatoren die Empfangssignalleistung und das Ergeb
nis der C/N-Messung als Referenzwerte für die
Schleifenfilterbandsteuerung verwendet. Wenn die Empfangssi
gnalleistung als Referenzwert verwendet wird, werden Systeme
erforderlich, deren Schaltungsdesign unterschiedliche Norm-
Eingangssignalpegel erfordert. Daher müssen bei jedem System
die Referenzwerte geändert werden. Ebenso muß bei der C/N-
Messung, wie in Fig. 3 dargestellt, die Leistung eines von
einem Empfangssignalband verschiedenen Frequenzbandes gemes
sen werden, um das Rauschsignal zu messen, wodurch ein vom
Filter für die Empfangssignale verschiedener, weiterer Fil
ter erforderlich ist. Wenn eine andere Trägerwelle im Band
vorhanden ist, dessen Rauschsignal gemessen wird, wird ein
größerer Leistungspegel als ein tatsächlicher Rauschsignal
pegel für dessen Trägerwellenmenge festgestellt, so daß bei
der C/N-Messung ein Fehler verursacht wird.
Die US-PS 46 80 765 beschreibt einen autosynchronisierten Schaltkreis
zur Fehlerkorrektur von Blockdecodern, wobei ein Blockcode zur
Fehlerkorrektur synchronisiert wird.
Daher ist es eine Aufgabe der vorliegenden Erfindung,
eine Demodulatorschaltung bereitzustellen, durch die eine
exakte Steuerung eines Schleifenfilterbandes durchgeführt
werden kann, ohne daß ein Empfangssignalleistungsdetektor
oder ein C/N-Detektor verwendet wird.
Ferner wird eine Schaltung für ein Demodulationsverfah
ren bereitgestellt, durch die eine exakte Steuerung eines
Schleifenfilterbandes durchgeführt werden kann, ohne daß ein
Empfangssignalleistungsdetektor oder ein C/N-Detektor ver
wendet wird.
Diese Aufgaben werden durch die Merkmale der Pa
tentansprüche gelöst.
Erfindungsgemäß überwacht der BER- (Bitfehlerhäufig
keits-) Monitor die Bitfehlerhäufigkeit des im Demodulator
erhaltenen demodulierten Signals, wobei das Band des Schlei
fenfilters der Phasenregelschleife zur Rückgewinnung der
Trägerwelle im Demodulator basierend auf die Bitfehlerhäu
figkeit gesteuert wird.
Im BER-Monitor werden die fehlerkorrigierten empfange
nen Daten und die vor der Fehlerkorrektur empfangenen Daten
im Vergleicher miteinander verglichen, wobei ein Fehlerzäh
ler die Ereignisse zählt, bei denen die verglichenen Daten
nicht übereinstimmen. Weil dieser Zählwert einen Bitfehler-
Näherungswert vor der Fehlerkorrektur anzeigt, wird der Bit
fehler-Näherungswert für eine festgelegte Zeitdauer gezählt,
um vor der Fehlerkorrektur der empfangenen Signale eine
genäherte Bitfehlerhäufigkeit zu erhalten. Das Schlei
fenfilterband wird basierend auf die genäherte Bitfehlerhäu
figkeit gesteuert. Dadurch kann die exakte Steuerung des
Schleifenfilterbandes auf der Basis des Empfangsignalzu
stands durchgeführt werden.
Die Aufgaben, Merkmale und Vorteile der vorliegenden
Erfindung werden anhand der nachfolgenden Beschreibung im
Zusammenhang mit den beigefügten Abbildungen verdeutlicht;
es zeigen:
Fig. 1 ein Blockdiagramm eines Konzepts einer erfin
dungsgemäßen Demodulatorschaltung;
Fig. 2 ein Blockdiagramm einer Ausführungsform einer
erfindungsgemäßen Demodulatorschaltung; und
Fig. 3 ein Blockdiagramm eines Konzepts einer herkömm
lichen Demodulatorschaltung.
In den Abbildungen bezeichnen gleiche Bezugszeichen
gleiche bzw. entsprechende Teile, weshalb die wiederholte
Beschreibung der Teile zum Zweck der abkürzenden Beschrei
bung weggelassen wird. Fig. 1 zeigt ein Konzept einer erfin
dungsgemäßen Demodulatorschaltung.
Wie in Fig. 1 dargestellt, gibt in der Demodulator
schaltung ein Demodulator 12 mit einer PLL
(Phasenregelschleife) 10 für die Rückgewinnung einer Träger
welle empfangene Daten So aus, die einem BER-
(Bitfehlerhäufigkeit-) Monitor 14 zum Überwachen einer Bit
fehlerhäufigkeit der empfangenen Daten So zugeführt werden,
um einen festgestellten BER-Wert V auszugeben. Eine Schlei
fenfilterbandsteuereinrichtung 16 steuert das Band eines
Schleifenfilters der PLL 10 zum Rückgewinnen der Trägerwelle
auf der Basis des BER-Werts V und gibt ein Steuersignal Sc
zum Steuern des Bands des Schleifenfilters des Demodulators
12 an die PLL 10 aus.
Fig. 2 zeigt einen Aufbau der in Fig. 1 dargestellten
Demodulatorschaltung. In Fig. 2 wird ein empfangenes Zwi
schenfrequenz- (ZF-) Signal durch eine kohärente Demodula
tion demoduliert, um die empfangenen Daten So und einen
zurückgewonnenen Takt CL auszugeben, wobei ein Schleifen
filterband durch das von der Schleifenfilterband
steuereinrichtung 16 ausgegebene Steuersignal Sc gesteuert
wird.
Im BER-Monitor 14 werden einer Fehlerkorrektureinrich
tung 20 die empfangenen Daten So und der zurückgewonnene
Takt CL zugeführt, die vom Demodulator 12 ausgegeben wurden,
wobei die Fehlerkorrektureinrichtung eine Fehlerkorrektur
der Daten bzw. des Taktes durchführt, um korrigierte Daten
S₁ auszugeben. Einer Verzögerungseinrichtung 22 werden die
empfangenen Daten So und der zurückgewonnene Takt CL zu
geführt, wobei die Verzögerungseinrichtung die empfangenen
Daten So entsprechend einer Verzögerungszeit verzögert, die
der Signallaufzeit bzw. der Korrekturfunktion in der Fehler
korrektureinrichtung 20 entspricht, um verzögerte Empfangs
daten S₂ auszugeben. Einem Vergleicher 24 werden der vom
Demodulator 12 ausgegebene zurückgewonnene Takt CL, das von
der Fehlerkorrektureinrichtung 20 ausgegebene Empfangssignal
S₁ und das verzögerte Empfangssignal S₂ von der
Verzögerungseinrichtung 22 zugeführt, wobei der Vergleicher
einen Vergleich zwischen dem Empfangssignal S₁ und den ver
zögerten Daten S₂ durchführt, um einen Impuls P₁ auszugeben,
wenn diese beiden Signale nicht miteinander übereinstimmen.
Ein Fehlerzähler 26 zählt die Ausgangsimpulse P₁ des Ver
gleichers 24, um einen Zählwert V₁ auszugeben, wobei der
Zählwert des Fehlerzählers durch ein externes Signal ge
löscht wird. Ein Bitzähler 28 zählt die Empfangsdaten-Bit
zahl durch den vom Demodulator 12 ausgegebenen zurückgewon
nenen Takt CL. Wenn der Zählwert einen vorgegebenen Zählwert
erreicht, gibt der Bitzähler 28 einen Impuls P₂ aus, wobei
der Zählwert gelöscht wird, um den Zählvorgang zu wiederho
len. Eine Signalspeicherschaltung 30 speichert den vom
Fehlerzähler 26 ausgegebenen Zählwert V₁ durch den Aus
gangsimpuls P₂ des Bitzählers 28. Die Schlei
fenfilterbandsteuereinrichtung 16 gibt das Steuersignal Sc
auf der Basis des Ausgangswertes V der Signalspeicherschal
tung 30 aus.
Nachstehend wird die Arbeitsweise der vorstehend er
wähnten, in Fig. 2 dargestellten Demodulatorschaltung be
schrieben.
Wenn das empfangene ZF-Signal dem Demodulator 12 zuge
führt wird, führt der Demodulator 12 eine kohärente Demodu
lation des empfangenen ZF-Signals aus und gibt die Empfangs
daten So und den aus den empfangenen Daten So extrahierten
wiedergewonnenen Takt CL an die Fehlerkorrektureinrichtung
20 und die Verzögerungseinrichtung 22 aus. Die
Fehlerkorrektureinrichtung 20, bei der ein Viterbi-Deko
dieralgorithmus verwendet wird, führt eine Fehlerkorrektur
der eingegebenen Empfangsdaten So aus und gibt die korri
gierten Daten S₁ an den Vergleicher 24 aus. Die Verzöge
rungseinrichtung 22 verzögert die eingegebenen Empfangsdaten
So um eine vorgegebene Zeitdauer, die der Korrekturfunktion
in der Fehlerkorrektureinrichtung 20 entspricht, um die ver
zögerten Daten S₂ an den Vergleicher 24 auszugeben. D.h., um
im Vergleicher 24 einen Vergleich zwischen den korrigierten
Daten S₁ und den verzögerten Daten S₂ durchzuführen, muß der
Bittakt der empfangenen Daten So angepaßt werden. Durch die
sen Vergleich gibt der Vergleicher 24 den Impuls P₁ an den
Fehlerzähler 26 aus. Der Fehlerzähler 26 zählt die vom Ver
gleicher 24 ausgegebenen Impulse P₁ auf. Im Fehlerzähler 26
wird der Zählwert durch das externe Eingangssignal gelöscht,
wobei der Ausgangsimpuls P₂ des Bitzählers 28 als das ex
terne Eingangssignal zum Löschen dieses Zählwertes verwendet
wird.
Der Vergleicher 24 gibt den RZ-Impuls (Impuls zur Rück
kehr nach Null) aus, wenn der Wert vor der Fehlerkorrektur
vom Wert nach der Fehlerkorrektur verschieden ist, wodurch
durch das Zählen dieser Impulse der Fehlerzähler 26 einen
Fehlernäherungswert zählen kann. Der Grund dafür, daß in die
sem Fall keine Fehlerzahl sondern der Fehlernäherungswert
verwendet wird, liegt darin, daß, weil die mit den empfange
nen Daten vor einer Vorwärts-Fehlerkorrektur (FEC: Fehler
korrektur an einer Empfängerseite) zu vergleichenden Daten
keine Übertragungsdaten sondern die Empfangsdaten nach der
Fehlerkorrektur sind, für einen in den Daten nach der Vor
wärts-Fehlerkorrektur (FEC) enthaltenen Bitfehler ein von
einer wesentlichen Fehlerzahl verschiedener Wert erhalten
wird. Die Höhe der BER vor der Fehlerkorrektur ist jedoch
von derjenigen nach der Fehlerkorrektur verschiedenen, wobei
die Fehlerzahl vor der Fehlerkorrektur größer ist als dieje
nige nach der Fehlerkorrektur. Durch den Vergleich zwischen
den Bits vor bzw. nach der Fehlerkorrektur kann daher nahezu
die gleiche Anzahl von Bitfehlern vor der Fehlerkorrektur
erhalten werden.
Der Bitzähler 28 zählt die Anzahl der vom Demodulator
12 ausgegebenen zurückgewonnenen Takte CL auf, d. h., die
Bitanzahl der empfangenen Daten. Wenn der Zählwert des
Bitzählers 28 die vorgegebene Anzahl erreicht, gibt der Bit
zähler 28 den Impuls P₂ aus und löscht den Zählwert selbst,
um den Zählvorgang wieder zu starten. Diese Funktionsweise
wird im Bitzähler 28 wiederholt. Die Signalspeicherschaltung
30 speichert den vom Fehlerzähler 26 ausgegebenen Zählwert
V₁ unter Verwendung des vom Bitzähler 28 ausgegebenen Impul
ses P₂. Dieser Wert der Signalspeicherschaltung 30 zeigt den
Empfangsdatenbitfehlersummennäherungswert vor der Fehlerkor
rektur an, während der Bitzähler 28 die Bitzählung ausführt,
wobei durch Dividieren dieses Fehlersummennäherungswerts
durch die durch den Bitzähler 28 gezählte Bitanzahl eine
genäherte Bitfehlerhäufigkeit berechnet wird. Die Bitanzahl
des Bitzählers 28 ist vorgegeben, wodurch die
Schleifenfilterbandsteuereinrichtung 16 die genäherte Bit
fehlerhäufigkeit so lange berechnen kann, wie die
Schleifenfilterbandsteuereinrichtung 16 den Ausgangswert der
Signalspeicherschaltung 30 erhalten kann. Basierend auf die
ser berechneten genäherten Bitfehlerhäufigkeit gibt die
Schleifenfilterbandsteuereinrichtung 16 das Steuersignal Sc
zum Steuern des Schleifenfilterbandes des Demodulators 12
aus. Dadurch wird das Schleifenfilterband des Demodulators
12 gesteuert.
Nachstehend werden einige Ausführungsformen der Berech
nung der Bitfehlerhäufigkeit (BER) beschrieben. Dabei wird
vorausgesetzt, daß die gezählte Bitanzahl im Bitzähler 28
100000 beträgt.
(A) Wenn der Ausgangswert V der Signalspeicherschaltung
30 "3" beträgt, wird die Bitfehlerhäufigkeit (BER) wie folgt
berechnet:
BER = 3/100000 = 3×10-5.
Bei diesem Wert ist der Fehler klein, wodurch ein abge
schätzter Verhältniswert Eb/No (Fehlerbit/Rauschen) der emp
fangenen Daten groß wird. Dadurch wird die Trägerverschie
bungshäufigkeit sehr gering. Selbst wenn daher das Schlei
fenfilterband verbreitert wird, wird keine Trägerverschie
bung verursacht, weshalb das Schleifenfilterband verbreitert
werden kann, um einem Güteabfall eines Oszillators durch das
Phasenrauschsignal oder ähnlichem entgegenzuwirken.
(B) Wenn der Ausgangswert V der Signalspeicherschaltung
30 "3000" beträgt, wird die Bitfehlerhäufigkeit (BER) wie
folgt bestimmt:
BER = 3000/100000 =3×10-2.
Bei diesem Wert ist der Fehler hoch, wodurch der abge
schätzte Verhältniswert Eb/No der empfangenen Daten gering
wird. Daher wird das Schleifenfilterband schmäler gemacht,
so daß die Trägerwellen-Phasenregelschleife außer Tritt fal
len kann.
Wie vorstehend beschrieben, wird die Bitfehlerhäufig
keit erfindungsgemäß als Referenzwert einer Schleifenfilter
bandsteuerung des Demodulators 12 und die genäherte Bitfeh
lerhäufigkeit des empfangenen Signals selbst (der Vergleich
zwischen den Bits vor bzw. nach der Vorwärts-
Fehlerkorrektur) als Bitfehlerhäufigkeit (BER) verwendet.
Daher kann die Schleifenfilterbandsteuerung des Demodulators
12 entsprechend dem Leitungszustand des empfangenen Signals
ohne Verwendung eines Empfangssignalleistungsdetektors, ei
nes C/N-Detektors oder ähnlicher Einrichtungen, die bei ei
nem herkömmlichen System erforderlich sind, durchgeführt
werden.
Claims (4)
1. Demodulatorschaltung mit:
einem Demodulator mit einer Phasenregelschleife zum Rückgewinnen einer Empfangs-Trägerwelle oder zum phasengeregelten Rückgewinnen eines Eingangsempfangs signals, um eine Demodulation auszuführen, um ein Demo dulationsergebnis auszugeben, wobei im Demodulator ein Band eines Schleifenfilters der Phasenregelschleife durch ein Steuersignal gesteuert wird;
einem Bitfehlerhäufigkeitsmonitor zum Feststellen einer Bitfehlerhäufigkeit des Demodulationsergebnisses des Demodulators; und
einer Schleifenfilterbandsteuereinrichtung zum Ausgeben des Steuersignals zum Steuern des Bands der Phasenregelschleife auf der Basis der durch den Bitfeh lerhäufigkeitsmonitor festgestellten Bitfehlerhäufig keit.
einem Demodulator mit einer Phasenregelschleife zum Rückgewinnen einer Empfangs-Trägerwelle oder zum phasengeregelten Rückgewinnen eines Eingangsempfangs signals, um eine Demodulation auszuführen, um ein Demo dulationsergebnis auszugeben, wobei im Demodulator ein Band eines Schleifenfilters der Phasenregelschleife durch ein Steuersignal gesteuert wird;
einem Bitfehlerhäufigkeitsmonitor zum Feststellen einer Bitfehlerhäufigkeit des Demodulationsergebnisses des Demodulators; und
einer Schleifenfilterbandsteuereinrichtung zum Ausgeben des Steuersignals zum Steuern des Bands der Phasenregelschleife auf der Basis der durch den Bitfeh lerhäufigkeitsmonitor festgestellten Bitfehlerhäufig keit.
2. Demodulatorschaltung nach Anspruch 1, wobei der Demodu
lator als Demodulationsergebnis empfangene Daten und
einen zurückgewonnenen Takt ausgibt; und
der Bitfehlerhäufigkeitsmonitor aufweist:
eine Fehlerkorrektureinrichtung zum Ausführen ei ner Fehlerkorrektur der empfangenen Daten, um korri gierte Daten auszugeben;
eine Verzögerungseinrichtung zum Verzögern der empfangenen Daten für eine vorgegebene Zeitdauer, die einer Fehlerkorrekturfunktion in der Fehlerkorrektur einrichtung entspricht, um verzögerte Daten auszugeben;
einen Vergleicher zum Ausführen eines Vergleichs zwischen den korrigierten Daten und den verzögerten Da ten, um einen Fehleranzeigeimpuls auszugeben, wenn die korrigierten Daten und die verzögerten Daten nicht mit einander übereinstimmen;
einen Fehlerzähler zum Zählen der vom Vergleicher ausgegebenen Fehleranzeigeimpulse, wobei der Zählwert im Fehlerzähler durch ein externes Signal gelöscht wird;
einen Bitzähler zum Zählen einer Empfangsdatenbit anzahl durch den vom Demodulator ausgegebenen, zurückgewonnenen Takt und, wenn ein Zählwert des Bit zählers einen vorgegebenen Wert erreicht, zum Ausgeben eines Signalspeicherimpulses und zum Löschen eines Zählwertes des Bitzählers, um den Zählvorgang zu wiederholen; und
eine Signalspeicherschaltung zum Speichern des Zählwertes des Fehlerzählers durch den vom Bitzähler ausgegebenen Speicherimpuls;
wobei die Schleifenfiltersteuereinrichtung das Steuersignal auf der Basis des durch die Signalspei cherschaltung gespeicherten Zählwertes ausgibt.
eine Fehlerkorrektureinrichtung zum Ausführen ei ner Fehlerkorrektur der empfangenen Daten, um korri gierte Daten auszugeben;
eine Verzögerungseinrichtung zum Verzögern der empfangenen Daten für eine vorgegebene Zeitdauer, die einer Fehlerkorrekturfunktion in der Fehlerkorrektur einrichtung entspricht, um verzögerte Daten auszugeben;
einen Vergleicher zum Ausführen eines Vergleichs zwischen den korrigierten Daten und den verzögerten Da ten, um einen Fehleranzeigeimpuls auszugeben, wenn die korrigierten Daten und die verzögerten Daten nicht mit einander übereinstimmen;
einen Fehlerzähler zum Zählen der vom Vergleicher ausgegebenen Fehleranzeigeimpulse, wobei der Zählwert im Fehlerzähler durch ein externes Signal gelöscht wird;
einen Bitzähler zum Zählen einer Empfangsdatenbit anzahl durch den vom Demodulator ausgegebenen, zurückgewonnenen Takt und, wenn ein Zählwert des Bit zählers einen vorgegebenen Wert erreicht, zum Ausgeben eines Signalspeicherimpulses und zum Löschen eines Zählwertes des Bitzählers, um den Zählvorgang zu wiederholen; und
eine Signalspeicherschaltung zum Speichern des Zählwertes des Fehlerzählers durch den vom Bitzähler ausgegebenen Speicherimpuls;
wobei die Schleifenfiltersteuereinrichtung das Steuersignal auf der Basis des durch die Signalspei cherschaltung gespeicherten Zählwertes ausgibt.
3. Demodulationsverfahren mit:
einem Demodulationsschritt zum Demodulieren eines Eingangsempfangssignals durch die Rückgewinnung einer Phasenangleichung oder die Rückgewinnung eines Emp fangsträgersignals durch Verwenden eines Demodulators mit einer Phasenregelschleife, um ein Demodulationser gebnis auszugeben, wobei die Phasenregelschleife einen Schleifenfilter aufweist;
einem Bitfehlerhäufigkeitsüberwachungsschritt zum Feststellen einer Bitfehlerhäufigkeit des Demodulati onsergebnisses des Demodulators;
einem Steuersignalausgabeschritt zum Ausgeben ei nes Steuersignals zum Steuern eines Bandes des Schlei fenfilters der Phasenregelschleife auf der Basis der Bitfehlerhäufigkeit; und
einem Bandsteuerungsschritt zum Steuern des Bandes des Schleifenfilters der Phasenregelschleife im Demodu lator durch das Steuersignal.
einem Demodulationsschritt zum Demodulieren eines Eingangsempfangssignals durch die Rückgewinnung einer Phasenangleichung oder die Rückgewinnung eines Emp fangsträgersignals durch Verwenden eines Demodulators mit einer Phasenregelschleife, um ein Demodulationser gebnis auszugeben, wobei die Phasenregelschleife einen Schleifenfilter aufweist;
einem Bitfehlerhäufigkeitsüberwachungsschritt zum Feststellen einer Bitfehlerhäufigkeit des Demodulati onsergebnisses des Demodulators;
einem Steuersignalausgabeschritt zum Ausgeben ei nes Steuersignals zum Steuern eines Bandes des Schlei fenfilters der Phasenregelschleife auf der Basis der Bitfehlerhäufigkeit; und
einem Bandsteuerungsschritt zum Steuern des Bandes des Schleifenfilters der Phasenregelschleife im Demodu lator durch das Steuersignal.
4. Demodulationsverfahren nach Anspruch 3, wobei der Demo
dulator empfangene Daten und einen zurückgewonnenen
Takt als das Demodulationsergebnis im Demodulations
schritt ausgibt,
wobei der Bitfehlerhäufigkeitsüberwachungsschritt aufweist:
einen Fehlerkorrekturschritt zum Ausführen einer Fehlerkorrektur der empfangenen Daten, um korrigierte Daten auszugeben;
einen Verzögerungsschritt zum Verzögern der emp fangenen Daten um eine Zeitdauer, die einer Fehlerkor rekturfunktion in der Fehlerkorrektureinrichtung ent spricht, um verzögerte Daten auszugeben;
einen Vergleichsschritt zum Ausführen eines Ver gleichs zwischen den korrigierten Daten und den verzö gerten Daten, um einen Fehleranzeigeimpuls auszugeben, wenn die korrigierten Daten und die verzögerten Daten nicht miteinander übereinstimmen;
einen Fehlerzählschritt zum Zählen der beim Ver gleichsschritt erhaltenen Fehleranzeigeimpulse, um einen Zählwert auszugeben, der durch ein externes Si gnal gelöscht wird;
einen Bitzählschritt zum Zählen einer Empfangsda tenbitanzahl durch den vom Demodulator ausgegebenen wiedergewonnenen Takt und, wenn ein beim Bitzählschritt erhaltener Zählwert einen vorgegebenen Wert erreicht, zum Ausgeben eines Signalspeicherimpulses und zum Lö schen eines beim Bitzählschritt erhaltenen Zählwertes, um den Zählvorgang zu wiederholen; und
einen Signalspeicherschritt zum Speichern des beim Fehlerzählschritt erhaltenen Zählwertes durch den beim Bitzählschritt erhaltenen Signalspeicherimpuls.
wobei der Bitfehlerhäufigkeitsüberwachungsschritt aufweist:
einen Fehlerkorrekturschritt zum Ausführen einer Fehlerkorrektur der empfangenen Daten, um korrigierte Daten auszugeben;
einen Verzögerungsschritt zum Verzögern der emp fangenen Daten um eine Zeitdauer, die einer Fehlerkor rekturfunktion in der Fehlerkorrektureinrichtung ent spricht, um verzögerte Daten auszugeben;
einen Vergleichsschritt zum Ausführen eines Ver gleichs zwischen den korrigierten Daten und den verzö gerten Daten, um einen Fehleranzeigeimpuls auszugeben, wenn die korrigierten Daten und die verzögerten Daten nicht miteinander übereinstimmen;
einen Fehlerzählschritt zum Zählen der beim Ver gleichsschritt erhaltenen Fehleranzeigeimpulse, um einen Zählwert auszugeben, der durch ein externes Si gnal gelöscht wird;
einen Bitzählschritt zum Zählen einer Empfangsda tenbitanzahl durch den vom Demodulator ausgegebenen wiedergewonnenen Takt und, wenn ein beim Bitzählschritt erhaltener Zählwert einen vorgegebenen Wert erreicht, zum Ausgeben eines Signalspeicherimpulses und zum Lö schen eines beim Bitzählschritt erhaltenen Zählwertes, um den Zählvorgang zu wiederholen; und
einen Signalspeicherschritt zum Speichern des beim Fehlerzählschritt erhaltenen Zählwertes durch den beim Bitzählschritt erhaltenen Signalspeicherimpuls.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5004312A JPH06216655A (ja) | 1993-01-13 | 1993-01-13 | 復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4400819A1 DE4400819A1 (de) | 1994-07-14 |
DE4400819C2 true DE4400819C2 (de) | 1995-08-17 |
Family
ID=11580971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4400819A Expired - Fee Related DE4400819C2 (de) | 1993-01-13 | 1994-01-13 | Demodulatorschaltung und Demodulationsverfahren |
Country Status (5)
Country | Link |
---|---|
US (1) | US5455536A (de) |
JP (1) | JPH06216655A (de) |
CN (1) | CN1055581C (de) |
AU (1) | AU666993B2 (de) |
DE (1) | DE4400819C2 (de) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3090856B2 (ja) * | 1994-11-08 | 2000-09-25 | 三洋電機株式会社 | 誤り率測定装置 |
US5781588A (en) * | 1994-11-10 | 1998-07-14 | Matsushita Electric Industrial Co., Ltd. | FSK signal receiver |
GB2303278B (en) * | 1995-07-11 | 2000-04-26 | Remo Giovanni Andrea Marzolini | Improvements to demodulation systems |
GB2305083B (en) * | 1995-09-07 | 2000-03-29 | Motorola Ltd | Method of bit error rate calculation and apparatus therefor |
US5867503A (en) * | 1996-01-30 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Digital sound broadcasting receiver and automatic phase controlling method therefor |
US5721756A (en) * | 1996-03-26 | 1998-02-24 | Sicom, Inc. | Digital receiver with tunable analog parameters and method therefor |
JPH09270775A (ja) * | 1996-03-28 | 1997-10-14 | Ando Electric Co Ltd | Pn符号同期引き込み回路 |
US6219814B1 (en) | 1996-12-23 | 2001-04-17 | International Business Machines Corporation | Method and apparatus for selectively varying error correcting code (ECC) power in a direct access storage device (DASD) |
DE19850567C2 (de) * | 1998-11-02 | 2001-02-15 | Wandel & Goltermann Man Holdin | Verwendung einer Schaltungsanordnung und Vorrichtung zur Messung der Signalgüte eines digitalen Nachrichtenübertragungssystems |
US6295614B1 (en) | 2000-03-02 | 2001-09-25 | Corning Incorporated | Apparatus for estimating bit error rate by sampling in WDM communication system |
US7010730B1 (en) * | 2000-11-01 | 2006-03-07 | Sunrise Telecom Incorporated | System and method for testing the upstream channel of a cable network |
US20020138796A1 (en) * | 2001-03-23 | 2002-09-26 | Jacob John M. | Intelligent performance monitoring in optical networks using FEC statistics |
US20030091048A1 (en) * | 2001-11-13 | 2003-05-15 | Jiang Sam Shiaw-Shiang | Detection of ciphering parameter unsynchronization in a RLC entity |
US7062165B2 (en) * | 2001-12-26 | 2006-06-13 | Nortel Networks Limited | Receiver monitoring and optimization using forward error correction information |
US7007220B2 (en) * | 2002-03-01 | 2006-02-28 | Broadlogic Network Technologies, Inc. | Error correction coding across multiple channels in content distribution systems |
US7209532B2 (en) * | 2002-03-28 | 2007-04-24 | Harris Corporation | Phase lock loop and method for coded waveforms |
JP3556649B2 (ja) * | 2002-07-26 | 2004-08-18 | 沖電気工業株式会社 | メモリの異常動作検出回路,集積回路,及び異常動作検出方法 |
US7151894B2 (en) * | 2002-08-07 | 2006-12-19 | Broadcom Corporation | Bit error rate based system and method for optimizing communication system performance |
US6862397B2 (en) * | 2002-10-15 | 2005-03-01 | The Boeing Company | Method for audibly measuring optical efficiency in an installed fiber optic link |
US6920591B2 (en) * | 2002-12-03 | 2005-07-19 | Adc Telecommunications, Inc. | Measuring an error rate in a communication link |
US7278080B2 (en) * | 2003-03-20 | 2007-10-02 | Arm Limited | Error detection and recovery within processing stages of an integrated circuit |
US8185812B2 (en) * | 2003-03-20 | 2012-05-22 | Arm Limited | Single event upset error detection within an integrated circuit |
WO2004084070A1 (en) * | 2003-03-20 | 2004-09-30 | Arm Limited | Systematic and random error detection and recovery within processing stages of an integrated circuit |
US8650470B2 (en) | 2003-03-20 | 2014-02-11 | Arm Limited | Error recovery within integrated circuit |
US7260001B2 (en) * | 2003-03-20 | 2007-08-21 | Arm Limited | Memory system having fast and slow data reading mechanisms |
US8732644B1 (en) | 2003-09-15 | 2014-05-20 | Nvidia Corporation | Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits |
US8768642B2 (en) | 2003-09-15 | 2014-07-01 | Nvidia Corporation | System and method for remotely configuring semiconductor functional circuits |
US8775997B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for testing and configuring semiconductor functional circuits |
US8711161B1 (en) | 2003-12-18 | 2014-04-29 | Nvidia Corporation | Functional component compensation reconfiguration system and method |
JP2005278122A (ja) * | 2004-03-26 | 2005-10-06 | Mitsubishi Electric Corp | 受信機 |
US8723231B1 (en) | 2004-09-15 | 2014-05-13 | Nvidia Corporation | Semiconductor die micro electro-mechanical switch management system and method |
US8711156B1 (en) | 2004-09-30 | 2014-04-29 | Nvidia Corporation | Method and system for remapping processing elements in a pipeline of a graphics processing unit |
US7475304B1 (en) * | 2005-02-25 | 2009-01-06 | The United States Of America As Represented By The Secretary Of The Air Force | Bit error tester |
US8417838B2 (en) * | 2005-12-12 | 2013-04-09 | Nvidia Corporation | System and method for configurable digital communication |
US8412872B1 (en) | 2005-12-12 | 2013-04-02 | Nvidia Corporation | Configurable GPU and method for graphics processing using a configurable GPU |
US7440224B2 (en) * | 2006-01-23 | 2008-10-21 | Toshiba Corporation | Disk drive servo |
US7721049B2 (en) * | 2006-03-27 | 2010-05-18 | Kabuhsiki Kaisha Toshiba | Disk drive write method |
US7468859B2 (en) * | 2006-05-31 | 2008-12-23 | Kabushiki Kaisha Toshiba | Voice coil motor effective resistance determination |
US20070279782A1 (en) * | 2006-05-31 | 2007-12-06 | Rydhan Abdul R | Method and apparatus for determining offset between read and write transducers in a disk drive |
US20070279788A1 (en) * | 2006-05-31 | 2007-12-06 | Toshiba America Information Systems, Inc. | Method and apparatus to perform defect scanning |
US20070279790A1 (en) * | 2006-05-31 | 2007-12-06 | Tanner Brian K | Adjustable output voltage regulator for disk drive |
US7457066B2 (en) * | 2006-05-31 | 2008-11-25 | Kabushiki Kiasha Toshiba | Method and apparatus for phase-shift null-burst-pattern |
US7453660B2 (en) * | 2006-05-31 | 2008-11-18 | Kabushiki Kaisha Toshiba | Shock feed forward adaptive filters |
US20070279781A1 (en) * | 2006-05-31 | 2007-12-06 | Toshiba America Information Systems, Inc. | Channel training method and apparatus |
US7436616B2 (en) * | 2006-05-31 | 2008-10-14 | Toshiba Corporation | Current pulsing for unloading |
EP1976110B1 (de) * | 2007-03-31 | 2014-01-01 | Sony Deutschland Gmbh | Schaltung und Verfahren zum Verarbeiten eines Eingabesignals |
US8724483B2 (en) * | 2007-10-22 | 2014-05-13 | Nvidia Corporation | Loopback configuration for bi-directional interfaces |
US8453019B2 (en) * | 2007-11-06 | 2013-05-28 | Nvidia Corporation | Method and system for a free running strobe tolerant interface |
US8171386B2 (en) * | 2008-03-27 | 2012-05-01 | Arm Limited | Single event upset error detection within sequential storage circuitry of an integrated circuit |
US8161367B2 (en) * | 2008-10-07 | 2012-04-17 | Arm Limited | Correction of single event upset error within sequential storage circuitry of an integrated circuit |
US8687639B2 (en) * | 2009-06-04 | 2014-04-01 | Nvidia Corporation | Method and system for ordering posted packets and non-posted packets transfer |
US9176909B2 (en) | 2009-12-11 | 2015-11-03 | Nvidia Corporation | Aggregating unoccupied PCI-e links to provide greater bandwidth |
US9331869B2 (en) * | 2010-03-04 | 2016-05-03 | Nvidia Corporation | Input/output request packet handling techniques by a device specific kernel mode driver |
US8493120B2 (en) | 2011-03-10 | 2013-07-23 | Arm Limited | Storage circuitry and method with increased resilience to single event upsets |
US9330031B2 (en) | 2011-12-09 | 2016-05-03 | Nvidia Corporation | System and method for calibration of serial links using a serial-to-parallel loopback |
TWI521880B (zh) * | 2013-01-29 | 2016-02-11 | 國立交通大學 | 軟性電子錯誤防護裝置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4332029A (en) * | 1980-05-16 | 1982-05-25 | Harris Corporation | Automatic alignment system for a digital modem |
US4387461A (en) * | 1981-03-11 | 1983-06-07 | Ford Aerospace & Communications Corporation | Experientially determined signal quality measurement device for antipodal data |
CA1190289A (en) * | 1981-04-28 | 1985-07-09 | Nippon Hoso Kyokai | Fm signal demodulation system |
US4580101A (en) * | 1983-04-06 | 1986-04-01 | Multitone Electronics Plc | FM demodulators with local oscillator frequency control circuits |
US4594556A (en) * | 1983-07-22 | 1986-06-10 | Sharp Kabushiki Kaisha | Demodulation circuit from FM signals and demodulation system therefor |
JPS60119156A (ja) * | 1983-12-01 | 1985-06-26 | Fujitsu Ltd | Msk直交同期検波回路 |
JPH0752809B2 (ja) * | 1984-12-07 | 1995-06-05 | 株式会社日立製作所 | Fm復調回路 |
US4680765A (en) * | 1985-07-26 | 1987-07-14 | Doland George D | Autosync circuit for error correcting block decoders |
JPS62159505A (ja) * | 1986-01-07 | 1987-07-15 | Nec Corp | Fm復調回路 |
JPH01196946A (ja) * | 1988-02-01 | 1989-08-08 | Toshiba Corp | 周波数制御装置 |
JPH02249341A (ja) * | 1989-03-22 | 1990-10-05 | Fujitsu Ltd | 擬似エラービット積算回路 |
US5065107A (en) * | 1990-04-19 | 1991-11-12 | University Of Saskatchewan | Phase-locked loop bandwidth switching demodulator for suppressed carrier signals |
JP2621614B2 (ja) * | 1990-08-22 | 1997-06-18 | 日本電気株式会社 | 符号誤り検出回路 |
-
1993
- 1993-01-13 JP JP5004312A patent/JPH06216655A/ja active Pending
-
1994
- 1994-01-07 AU AU53080/94A patent/AU666993B2/en not_active Ceased
- 1994-01-12 US US08/180,120 patent/US5455536A/en not_active Expired - Fee Related
- 1994-01-13 DE DE4400819A patent/DE4400819C2/de not_active Expired - Fee Related
- 1994-01-13 CN CN94100724A patent/CN1055581C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU666993B2 (en) | 1996-02-29 |
JPH06216655A (ja) | 1994-08-05 |
AU5308094A (en) | 1994-07-21 |
CN1092222A (zh) | 1994-09-14 |
US5455536A (en) | 1995-10-03 |
CN1055581C (zh) | 2000-08-16 |
DE4400819A1 (de) | 1994-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4400819C2 (de) | Demodulatorschaltung und Demodulationsverfahren | |
DE3886107T2 (de) | Träger/Rausch-Detektor für digitale Übertragungssysteme. | |
DE2648976C3 (de) | Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenfibertragnngsanlage | |
DE3782847T2 (de) | Radio-empfaenger mit einem traegerrueckgewinnungskontrollsystem. | |
DE69433678T2 (de) | Empfang eines bandgespreizten Signals mit differenzieller Demodulation | |
DE69833251T2 (de) | Trägerrückgewinnung in empfängern für digitalen tonrundfunksignale | |
DE69428060T2 (de) | Verzögerungsdemodulator für Burst-Mode-PSK-Signal | |
DE3012905C2 (de) | Schaltungsanordnung zur Trägerrückgewinnung in einem Datenmodem | |
DE69527937T2 (de) | Empfänger mit einstellbarem symbolentscheider | |
DE4191618B4 (de) | Programmierbarer digitaler Frequenz-Phasen-Diskriminator | |
EP0469622B1 (de) | Verfahren und Vorrichtung zur Demodulation eines biphasenmodulierten Signals | |
DE2720401C3 (de) | Datenempfänger mit einem Synchronisierfolge-Detektionskreis | |
DE2921089C3 (de) | Verfahren zum Erzeugen eines Pseudofehlersignals in einer Fehlerrate-Überwachungseinheit und Schaltung zur Ausführung des Verfahrens | |
WO1993017509A1 (de) | Demodulator für radio-daten-signale | |
LU82155A1 (de) | System zum empfang frequenzmodulierter digitaler nachrichtensignale | |
DE69024296T2 (de) | Transversalartiger Entzerrer mit Koeffizientenschutz | |
DE69223142T2 (de) | Verfahren und vorrichtung zur detektion einer folge von takt referenzimpulsen | |
DE68913322T2 (de) | Empfänger sowie für den Empfänger geeignete Demodulationsschaltung. | |
DE2228069C3 (de) | Verfahren und Einrichtung zur Unterdrückung von Störungen bei frequenzmodulierten Signalen | |
DE69834477T2 (de) | Automatische frequenzregelungsschaltung | |
DE4446637B4 (de) | Anordnung zur Trägernachführung bei einem IQ-Demodulator | |
DE2912854A1 (de) | Demodulationsverfahren fuer binaere frequenzmodulierte signale | |
EP1665702B1 (de) | Verfahren zur rekonstruktion von nulldurchgangsinformation von verrauschten winkelmodulierten signalen nach einer limiter-diskriminator-signalverarbeitung | |
DE69426004T2 (de) | Verfahren zur Beseitigung der Phasenmehrdeutigkeit in einer DPSK-Funkverbindung | |
DE4205014C2 (de) | Demodulator für Radio-Daten-Signale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |