DE4205014C2 - Demodulator für Radio-Daten-Signale - Google Patents

Description

Die Erfindung geht aus von einem Demodulator für Radio-Daten-Signale nach der Gattung des Hauptanspruchs.

Mit dem bekannten Radio-Daten-System können zusätzlich zu den Audiosignalen Datensignale übertragen werden, die beispielsweise den Namen des ausgestrahlten Programms oder andere Information enthalten. Um beim UKW-Stereo-Hörrundfunk die Kompatibilität mit den Audiosignalen sowie mit Verkehrsfunksignalen sicherzustellen, wird bei dem Radio-Daten-System der auch beim Verkehrsfunk verwendete Träger von 57 kHz mit den zu übertragenden Daten moduliert, wobei allerdings die Seitenbänder außerhalb der für verschiedene Signale des Verkehrsfunks benutzten Modulationsfrequenzen liegen. Es wird dabei eine Biphase-Codierung gewählt, die bewirkt, daß sich keine Spektralanteile bei 57 kHz ergeben und der Takt implizit mitübertragen wird. Das gesamte Spektrum des modulierten Radio-Daten-Signals, im folgenden auch RDS-Signal genannt, wird auf ±2,4 kHz begrenzt.

Aufgabe der vorliegenden Erfindung ist es, einen Demodulator für RDS-Signale anzugeben, bei dem keine Einschwingzeiten von Phasenregelschleifen auftreten, der sowohl bei RDS-Empfangssignalen als auch bei RDS-Empfangssignalen mit Verkehrsfunksignalen funktionstüchtig ist.

Solche Phasenregelschleifen werden in dem aus der DE 37 16 025 C2 bekannten digitalen Demodulator für die Demodulation der den Hilfsträger modulierenden Modulationsfrequenzen und der binären Eingangssignale des Radiodatensystems benutzt.

Der erfindungsgemäße Demodulator mit den kennzeichnenden Merkmalen des Hauptanspruchs hat ferner den Vorteil, daß er nur digitale Bauelemente enthält, wodurch eine preiswerte Realisierung als integrierter Schaltkreis möglich ist und bei der Herstellung keine teuren Abgleicharbeiten erforderlich sind.

Eine Realisierung des erfindungsgemäßen Demodulators ist ferner durch geeignete Programme für Signalprozessoren oder andere mikroelektronische Bauelemente möglich. Außerdem kann ein erfindungsgemäßer Demodulator in vorteilhafter Weise in einem Rundfunkempfänger gemäß der Patentanmeldung P 41 03 062.1 der Anmelderin angewendet werden, bei dem kurzzeitig eine Prüfung auf alternative Frequenzen erfolgt, ohne daß der Empfang des jeweils eingestellten Senders störend beeinträchtigt wird. Hierbei ist ein besonders schnelles Einschwingen des Demodulators erforderlich.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Erfindung möglich.

Ausführungsbeispiele der Erfindung sind in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Demodulators,

Fig. 2 ein Blockschaltbild eines ersten in dem Demodulator nach Fig. 1 enthaltenen Impulsformers,

Fig. 3 ein Blockschaltbild einer in dem Demodulator nach Fig. 1 enthaltenen Torschaltung,

Fig. 4 und Fig. 5 in dem Demodulator nach Fig. 1 verwendete Auswerteschaltungen,

Fig. 6 weitere in dem Demodulator nach Fig. 1 enthaltene Auswerteschaltungen und

Fig. 7 ein Ausführungsbeispiel für eine in dem Demodulator nach Fig. 1 verwendete Logikschaltung.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen. Zähler sind durch ein Symbol "0, 1, 2 . . .", Speicher durch "MEM" und Schieberegister mit "SR" gekennzeichnet. Dabei bedeutet "CL" Takteingang, "R" Rücksetzeingang, "D" Dateneingang und "LD" Load-Eingang. Bei Komparatoren sind die Eingangsgrößen mit X und Y bezeichnet und die Ausgänge mit der jeweiligen Bedingung. Decoder, welche eine vom Inhalt eines Zählers abhängige Information erzeugen, sind durch den jeweiligen Zählerstand in eckigen Klammern gekennzeichnet. Einige Ein- und Ausgänge sind mit Pfeilen und Ziffern versehen, die darauf hinweisen, von und zu welchen Teilen in Fig. 1 die entsprechenden Signale geleitet werden.

Dem in Fig. 1 dargestellten Demodulator wird bei 1 das empfangene Multiplexsignal zugeführt. In einem Bandpaß 2 wird aus dem Multiplexsignal das RDS-Signal gewonnen, dessen Amplitude in einem anschließenden Begrenzer 3 begrenzt wird. In einem Impulsformer 4 wird aus dem begrenzten RDS-Signal ein Rechtecksignal mit einem Tastverhältnis von 50% erzeugt, das die Phasenmodulation des RDS-Signals enthält und im folgenden Signal A genannt wird. Dieses wird in einer Logikschaltung 5 mit einem Signal B kombiniert, welches ebenfalls mäanderförmig ist, eine Frequenz von 57 kHz aufweist und in seiner Phasenlage zu bestimmten Zeitpunkten an die Phase des Signals A angepaßt wird.

Zur Erzeugung eines 57-kHz-Taktsignals dient ein Quarzoszillator 6 mit einer Frequenz von 4,332 MHz, welche mit einem ersten Zähler 7 und einem ersten Decoder 8 durch 76 geteilt wird. Sobald der erste Zähler 7, dem das Ausgangssignal des Quarzoszillators 6 als Takt zugeführt wird, bis 76 gezählt hat, wird dieses vom Decoder 8 erkannt und der Zähler zurückgesetzt.

Zur Erzeugung des Signals B wird der Zählerstand des ersten Zählers 7 in einen Speicher 9 zum Zeitpunkt einer Flanke des Signals A geladen, die durch einen Ladeimpuls L ausgewählt wird. Dazu wird das Signal A über eine Torschaltung 10 dem Ladeeingang des Speichers 9 zugeführt. Die Torschaltung 10 wird im einzelnen anhand von Fig. 3 später beschrieben.

Der Inhalt des Speichers 9 wird in einem Komparator 11 mit dem jeweiligen Inhalt des ersten Zählers 7 verglichen. Bei Übereinstimmung beider Werte wird ein Flip-Flop 12 gesetzt, an dessen Ausgang das Signal B ansteht. Durch das Setzen entsteht die Vorderflanke des Signals B. Die Rückflanke des Signals B wird mit Hilfe eines zweiten Zählers 13 und eines zweiten Decoders 14 erzeugt. Dazu wird der zweite Zähler mit dem 4,332-MHz-Takt getaktet und durch das Setzen des Flip-Flops 12 zurückgesetzt. Hat der Zähler die halbe Periodendauer des Signals B erreicht, was beim Zählerstand 38 der Fall ist, wird vom zweiten Decoder 14 das Flip-Flop zurückgesetzt.

Die Logikschaltung 5 entspricht im wesentlichen einer Exklusiv-Oder-Schaltung. Ein aufwendigeres Ausführungsbeispiel ist im Zusammenhang mit Fig. 7 später beschrieben. Das Ausgangssignal der Logikschaltung 5 nimmt demnach einen ersten logischen Pegel ein, wenn die Signale A und B verschieden sind, während der andere logische Pegel bei Gleichheit der Signale A und B vorliegt. Das derart kombinierte Signal C gibt somit die Phasendifferenzen zwischen den Signalen A und B an. Anhand dieser Phasendifferenzen wird in vier Auswerteschaltungen geprüft, ob vier verschiedene Bedingungen erfüllt sind.

Wird ein RDS-Signal ohne Verkehrsfunksignal empfangen, dann wird die Impulsbreite des Signals C, bezogen auf den Zeitpunkt des zum Beispiel positiven maximalen Phasenhubes, kleiner, wenn der Zeitpunkt des negativen maximalen Phasenhubes überschritten wird.

Wenn ein RDS-Signal mit Verkehrsfunksignalen empfangen wird, wird die Impulsbreite des Signals C kleiner, wenn der Hilfsträger seine maximale Phasenauslenkung gegenüber seiner Nullphase aufweist.

Wie nachfolgend noch beschrieben wird, wird im ersten Fall nach Überschreitung des maximalen Phasenhubes und im zweiten Fall bei jeder maximalen Phasenauslenkung des Hilfsträgers ein Ladeimpuls erzeugt.

Die Auswerteschaltung 15 erhält dazu neben dem Signal C das 4,332-MHz-Taktsignal und den Ladeimpuls L, der aus den Ausgangssignalen der Auswerteschaltungen 15 bis 18 mit Hilfe einer weiteren Logikschaltung 19 abgeleitet wird. Wie später im Zusammenhang mit Fig. 4 näher beschrieben wird, prüft die Auswerteschaltung 15, ob die Impulsbreite des Signals C kontinuierlich kleiner wird. Ein entsprechendes Ausgangssignal wird der weiteren Logikschaltung 19 zugeführt.

Zur Messung der Impulsbreite des Signals C ist in der Auswerteschaltung 15 ein Zähler vorhanden, mit welchem Impulse des 4,332-MHz-Taktsignals während der Dauer jeweils eines Impulses des Signals C gezählt werden. Der Zählerstand am Ende eines Impulses des Signals C entspricht demnach der Impulsbreite. Dieser Zählerstand wird von der Auswerteschaltung 15 zur Auswerteschaltung 16 weitergeleitet. Dort wird die Bedingung überprüft, ob die Phasenabweichung einen vorgegebenen Schwellwert überschritten hat. Ist dieses der Fall, wird ein entsprechendes Signal an die weitere Logikschaltung 19 gegeben. Außerdem erzeugt die Auswerteschaltung 16 ein Schwellwertumschaltsignal, das der Auswerteschaltung 17 zugeführt wird, mit deren Hilfe geprüft wird, ob die Summe aller Taktimpulse aller ausgezählten Impulse des Signals C einen vorgegeben Schwellwert überschritten hat. Zutreffendenfalls wird ebenfalls ein Signal an die weitere Logikschaltung 19 gegeben. Schließlich wird in einer Auswerteschaltung 18 ein Signal erzeugt und der weiteren Logikschaltung 19 zugeführt, welches besagt, ob nach einer positiven Flanke des Taktsignals (57 kHz) eine Mindestzeit vergangen ist.

Aus dem Ausgangssignal der weiteren Logikschaltung 19 wird in einem weiteren Impulsformer 20 der Ladeimpuls L erzeugt. Dieser wird einerseits der Torschaltung 10 und andererseits einer Schaltung 21 zur Erkennung von Impulslücken zugeführt, die in Fig. 6 genauer dargestellt ist. Mit der Schaltung 21 wird festgestellt, ob sich die Phase des Empfangssignals innerhalb einer halben oder einer Bittaktperiode geändert hat. Das heißt, es wird ermittelt, ob etwa nach einer halben Bittaktperiode ein Ladeimpuls vorhanden ist oder nicht. Wenn kein Ladeimpuls vorhanden ist, wird ein Datentakt ausgegeben.

Ein Bittaktsignal wird aus dem 57-kHz-Taktsignal mit Hilfe eines Frequenzteilers 22 und zweier Schieberegister 23, 24 abgeleitet. Der Frequenzteiler 22 erzeugt zunächst ein 19-kHz-Signal, das die Schieberegister 23, 24 taktet. Das Schieberegister 23 wird bei jedem von der Schaltung 21 erzeugten Datenimpulssignal auf binär 1000 0000 geladen und das Schieberegister 24 auf 0 gesetzt. Bei einem Schiebetakt von 19 kHz fallen in eine RDS-Bittaktperiode 16 Schiebetakte. Nach acht Schiebetakten ist die Mitte des Datensignals erreicht, das heißt, die ins Schieberegister 23 geladene "1" ist dann am Ausgang des Schieberegisters 24 angelangt. Solange kein Datentaktimpuls vorkommt, wird die geladene "1" im Kreis durch die Schieberegister 23, 24 geschoben. Am Ausgang des Schieberegisters 24 erscheint sie jeweils im Abstand einer RDS-Bittaktperiode. Der Vorteil der Schaltung besteht darin, daß der Bittakt bei jedem Datentakt neu synchronisiert wird.

Das Datenimpulssignal triggert ein Flip-Flop 25, so daß Impulse entstehen, welche jeweils bei einem Impuls des Datenimpulssignals von einem Pegel in den anderen übergehen. Dieses Signal entspricht an sich dem RDS-Signal, wobei allerdings die senderseitig erfolgte Differenzcodierung noch enthalten ist. Diese wird mit Hilfe einer an sich bekannten Schaltung 26 decodiert, so daß am Ausgang 27 das demodulierte RDS-Signal ansteht.

Da die Auswerteschaltungen 15 bis 18 die Vorder- und Rückflanken des Signals A gleichermaßen auswerten, ist die Einhaltung eines konstanten Tastverhältnisses besonders wichtig, was jedoch bei dem lediglich begrenzten modulierten RDS-Signal am Ausgang des Begrenzers 3 nicht gegeben ist. Deshalb wird im Impulsformer 4 ein Signal mit einem Tastverhältnis von 50% erzeugt. Dazu wird im Impulsformer 4, von dem in Fig. 2 ein vorteilhaftes Ausführungsbeispiel dargestellt ist, das Ausgangssignal des Begrenzers dem Takteingang eines Flip-Flops 31 zugeführt, dessen Dateneingang mit positiver Spannung beaufschlagt ist. Durch die Vorderflanke des begrenzten modulierten RDS-Signals wird das Flip-Flop 31 gesetzt. Der invertierende Ausgang des Flip-Flops 31 ist mit dem Rücksetzeingang eines Zählers 32 verbunden, der vom 4,332-MHz-Taktsignal getaktet wird.

Sobald das Flip-Flop 31 gesetzt ist, beginnt der Zähler 32 zu zählen. Mit Hilfe eines Decoders 33 wird der Zähler 32 beim Zählerstand 38 durch Rücksetzen des Flip-Flops 31 ebenfalls zurückgesetzt. Wegen des Frequenzverhältnisses des 4,332-MHz-Takts zur Trägerfrequenz von 57 kHz des RDS-Signals von 76:1 ist beim Zählerstand 38 die halbe Periodendauer abgelaufen. Das Tastverhältnis des Signals am Ausgang 34 beträgt deshalb 50%.

Fig. 3 ist ein Blockschaltbild der Torschaltung 10 (Fig. 1). Aus dem Signal A wird mit Hilfe einer Und-Schaltung 41, deren eines Eingangssignal invertiert ist, und einer Verzögerungsschaltung 42 ein kurzer Impuls erzeugt, welcher den Vorderflanken des Signals A entspricht, das dem Eingang 40 zugeführt wird. Die Verzögerungsschaltung 42 kann in einfacher Weise durch Logikelemente, beispielsweise in Reihe geschaltete Invertierer, verwirklicht werden. Der einem Eingang 43 zugeführte Ladeimpuls L setzt ein Flip-Flop 44, dessen Ausgang mit einem weiteren Eingang der Und-Schaltung verbunden ist. Ein weiteres Flip-Flop 45 kann nur zu einem Zeitpunkt gesetzt werden, zu dem einerseits das Flip-Flop 44 gesetzt ist und zu dem der von der Vorderflanke des Signals A abgeleitete Impuls gleich 1 ist. Sobald das weitere Flip-Flop 45 gesetzt ist, wird über den Ausgang 46 der Speicher 9 (Fig. 1) geladen.

Nach dem Setzen des weiteren Flip-Flops 45 werden beide Flip-Flops wieder zurückgesetzt, wenn das 4,332-MHz-Taktsignal gleich 0 ist. Dazu wird das 4,332-MHz-Taktsignal über eine Und-Schaltung 47 den Takteingängen der Flip-Flops 44, 45 zugeführt.

Fig. 4 stellt Blockschaltbilder der Auswerteschaltungen 15 und 16 dar. Der Auswerteschaltung 15 wird über einen Eingang 51 das Signal C zugeführt. Ferner erhält die Auswerteschaltung 15 über einen weiteren Eingang 52 das 4,332-MHz-Taktsignal. Beide Signale werden über eine Und-Schaltung 53 einem Zähler 54 zugeleitet, der somit nur während der Phasendifferenzen zwischen den Signalen A und B getaktet wird. Das Signal C und das 4,332-MHz-Taktsignal werden ferner einer Schaltung 55 zur Impulssteuerung zugeführt, welche ein Rücksetzsignal für den Zähler 54, ein Ladesignal für einen Speicher 56 und weitere Signale erzeugt, welche die im folgenden beschriebene Funktion zeitlich steuern. Nach jedem Impuls des Signals C wird der Zählerstand des Zählers 54 in den Speicher 56 eingeschrieben. Zuvor wird jedoch in einem Komparator 57 der Zählerstand am Ende des Impulses des Signals C mit dem Inhalt des Speichers 56 verglichen.

Der Komparator 57 weist zwei Ausgänge auf, an denen Signale anstehen, die angeben, ob das Signal am Eingang X größer als das Signal am Eingang Y bzw. das Signal am Eingang X kleiner als das Signal am Eingang Y ist. Beide Ausgänge 58, 59 sind mit Und-Schaltungen 60, 61 verbunden. Der Ausgang der Und-Schaltung 60 ist an den Takteingang eines weiteren Zählers 62 angeschlossen, während der Ausgang der Und-Schaltung 61 über eine Oder-Schaltung 63 mit dem Rücksetzeingang des Zählers 62 verbunden ist.

Der Oder-Schaltung 63 wird über einen Eingang 64 der Ladeimpuls L zugeführt. Der Zählerstand des Zählers 62 wird in einem weiteren Komparator 65 mit einem bei 66 zugeführten Schwellwert S1 verglichen. Der Ausgang des Komparators 65 führt ein Signal bei Übereinstimmung beider zugeführten Signale, das die Erfüllung der Bedingung angibt und am Ausgang 67 der Auswerteschaltung 15 entnehmbar ist.

Ist von einem Impuls des Signals C zum folgenden die Impulsbreite kleiner geworden, so wird mit Hilfe des Komparators 57 über den Ausgang 58 und die Und-Schaltung 60 der Zähler 62 inkrementiert. Ist jedoch die Impulsbreite größer geworden, wird der Zähler 62 über den Ausgang 59 des Komparators 57, die Und-Schaltung 61 und die Oder-Schaltung 63 zurückgesetzt. Ein Ansteigen des Zählerstandes (Zähler 62) auf den bei 66 zugeführten Schwellwert S1 erfolgt dementsprechend nur, wenn die Impulsbreite während einer durch S1 vorgegebenen Anzahl von Perioden des Signals C ununterbrochen kleiner wird.

Die ebenfalls in Fig. 4 dargestellte Auswerteschaltung 16 prüft, ob die zweite Bedingung erfüllt ist, nämlich ob die Impulsbreite des Signals C den vorgegebenen Wert überschritten hat. Dazu wird der Inhalt des Speichers 56 in einem Komparator 70 mit einem Schwellwert S3 oder einem Schwellwert S4 verglichen, die alternativ über einen steuerbaren Umschalter 71 dem Y Eingang des Komparators 70 zugeführt werden. Ist der die Impulsbreite darstellende Inhalt des Speichers 56 größer als der jeweilige Schwellwert S3 oder S4, wird über eine Und-Schaltung 72 ein Flip-Flop 73 gesetzt, an dessen Ausgang 74 ein die Erfüllung der zweiten Bedingung kennzeichnendes Signal abnehmbar ist. Das Flip-Flop wird durch ein von der Impulssteuerschaltung 55 erzeugtes Rücksetzsignal nach dem Ende des Impulses des Signals C wieder zurückgesetzt.

Die Auswahl des Schwellwertes für den Komparator 70 erfolgt im Hinblick darauf, ob im empfangenen Signal außer dem RDS-Signal noch ein Verkehrsfunksignal enthalten ist. In diesem Fall ist mit einer kleineren maximalen Phasendifferenz zwischen den Signalen A und B zu rechnen, so daß die Schwelle heruntergesetzt wird. Um dieses erfassen zu können, ist ein weiterer Komparator 75 vorgesehen, dem ein Schwellwert S5 zugeführt wird und der über Und-Schaltungen 76, 77 ein Flip-Flop 78 in Abhängigkeit davon setzt oder zurücksetzt, ob die Impulsbreite größer oder kleiner als der Schwellwert S5 ist. Das Ausgangssignal SU des Flip-Flops 78 wird einerseits zur Steuerung des Umschalters 71 benutzt und andererseits über einen Ausgang 79 der in Fig. 5 dargestellten Auswerteschaltung 17 zur Verfügung gestellt.

Fig. 5 zeigt die beiden Auswerteschaltungen 17 und 18 (Fig. 1), wobei die Auswerteschaltung 17 prüft, ob die Summe der Impulsbreiten aller Impulse des C-Signals, gerechnet vom letzten Ladeimpuls, einen Schwellwert überschritten hat. Dazu wird einem Eingang 81 das Ausgangssignal der Und-Schaltung 53 (Fig. 4) als Taktsignal für einen Zähler 82 zugeführt. Der Zähler 82 wird durch den Ladeimpuls L, der einem Eingang 83 zugeführt wird, zurückgesetzt. Dadurch enthält der Zähler jeweils die Anzahl der seit dem letzten Ladeimpuls während der Impulse des Signals C aufgetretenen Impulse des 4,332-MHz-Taktsignals. Dieses entspricht der Summe aller Impulsbreiten.

Zum Vergleich mit einem Schwellwert ist ein Komparator 84 vorgesehen, welchem über einen steuerbaren Umschalter 85 alternativ ein Schwellwert S6 oder ein Schwellwert S7 zuführbar ist. Der steuerbare Umschalter 85 ist mit Hilfe des Signals SU umschaltbar, das dem Ausgang 79 der Auswerteschaltung 16 (Fig. 4) entnehmbar und über einen Eingang 86 zuführbar ist. Sobald der Zählerstand des Zählers 82 größer als der jeweilige Schwellwert ist, wird ein Flip-Flop 87 gesetzt, an dessen Ausgang 88 ein der dritten Bedingung entsprechendes Signal entnehmbar ist. Das Flip-Flop 87 wird durch den Ladeimpuls L wieder zurückgesetzt.

In der ebenfalls in Fig. 5 dargestellten Auswerteschaltung 18 wird geprüft, ob, ab dem letzten Ladeimpuls gerechnet, eine bestimmte vorgegebene Zeit vergangen ist. Diese wird durch Zählen von bei 91 zugeführten 57-kHz-Impulsen mit Hilfe eines Zählers 92 und eines Decoders 93 festgestellt. Der Zähler 92 wird durch den Ladeimpuls L zurückgesetzt. Solange der Zählerstand kleiner gleich 20 ist, wird vom Decoder 93 der logische Pegel 0 abgegeben. Dieses führt dazu, daß die Und-Schaltung 94 mit einem invertierenden Eingang die Zählimpulse zum Takteingang des Zählers 92 weiterleitet. Sobald der Zählerstand 24 überschritten ist, springt das Ausgangssignal des Decoders auf den logischen Pegel 1, worauf die Und-Schaltung 94 weiteres Zählen unterbricht. Damit nimmt auch das Signal am Ausgang 95 der Auswerteschaltung 18 den Wert 1 an, wodurch angezeigt ist, daß seit dem letzten Ladeimpuls eine bestimmte vorgegebene Zeit vergangen ist. Damit wird ausgeschlossen, daß nach Erfüllung der ersten drei Bedingungen ein Ladeimpuls vorzeitig generiert wird.

Nachdem in der, weiteren Logikschaltung 19 (Fig. 1) überprüft worden ist, ob die vier genannten Bedingungen erfüllt sind, wird aus dem Ausgangssignal der weiteren Logikschaltung 19 im Impulsformer 20 der Ladeimpuls L erzeugt. Dieses erfolgt gemäß Fig. 6 in einfacher Weise dadurch, daß das Ausgangssignal der weiteren Logikschaltung 19 in dem Impulsformer 20 über einen Eingang 100 einem ersten Eingang einer Und-Schaltung 101 direkt und einem invertierenden, zweiten Eingang der Und-Schaltung 101 über ein Verzögerungsglied 102 zugeführt wird. Das Verzögerungsglied 102 kann in einfacher Weise durch Logikschaltungen verwirklicht werden und bestimmt die Impulsdauer des am Ausgang 103 anstehenden Ladeimpulses L.

Zur Erzeugung des Datenimpulssignals wird der Ladeimpuls der Schaltung 21 zugeführt, welche ebenfalls in Fig. 6 dargestellt ist. Dort dient der Ladeimpuls L zum Zurücksetzen eines Zählers 104, der von einem 19-kHz-Taktsignal, das einem Eingang 105 vom Frequenzteiler 22 (Fig. 1) zuführbar ist, getaktet wird. Wird ein durch einen Decoder 106 vorgegebener Schwellwert überschritten, wird die Zählung gestoppt und das an den Ausgang 107 der Schaltung 21 angeschlossene Flip-Flop 25 (Fig. 1) gekippt. Damit liefert das Flip-Flop 25 das bereits demodulierte RDS-Signal, allerdings ohne eine Differenz-Decodierung.

Fig. 7 zeigt ein Ausführungsbeispiel für die Logikschaltung 5 (Fig. 1), mit der festgestellt wird, welche der beiden möglichen Phasenlagen der Signale A und B zueinander zwischen zwei Ladeimpulsen überwiegt. Eine dementsprechende Voreinstellung für die zu erwartende Phasenlage wird mit dem Flip-Flop 123 vorgenommen. Die Störfestigkeit des Demodulators wird dadurch verbessert.

Die Signale A und B werden über Eingänge 111 und 112 je einer Verzögerungsschaltung 113, 114 zugeführt. Mit den verzögerten Signalen A und B werden Flip-Flops 115, 116 getaktet und wegen positiver Spannung am Dateneingang dadurch auch gesetzt. Ein Zurücksetzen der Flip-Flops 115, 116 erfolgt mit dem Ausgangssignal der Nicht-Exklusiv-Oder-Schaltung 110.

Sind die Signale A und B ungleich, können dementsprechend die Flip-Flops gesetzt werden, während bei gleichen Signalen die Flip-Flops 115, 116 rückgesetzt werden. Die Ausgänge der Flip-Flops 115 und 116 sind über Und-Schaltungen 117, 118 mit Takteingängen von Zählern 119, 120 verbunden, die vom bei 121 zugeführten Ladeimpuls L zurückgesetzt werden. Mit Hilfe der Und-Schaltungen 117 und 118 kann jeweils nur das Ausgangssignal desjenigen Flip-Flops 115 bzw. 116 zum jeweiligen Zähler 119 bzw. 120 gelangen, welches zuerst gesetzt wird.

Zum Zeitpunkt des Ladeimpulses wird einer der Zähler 119, 120 einen größeren Wert enthalten als der andere Zähler. Dieses wird mit Hilfe eines Komparators 122 festgestellt. In Abhängigkeit vom Vergleichsergebnis wird ein Flip-Flop 123 gesetzt, das vom Ladeimpuls L getaktet wird. Durch Zurücksetzen der Zähler 119 und 120 können die Zählungen neu beginnen. Die Ausgänge der Und-Schaltungen 117, 118 sind mit jeweils einem Eingang weiterer Und-Schaltungen 124, 125 verbunden, deren weitere Eingänge an die Ausgänge des Flip-Flops 123 angeschlossen sind.

Die Vorauswahl der Impulse an den Ausgängen der Und-Schaltungen 117 und 118 wird mit Hilfe des Flip-Flops 123 und der Und-Schaltungen 124 und 125 getroffen. Über die Oder-Schaltung 126 ergeben die jeweils ausgewählten Impulse das Signal C, die dem Ausgang 127 entnommen werden können.

Claims (10)

1. Demodulator für Radio-Daten-Signale, deren Übertragung durch Phasenumtastung eines unterdrückten Hilfsträgers erfolgt, dadurch gekennzeichnet,

• - daß das empfangene hilfsträgerfrequente Signal in ein erstes Rechtecksignal (A) mit konstantem Tastverhältnis umgewandelt wird,
• - daß ein zweites Rechtecksignal (B) gebildet wird, das die Hilfsträgerfrequenz aufweist und dessen Phasenlage zu bestimmten Zeitpunkten mit der Phasenlage des ersten Rechtecksignals (A) in Übereinstimmung gebracht wird,
• - daß eine sich ergebende Phasendifferenz zwischen den Rechtecksignalen bezüglich ihres zeitlichen Verlaufs und ihrer Größe ausgewertet wird und
• - daß bei Entstehen einer Phasendifferenz von mindestens einer vorgegebenen Größe innerhalb einer vorgegebenen Zeitspanne ein Ladeimpuls (L) abgeleitet wird, der die Phasenlage des zweiten Rechtecksignals (B) in Übereinstimmung mit der Phasenlage des ersten Rechtecksignals bringt und eine Flanke des demodulierten Radio-Daten-Signals bildet.

2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß die Phasendifferenz zwischen den Rechtecksignalen durch Bestimmung der Impulsbreite eines dritten Rechtecksignals (C) erfolgt, welches aus dem ersten und dem zweiten Rechtecksignal mit Hilfe einer Logikschaltung (5), vorzugsweise einer Exklusiv-Oder-Schaltung, abgeleitet wird.

3. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung des ersten Rechtecksignals das empfangene hilfsträgerfrequente Signal einen Zähler (32) startet, der mit einer Frequenz getaktet wird, die ein Vielfaches, vorzugsweise das Sechsundsiebzigfache, der Frequenz des Hilfsträgers beträgt, und der bei Erreichen des halben Vielfachen zurückgesetzt wird.

4. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung des zweiten Rechtecksignals (B) ein Zähler (7) vorgesehen ist, der mit einer Frequenz getaktet wird, die ein Vielfaches, vorzugsweise das Sechsundsiebzigfache, der Frequenz des Hilfsträgers beträgt und der bei Erreichen des Vielfachen zurückgesetzt wird, daß der Zählerstand, der während einer Flanke des ersten Rechtecksignals innerhalb der vom Signal (L) vorgegebenen Dauer auftritt, in einen Speicher (9) geladen wird, daß ein Komparator (11) vorgesehen ist, der den Inhalt des Speichers (9) mit dem Zählerstand vergleicht und daß bei Gleichheit eine Flanke des zweiten Rechtecksignals (B) und eine halbe Periodendauer des Hilfsträgers später die andere Flanke des zweiten Rechtecksignals (B) erzeugt wird.

5. Demodulator nach Anspruch 4, dadurch gekennzeichnet, daß ein weiterer Zähler (13) vorgesehen ist, der ebenfalls mit dem Vielfachen der Hilfsträgerfrequenz getaktet wird, daß der Ausgang des Komparators (11) mit dem Setzeingang eines Flip-Flops (12) verbunden ist, dessen Rücksetzeingang an den Ausgang eines Decoders (14) angeschlossen ist, der ein Signal abgibt, wenn der weitere Zähler einen der halben Periodendauer entsprechenden Zählerstand erreicht hat, und daß ein Ausgang des Flip-Flops (12) mit dem Rücksetzeingang des weiteren Zählers (13) verbunden ist.

6. Demodulator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ladeimpuls (L) ferner nur erzeugt wird, wenn die Phasendifferenz zwischen dem ersten und dem zweiten Rechtecksignal innerhalb der Zeit seit dem letzten Ladeimpuls schwellwertabhängig ununterbrochen abgenommen hat.

7. Demodulator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ferner ein Ladeimpuls nur abgeleitet wird, wenn die Summe aller Phasenabweichungen zwischen dem ersten und dem zweiten Rechtecksignal seit dem vorangegangenen Ladeimpuls einen vorgegebenen Schwellwert überschritten hat.

8. Demodulator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Taktsignal mit der Frequenz des Hilfsträgers aus einem Quarztaktsignal höherer Frequenz durch Frequenzteilung abgeleitet wird und daß durch weitere Frequenzteilung ein Bittaktsignal für das demodulierte Radio-Daten-Signal erzeugt wird.

9. Demodulator nach Anspruch 8, dadurch gekennzeichnet, daß für die weitere Frequenzteilung mindestens ein Schieberegister (23) vorgesehen ist, das zum Zeitpunkt des Auftretens eines aus dem Ladeimpuls (L) abgeleiteten Datenimpulssignals auf einen vorgegebenen Wert gesetzt wird.

10. Demodulator nach Anspruch 9, dadurch gekennzeichnet, daß ein Ausgang des Schieberegisters (23) mit dem Eingang eines weiteren Schieberegisters (24) verbunden ist, dessen Ausgang das Bittaktsignal führt, daß das vom Ladeimpuls (L) abgeleitete Datenimpulssignal ein Flip-Flop (25) triggert und daß das Ausgangssignal des Flip-Flops (25) und das Bittaktsignal einem Differenz-Decoder (26) zuführbar sind.