TWI521880B - 軟性電子錯誤防護裝置 - Google Patents

軟性電子錯誤防護裝置 Download PDF

Info

Publication number
TWI521880B
TWI521880B TW102103284A TW102103284A TWI521880B TW I521880 B TWI521880 B TW I521880B TW 102103284 A TW102103284 A TW 102103284A TW 102103284 A TW102103284 A TW 102103284A TW I521880 B TWI521880 B TW I521880B
Authority
TW
Taiwan
Prior art keywords
electronic switch
electronic
soft
latch
detection data
Prior art date
Application number
TW102103284A
Other languages
English (en)
Other versions
TW201431293A (zh
Inventor
溫宏斌
張竣惟
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW102103284A priority Critical patent/TWI521880B/zh
Priority to US14/046,420 priority patent/US9143117B2/en
Publication of TW201431293A publication Critical patent/TW201431293A/zh
Application granted granted Critical
Publication of TWI521880B publication Critical patent/TWI521880B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Static Random-Access Memory (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

軟性電子錯誤防護裝置
本發明係有關一種防護裝置，特別是關於一種軟性電子錯誤防護裝置。
軟性錯誤(soft error)為暫態錯誤，其係由外部粒子撞擊電晶體之敏感區域以積聚電荷，並在傳遞訊號至外端後由一記憶體閂鎖住所造成。在最近幾年，因為科技將尺寸設計的愈來愈小，同時電路中的寄生電容也愈來愈小，因此電路很容易被軟性錯誤所影響。所以，許多先進閂鎖架構被提出，以防止軟性錯誤發生。
美國專利US6380781使用負載電晶體增大電容，並減少不可預期的脈衝。然而，負載電晶體可能會造成不同的暫態，並影響正常操作。因此美國專利US6573774提出利用兩個複製閂鎖元件對邏輯值進行投票與選取，但是這樣的架構因為複製閂鎖元件所以具有過大的面積。此外，在美國專利US7038515中的C元件(C-element)用來防止軟性錯誤並修正錯誤值。但是，上述三件專利只能防止在記憶體中的軟性錯誤，並不能防止軟性錯誤在組合邏輯中發生。習知技術還有提出內建軟性錯誤回復技術(BISER，Build-In Soft Error Resilient)，以防止在記憶體與組合邏輯電路中發生軟性電子錯誤。只是BISER仍然有許多問題需要改進，例如電晶體之數量較多，此會造成軟性錯誤發生的機率提升，同時增加面積。
因此，本發明係在針對上述之困擾，提出一種軟性電子錯誤防護裝置，以解決習知所產生的問題。
本發明之主要目的，在於提供一種軟性電子錯誤防護裝置，其相較內建軟性錯誤回復技術(BISER，Build-In Soft Error Resilient)更能降低發生軟性電子錯誤機率發生，同時降低電晶體數量，減少面積。
為達上述目的，本發明提供一種軟性電子錯誤防護裝置，包 含一軟性錯誤回復閂(SERL，Soft Error Resilient Latch)，其係連接一電子元件與一時脈產生器，以接收電子元件與時脈產生器分別輸出之一軟性錯誤脈衝與一時脈訊號，並延遲軟性錯誤脈衝，且在時脈訊號之負緣時，儲存其對應之被延遲之軟性錯誤脈衝，以作為第一檢測資料。電子元件與時脈產生器連接一第一閂鎖，連接電子元件與時脈產生器，以接收軟性錯誤脈衝與時脈訊號，並在負緣時，儲存其對應之軟性錯誤脈衝，以作為第二檢測資料。軟性錯誤回復閂、第一閂鎖與時脈產生器連接一偵測裝置，其係接收時脈訊號、第一檢測資料與第二檢測資料，並在負緣提升至時脈訊號之正緣時，比較其對應之第一檢測資料與第二檢測資料，以輸出一檢測訊號。
茲為使 貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：
10‧‧‧軟性錯誤回復閂
12‧‧‧電子元件
14‧‧‧時脈產生器
16‧‧‧第一閂鎖
18‧‧‧偵測裝置
20‧‧‧第一電子開關
22‧‧‧第二電子開關
24‧‧‧第三電子開關
26‧‧‧第四電子開關
28‧‧‧第一反向器
30‧‧‧第五電子開關
32‧‧‧第六電子開關
34‧‧‧輸出寄生電容
36‧‧‧輸出寄生電容
38‧‧‧第二反向器
40‧‧‧第二閂鎖
42‧‧‧第三閂鎖
44‧‧‧偵測元件
46‧‧‧穩壓器
48‧‧‧第一P通道場效電晶體
50‧‧‧第二P通道場效電晶體
52‧‧‧第一N通道場效電晶體
54‧‧‧第二N通道場效電晶體
第1圖為本發明之裝置電路示意圖。
第2圖為本發明之軟性錯誤回復閂運作示意圖。
第3圖為本發明之軟性錯誤脈衝與時脈訊號波形圖。
第4圖為本發明之C元件電路示意圖。
請參閱第1圖，本發明之軟性電子錯誤防護裝置，亦稱為軟性錯誤回復閂鎖之資料正反器(Soft Error Resilient Latch-date flip flop，SERL-DFF)，包含一軟性錯誤回復閂(SERL，Soft Error Resilient Latch)10，連接一電子元件12與一時脈產生器14，以接收電子元件12與時脈產生器14分別輸出之一軟性錯誤脈衝與一時脈訊號CLK，並延遲軟性錯誤脈衝。且在時脈訊號CLK之負緣時，軟性錯誤回復閂10儲存其對應之被延遲之軟性錯誤脈衝，以作為第一檢測資料。電子元件12與時脈產生器14連接一第一閂鎖16，連接電子元件12與時脈產生器14，以接收軟性錯誤脈衝與時脈訊號CLK，並在負緣時，儲存其對應之軟性錯誤脈衝，以作為第二檢測資料。軟性錯誤回復閂10、第一閂鎖16與時脈產生器14連接一 偵測裝置18，其係接收時脈訊號CLK、第一檢測資料與第二檢測資料，並在負緣提升至時脈訊號CLK之正緣時，比較其對應之第一檢測資料與第二檢測資料，以輸出一檢測訊號。例如第一檢測資料與第二檢測資料於時脈訊號CLK從負緣提升至正緣時相異，則檢測訊號保持原值，檢測訊號為高準位訊號或低準位訊號。或者，第一檢測資料與第二檢測資料於時脈訊號CLK從負緣提升至正緣時相同，則檢測訊號與被比較之第二檢測資料相異，檢測訊號為高準位訊號或低準位訊號。
請同時參閱第2圖，軟性錯誤回復閂10更包含一第一電子開關20，連接一高電壓端VDD，並接收一低準位訊號VCP以導通之。第一電子開關20與電子元件12連接一第二電子開關22，其係接收軟性錯誤脈衝。第二電子開關22、時脈產生器14與偵測裝置18連接一第三電子開關24，其係接收時脈訊號CLK，並在時脈訊號CLK之負緣時導通之。第三電子開關24連接一第四電子開關26，其係透過一第一反向器28連接時脈產生器14，以接收反向之時脈訊號CLK，並在時脈訊號CLK之負緣時導通之。第四電子開關26與電子元件12連接一第五電子開關30，其係接收軟性錯誤脈衝。第五電子開關30與作為一低電壓端之接地端連接一第六電子開關32，其係接收一高準位訊號VCN以導通之，在時脈訊號CLK之負緣時，控制高準位訊號VCN與低準位訊號VCP逐漸分別降低與提升，以利用第一電子開關20與第六電子開關32延遲軟性錯誤脈衝透過第二電子開關22與第三電子開關24儲存於第三電子開關24與第四電子開關26之輸出寄生電容34、36。在此實施例中，第一電子開關20、第二電子開關22與第三電子開關24皆以P通道場效電晶體為例，第四電子開關26、第五電子開關30與第六電子開關32皆以N通道場效電晶體為例。因為極小之脈衝不能即時充放電，所以輸出寄生電容34、36使脈衝需要更努力地去改變SERL10輸出邏輯值。換言之，藉由SERL10之電容效應，可比內建軟性錯誤回復技術(BISER，Build-In Soft Error Resilient)更能降低發生軟性電子錯誤機率發生。
偵測裝置18更包含一第二反向器38，連接時脈產生器14，以接收時脈訊號CLK並將其反向之。第二反向器38與第一閂鎖16連接一第二閂鎖40，其係接收第二檢測資料與反向之時脈訊號CLK，並在上述時 脈訊號CLK之正緣時，儲存其對應之第二檢測資料。第二反向器38與軟性錯誤回復閂10連接一第三閂鎖42，其係接收第一檢測資料與反向之時脈訊號CLK，並在上述時脈訊號CLK之正緣時，儲存其對應之第一檢測資料。第二閂鎖40與第三閂鎖42連接一偵測元件44，在此以C元件(C-element)為例。偵測元件44在上述時脈訊號CLK之正緣時，接收其對應之第一檢測資料與第二檢測資料，並比較之，以輸出檢測訊號。偵測元件44更連接一穩壓器46，其係用以穩壓檢測訊號。
請繼續參閱第1圖至第3圖。當外來的粒子打到電子元件12時，電子元件12會輸出軟性電子錯誤脈衝至第一閂鎖16、第二電子開關22與第五電子開關30，同時，時脈產生器14輸出時脈訊號CLK。時脈訊號CLK傳送至第一反向器28、第二反向器38、第三電子開關24與第一閂鎖16，第一反向器28與第二反向器38將時脈訊號CLK反向輸出之。第四電子開關26從第一反向器28接收反向之時脈訊號CLK，且第一電子開關20與第六電子開關32分別接收低準位訊號VCP與高準位訊號VCN以導通之。在時脈訊號CLK之負緣時，控制高準位訊號VCN與低準位訊號VCP逐漸分別降低與提升，以利用第一電子開關20與第六電子開關32延遲時間λ，將軟性錯誤脈衝透過第二電子開關22與第三電子開關24儲存於第三電子開關24與第四電子開關26之輸出寄生電容34、36，並將此被延遲之軟性錯誤脈衝，作為第一檢測資料，即低準位訊號。第一閂鎖16在時脈訊號CLK之負緣時，儲存其對應之軟性錯誤脈衝，以作為第二檢測資料，即高準位訊號。
第二閂鎖40與第三閂鎖42從第二反向器38接收反向之時脈訊號CLK，且第二閂鎖40與第三閂鎖42分別接收第二檢測資料與第一檢測資料，並在時脈訊號CLK之負緣提升至正緣之時間點T時，分別儲存其對應之第二檢測資料與第一檢測資料，其係分別為高準位訊號與低準位訊號。同時，偵測元件44接收第一檢測資料與第二檢測資料並比較之，以輸出檢測訊號，且此檢測訊號受穩壓器46穩壓之。在此實施例中，檢測訊號係保持原值，代表有受到軟性電子錯誤之干擾，若否，則代表未受到軟性電子錯誤之干擾。為了順利在時間點T取得資料，第二閂鎖40與第三閂鎖42必須在時間點T-t1就準備儲存，並設定儲存動作直到時間點T+t2為 止。其中此兩時間點的差距必須小於軟性電子脈衝之寬度，且位於此寬度內。
本發明之偵測元件44是以C元件來實施的，且C元件之架構如第4圖所示，包含第一P通道場效電晶體48、第二P通道場效電晶體50、第一N通道場效電晶體52與第二N通道場效電晶體54。第一P通道場效電晶體48與第二N通道場效電晶體54接收一訊號A，第二P通道場效電晶體50與第一N通道場效電晶體52接收一訊號B，則第二P通道場效電晶體50與第一N通道場效電晶體52輸出一訊號Q。當A與B皆為低準位訊號時，Q為高準位訊號；當A與B皆為高準位訊號時，Q為低準位訊號；當A為低準位訊號，B為高準位訊號時，Q保持原值，即前一次的輸出值；當A為高準位訊號，B為低準位訊號時，Q亦保持原值，即前一次的輸出值。
對於不同中子對元件的攻擊(striking)，被累積的電荷具有不同的攻擊率。令F、K、A、Q s 、Q分別為具有能量之中子流量、個別技術匹配參數、敏感面積、電荷蒐集斜率、累積電量，對應累積電荷之機率
考慮Q為20fC(庫侖)、50fC、80fC、120fC，並將時脈訊號之週期設定為1奈秒，同時分割為1000份，利用上述R(Q)去測量軟性電子錯誤率，同時比較SERL-DFF與BISER，如表一與表二所示。從表一與表二可知，SERL-DFF的軟性電子錯誤率比BISER更低，且當延遲時間為93微微秒或109微微秒時，SERL-DFF的軟性電子錯誤率皆為0，這是因為延遲時間比軟性錯誤脈衝之寬度更大的緣故。
此外，若將SERL-DFF的電晶體數量與BISER相比，如表三所示，可知SERL-DFF的電晶體數量更少，因此所佔面積亦較低。
綜上所述，本發明不但具有較小面積，且可有效降低發生軟性電子錯誤機率。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧軟性錯誤回復閂
12‧‧‧電子元件
14‧‧‧時脈產生器
16‧‧‧第一閂鎖
18‧‧‧偵測裝置
20‧‧‧第一電子開關
22‧‧‧第二電子開關
24‧‧‧第三電子開關
26‧‧‧第四電子開關
28‧‧‧第一反向器
30‧‧‧第五電子開關
32‧‧‧第六電子開關
38‧‧‧第二反向器
40‧‧‧第二閂鎖
42‧‧‧第三閂鎖
44‧‧‧偵測元件
46‧‧‧穩壓器

Claims (8)

  1. 一種軟性電子錯誤防護裝置，包括：一軟性錯誤回復閂(SERL，Soft Error Resilient Latch)，連接一電子元件與一時脈產生器，以接收該電子元件與該時脈產生器分別輸出之一軟性錯誤脈衝與一時脈訊號，並延遲該軟性錯誤脈衝，且在該時脈訊號之負緣時，儲存其對應之被延遲之該軟性錯誤脈衝，以作為第一檢測資料；一第一閂鎖，連接該電子元件與該時脈產生器，以接收該軟性錯誤脈衝與該時脈訊號，並在該負緣時，儲存其對應之該軟性錯誤脈衝，以作為第二檢測資料；以及一偵測裝置，連接該軟性錯誤回復閂、該第一閂鎖與該時脈產生器，以接收該時脈訊號、該第一檢測資料與該第二檢測資料，並在該負緣提升至該時脈訊號之正緣時，比較其對應之該第一檢測資料與該第二檢測資料，以輸出一檢測訊號；其中該軟性錯誤回復閂更包含：一第一電子開關，連接一高電壓端，並接收一低準位訊號以導通之；一第二電子開關，連接該第一電子開關與該電子元件，並接收該軟性錯誤脈衝；一第三電子開關，連接該第二電子開關、該時脈產生器與該偵測裝置，以接收該時脈訊號，並在該負緣時導通之；一第四電子開關，連接該第三電子開關，並透過一第一反向器連接該時脈產生器，以接收反向之該時脈訊號，並在該負緣時導通之；一第五電子開關，連接該第四電子開關與該電子元件，以接收該軟性錯誤脈衝；以及一第六電子開關，連接該第五電子開關與一低電壓端，並接收一高 準位訊號以導通之，在該負緣時，該高準位訊號與該低準位訊號逐漸分別降低與提升，以利用該第一電子開關與該第六電子開關延遲該軟性錯誤脈衝透過該第二電子開關與該第三電子開關儲存於該第三電子開關之輸出寄生電容。
  2. 如請求項1所述之軟性電子錯誤防護裝置，其中該第一檢測資料與該第二檢測資料於該正緣時相異，則該檢測訊號保持原值，該檢測訊號為高準位訊號或低準位訊號。
  3. 如請求項1所述之軟性電子錯誤防護裝置，其中該第一檢測資料與該第二檢測資料於該正緣時相同，則該檢測訊號與該正緣對應之該第二檢測資料相異，該檢測訊號為高準位訊號或低準位訊號。
  4. 如請求項1所述之軟性電子錯誤防護裝置，其中該第一電子開關、該第二電子開關與該第三電子開關皆為P通道場效電晶體，該第四電子開關、該第五電子開關與該第六電子開關皆為N通道場效電晶體。
  5. 如請求項1所述之軟性電子錯誤防護裝置，其中該低電壓端為接地端。
  6. 如請求項1所述之軟性電子錯誤防護裝置，其中該偵測裝置更包含：一第二反向器，連接該時脈產生器，以接收該時脈訊號並將其反向之；一第二閂鎖，連接該第二反向器與該第一閂鎖，以接收該第二檢測資料與反向之該時脈訊號，並在該正緣時，儲存其對應之該第二檢測資料；一第三閂鎖，連接該第二反向器與該軟性錯誤回復閂，以接收該第一檢測資料與該反向之該時脈訊號，並在該正緣時，儲存其對應之該第一檢測資料；以及一偵測元件，連接該第二閂鎖與該第三閂鎖，且在該正緣時，接收其對應之該第一檢測資料與該第二檢測資料，並比較之，以輸出該檢測訊號。
  7. 如請求項6所述之軟性電子錯誤防護裝置，更包含一穩壓器，其係連接該偵測元件，以穩壓該檢測訊號。
  8. 如請求項6所述之軟性電子錯誤防護裝置，其中該偵測元件為C元件。
TW102103284A 2013-01-29 2013-01-29 軟性電子錯誤防護裝置 TWI521880B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102103284A TWI521880B (zh) 2013-01-29 2013-01-29 軟性電子錯誤防護裝置
US14/046,420 US9143117B2 (en) 2013-01-29 2013-10-04 Soft error protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102103284A TWI521880B (zh) 2013-01-29 2013-01-29 軟性電子錯誤防護裝置

Publications (2)

Publication Number Publication Date
TW201431293A TW201431293A (zh) 2014-08-01
TWI521880B true TWI521880B (zh) 2016-02-11

Family

ID=51224402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103284A TWI521880B (zh) 2013-01-29 2013-01-29 軟性電子錯誤防護裝置

Country Status (2)

Country Link
US (1) US9143117B2 (zh)
TW (1) TWI521880B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113348627B (zh) * 2019-01-31 2024-09-17 华为技术有限公司 一种缓冲电路、分频电路以及通信设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216655A (ja) * 1993-01-13 1994-08-05 Nec Corp 復調回路
US6380781B1 (en) 1999-11-01 2002-04-30 Intel Corporation Soft error rate tolerant latch
FR2815197B1 (fr) * 2000-10-06 2003-01-03 St Microelectronics Sa Circuit asynchrone pour la detection et la correction de l'erreur induite et procede de mise en oeuvre
US6573774B1 (en) 2002-03-25 2003-06-03 Aeroflex Utmc Microelectronic Systems, Inc. Error correcting latch
US7038515B2 (en) 2003-12-19 2006-05-02 Intel Corporation Soft-error rate hardened pulsed latch
US7650550B2 (en) * 2007-02-27 2010-01-19 Globalfoundries Inc. Over temperature detection apparatus and method thereof
KR100945899B1 (ko) * 2007-06-01 2010-03-05 삼성전자주식회사 지연고정루프를 이용한 온도센싱회로 및 온도센싱방법
US8255748B2 (en) * 2009-03-31 2012-08-28 Freescale Semiconductor, Inc. Soft error and transient error detection device and methods therefor
US8407540B2 (en) * 2009-07-06 2013-03-26 Arm Limited Low overhead circuit and method for predicting timing errors
US8332698B2 (en) * 2010-05-21 2012-12-11 Apple Inc. Scan latch with phase-free scan enable
US8499265B2 (en) * 2011-02-14 2013-07-30 Nanya Technology Corporation Circuit for detecting and preventing setup fails and the method thereof
US8502561B2 (en) * 2011-07-01 2013-08-06 Arm Limited Signal value storage circuitry with transition detector

Also Published As

Publication number Publication date
TW201431293A (zh) 2014-08-01
US9143117B2 (en) 2015-09-22
US20140215286A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
US9760672B1 (en) Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling
US8278979B2 (en) Digital circuits with adaptive resistance to single event upset
US7332937B2 (en) Dynamic logic with adaptive keeper
US7619455B2 (en) Digital single event transient hardened register using adaptive hold
US10340917B2 (en) Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
US20100244918A1 (en) Soft error and transient error detection device and methods therefor
Liang et al. Design of a radiation hardened latch for low-power circuits
US20080115023A1 (en) Set hardened register
KR101906371B1 (ko) 듀티 사이클 에러 누적 회로 및 이를 포함하는 듀티 사이클 보정 회로
Thomson et al. On-chip monitors of supply noise generated by system-level ESD
US20220166431A1 (en) Method for mitigation of droop timing errors including a droop detector and dual mode logic
US8305125B2 (en) Low latency synchronizer circuit
US9536625B1 (en) Circuitry and method for critical path timing speculation in RAMs
Lin et al. Device and architecture concurrent optimization for FPGA transient soft error rate
Zheng A Comparison of Digital Droop Detection Techniques in ASAP7 FinFET
CN103812472A (zh) 抗单粒子瞬态效应的触发器
TWI521880B (zh) 軟性電子錯誤防護裝置
Simionovski et al. A bulk built-in current sensor for set detection with dynamic memory cell
Veeravalli et al. Performance of radiation hardening techniques under voltage and temperature variations
She et al. Tunable SEU-tolerant latch
US20190372561A1 (en) Power- and area-efficient clock detector
TW200933164A (en) Transient detection circuit and integrated circuit
CN114509929A (zh) 时间数字转换系统
Reddy et al. Radiation hardened by design technique to mitigate single event transients in combinational logic circuits
Lanot et al. Fault mitigation strategies for Single Event Transients on SAR converters

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees