CN1464636A - 数字时钟恢复装置 - Google Patents
数字时钟恢复装置 Download PDFInfo
- Publication number
- CN1464636A CN1464636A CN02122920A CN02122920A CN1464636A CN 1464636 A CN1464636 A CN 1464636A CN 02122920 A CN02122920 A CN 02122920A CN 02122920 A CN02122920 A CN 02122920A CN 1464636 A CN1464636 A CN 1464636A
- Authority
- CN
- China
- Prior art keywords
- signal
- interpolation
- clock
- counter
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
一种涉及数字信息传输的数字时钟恢复装置，包括A/D采样器，其特征在于：时钟恢复锁相环由插补和抽取器、时钟误差检测单元、环路滤波器、数字控制振荡器构成，该锁相环求得基带信号的多倍信号速率输出，数字控制振荡器向插补器提供插补位置，而且指示插补运算结果是否有效数据以供抽取器使用，插补和抽取器根据输入的信号计算恢复数值，其变换过程采用有限长度滤波器通过相应的插补结构实现，时钟误差检测单元根据恢复的数值计算恢复误差，环路滤波器滤波处理后，输出振荡步长控制信号进入数字控制振荡器，每个振荡步长控制信号的值会被相应多次地重复使用，本发明精度高、性能强、成本低。
Description
技术领域
本发明涉及数字信息的传输，尤其涉及一种数字时钟恢复装置。
背景技术
通讯是信号通过信道传送和接收的过程，无论有线还是无线信道，其带宽都是有限的，如果发送信号的频谱较宽，大于信道带宽，如二进制或多进制方波信号，通过有限带宽信道后，就会出现限带现象，反映在时域方面即码间干扰ISI。
消除码间干扰的主要方法是对发送信号进行奈奎斯特Nyquist整形，将发送信号的频谱限制在信道有效带宽范围内，就可以使信号频谱在信道传送过程中几乎不受有限带宽的影响，此时在收端按照发端速率进行正确的采样，就能完全恢复发送的信号，消除码间干扰。
时钟恢复，也称为时钟同步，需要解决采样点的选择问题，例如对于数字视频广播来说，发送端的信号速率是已知且固定的，也就是待恢复时钟的频率是确定的，因此数字视频广播接收机时钟恢复的主要任务是解决时钟相位恢复。
对于上述时钟恢复问题，通常采用的方法是如图1所示的变速率采样系统，对于接收到的中频信号首先进行正交分离和载波恢复，生成同相I信号和正交Q信号，随后时钟恢复电路与模拟/数字变换，即A/D采样电路一起工作，就可以产生出经过时钟恢复后的、数字化的同相和正交信号，供匹配滤波及其他后续处理过程使用，由于A/D采样速率直接受到时钟恢复电路和压控振荡器VCO的控制，因此称之为变速率采样系统。
由于A/D变换器和压控振荡器VCO是模拟电路，如果时钟恢复锁相环部分也用模拟电路设计，则整个时钟恢复系统为模拟电路，如果时钟恢复锁相环用数字电路设计，则整个时钟恢复系统称为数字模拟混合电路。
无论是纯模拟电路方案还是数字模拟混合电路方案，其压控振荡器VCO部分都必须用模拟电路实现，模拟电路的缺点是工艺难以精确控制，性能会受到温度、湿度等影响产生漂移，因此变速率采样系统很难获得高精度的时钟恢复结果，从而使接收机信噪比不可能做得太高，信号质量稍差，而且，模拟电路设计难度高，功耗大，也对接收机设计带来不利影响。
发明内容
本发明的目的在于提供一种精度高且性能强的数字时钟恢复装置。
本发明所采用的技术方案为：这种数字时钟恢复装置，包括A/D采样器，A/D采样器对来自射频接收器件的中频正交幅度调制信号进行采样，将模拟信号变换到数字信号，采样频率是正交幅度调制信号中基带信号速率的四倍以上，采样后的信号经正交幅度调制的解调，生成正交幅度调制基带信号，该基带信号由I、Q两路互相正交的信号组成，其特征在于：它还包括时钟恢复锁相环，该时钟恢复锁相环由插补和抽取器、时钟误差检测单元、环路滤波器、数字控制振荡器NCO构成，该时钟恢复锁相环在正交幅度调制基带信号上工作，求得基带信号的I、Q两路正交信号的多倍信号速率输出，即对每个正交幅度调制基带数据恢复出多个采样点；数字控制振荡器NCO向插补和抽取器中的插补器提供插补运算位置，而且指示插补运算结果是否有效数据以供插补和抽取器中的抽取器使用；插补和抽取器根据输入的基带信号的I、Q两路正交信号计算待恢复时钟采样点的数值，其插补过程采用固定系数的有限长度滤波器形式的插补结构实现，其抽取过程利用寄存器实现；时钟误差检测单元根据抽取器输出的每个基带数据I、Q两路信号的多个时钟采样点数值计算时钟恢复误差；环路滤波器对时钟误差检测单元的计算结果进行滤波处理从而修正设定的时钟跟踪中心点，输出数字控制振荡器NCO的振荡步长控制信号，数字控制振荡器NCO根据振荡步长控制信号周期性的给出插补运算和抽取控制信号，为生成一个基带数据的多次采样，每个振荡步长控制信号的值会被数字控制振荡器NCO相应多次地重复使用。
时钟恢复锁相环求得基带信号的I、Q两路的正交信号的4倍信号速率输出，即指输出相对于输入的基带信号X(mTs)的恢复数值Y(nT/4)的值：
当n＝4k，k＝0，1，2，...时，Y(nT/4)为Y(kT)，k＝0，1，2，...，即正确时钟时刻正交幅度调制信号的数值；
当n＝4k+1，k＝0，1，2，...时，Y(nT/4)为Y(kT+T/4)，k＝0，1，2，...，即正确时钟时刻再过1/4相位时正交幅度调制信号的数据；
当n＝4k+2，k＝0，1，2，...时，Y(nT/4)为Y(kT+T/2)，k＝0，1，2，...，即正确时钟时刻再过1/2相位的正交幅度调制信号的数据；
当n＝4k+3，k＝0，1，2，...时，Y(nT/4)为Y(kT+3T/4)，k＝0，1，2，...，即正确时钟时刻再过3/4相位的正交幅度调制信号的数据；
时钟误差检测单元采用组合逻辑电路，其结构为：
Err＝I_Symbol*(I_Half1-I_Half_2)+Q_Symbol*(Q_Half_l-Q_Half_2)
其中：I_Symbol和Q_Symbol分别为采样时刻点I、Q路恢复数值，即插补和抽取器输出的Y(nT/4)，n＝4k；
I_Half_1和Q_Half_1分别为采样时刻过1/4相位的I、Q路恢复数值，即插补和抽取器输出的Y(nT/4)，n＝4k+1；
I_Half_2和Q_Half_2分别为采样时刻点过1/2相位的I、Q路恢复数值，即插补和抽取器输出的Y(nT/4)，n＝4k+2；时钟误差检测单元的计算结果Err输至环路滤波器；
环路滤波器使用一阶环路滤波电路，该一阶环路滤波电路由比例支路Kp加积分支路Ki构成，比例支路Kp对时钟误差检测单元的计算结果Err进行乘比例系数Kp的操作，积分支路对计算结果Err进行累加再乘积分系数Ki的操作，这两条支路在加法器LPF合并计算结果，Kp和Ki的值通过寄存器设定；
一阶环路滤波电路中比例支路Kp和积分支路Ki的系数可分别通过移位器将各支路的系数减小，其系数切换由Lock信号控制，Lock信号将导致大滤波系数工作时累计在积分支路Ki中的值被锁存在寄存器Pll_Center中，并经加法器Center累加后输出调整时钟跟踪中心点Symbol_Rate；
移位器对比例支路Kp的系数右移5位，对积分支路Ki的系数右移7位，即比例支路Kp和积分支路Ki的系数分别缩小到原系数的1/32和1/128；
插补和抽取器中的有限长度滤波器FIR采用4阶立方插补结构，其运算方程为：
q-1(u)＝-1/6*U3+1/2*U2-1/3*U
q0(u)＝1/2*U3-U2-1/2*U+1
q1(u)＝-1/2*U3+1/2*U2+U
q2(u)＝1/6*U3-1/6*U
数字控制振荡器NCO为一计数器装置，振荡步长控制信号经过计数计算，指示插补运算的位置和插补结果的有效性；
计数器为可设初值的减1溢出计数器，计数器溢出的条件是计数器Z-1减1后小于1，溢出后给计数器Z-1赋初值为当前计数器Z-1的值-1+振荡步长控制信号的值；数字控制振荡器NCO运行过程中，如果计数器Z-1减1后大于1，则有效判断值mk为高电平，表示输出结果uk无效，插补器根据输出结果uk计算的结果也无效，不被抽取，计数器Z-1减1后的结果也保存到计数器Z-1中；如果数字控制振荡器NCO减1后溢出，则有效判断值mk为低电平，表示输出结果uk有效，插补器根据输出结果uk计算的结果也有效，会被抽取，同时计数器Z-1会被赋值为原计数器Z-1值-1+振荡步长控制信号的值。
本发明的有益效果为：在本发明中，采用数字技术实现了正交幅度调制基带信号的时钟恢复，不再使用大多数锁相环都必须使用的采用模拟电路设计的压控振荡器VCO，这就大大提高了时钟恢复的精度，降低系统设计难度，全数字设计也非常有利于芯片设计，降低系统造价和功耗，提高系统本发明的性能；本发明对基带信号的I、Q两路的正交信号的恢复4倍信号速率输出，这样有利于数据采样、计算，压缩系统造价和功耗，使本发明更适合于工程应用，进一提高了本发明的实用性；环路滤波器使用一阶环路滤波电路，结构简单、适用，大滤波系数的应用加快滤波锁定速度，通过移位器降低滤波支路的系数，并对时钟跟踪中心点予以自动补偿，使时钟恢复锁相环工作中心点落在小滤波系数可以捕捉的范围内，保证小滤波系数能正常工作，进一步提高精度，提高了本发明的工作可靠性和实用性；插补和抽取器中采用4阶立方插补结构的有限长度滤波器，可以保证精度，且不至于大幅度提高成本，提高性能造价比，使本发明更具实用性；数字控制振荡器NCO采用计数器结构，电路简单，成本低廉。
总之，本发明性能强、精度高、成本低，可实现快速精确锁定，适合于数字信息传输的时钟恢复，如数字视频广播等。
附图说明
图1为现有时钟恢复装置的结构示意图；
图2为本发明结构示意图；
图3为数字控制振荡器NCO电路示意图；
图4为插补结构电路原理图；
图5为时钟误差检测单元电路示意图；
图6为环路滤波器电路示意图。
具体实施方式
下面根据附图和实施例对本发明作进一步详细说明：
根据图2、图3、图4、图5和图6，本发明包括A/D采样器，A/D采样器对来自射频接收器件的中频正交幅度调制信号进行采样，将模拟信号变换到数字信号，采样频率是正交幅度调制信号中基带信号速率的四倍以上，采样后的信号经正交幅度调制的解调，生成正交幅度调制基带信号，该基带信号由I、Q两路互相正交的信号组成，它还包括时钟恢复锁相环1，该时钟恢复锁相环1由插补和抽取器11、时钟误差检测单元12、环路滤波器13、数字控制振荡器NCO14构成，该时钟恢复锁相环1在正交幅度调制QAM基带信号上工作，求得基带信号的I、Q两路正交信号的4倍信号速率输出，即对每个正交幅度调制QAM基带数据恢复出多个采样点；数字控制振荡器NCO14向插补和抽取器11中的插补器提供插补运算位置，而且指示插补运算结果是否有效数据以供插补和抽取器11中的抽取器使用；插补和抽取器11根据输入的基带信号的I、Q两路正交信号计算待恢复时钟采样点的数值，其插补过程采用固定系数的有限长度滤波器FIR形式的插补结构实现，其抽取过程利用寄存器实现；时钟误差检测单元12根据抽取器输出的每个基带数据I、Q两路信号的多个时钟采样点数值计算时钟恢复误差；环路滤波器13对时钟误差检测单元12的计算结果进行滤波处理从而修正设定的时钟跟踪中心点Symbol_Rate，输出数字控制振荡器NCO14的振荡步长控制信号Wk，数字控制振荡器NCO14根据振荡步长控制信号Wk周期性的给出插补运算和抽取控制信号，为生成一个基带数据的多次采样，每个振荡步长控制信号Wk的值会被数字控制振荡器NCO14重复使用4次。
时钟恢复锁相环1求得基带信号的I、Q两路的正交信号的4倍信号速率输出，即指输出相对于输入的基带信号X(mTs)的恢复数值Y(nT/4)的值：
当n＝4k，k＝0，1，2，...时，Y(nT/4)为Y(kT)，k＝0，1，2，...，即正确时钟时刻正交幅度调制QAM信号的数值；
当n＝4k+1，k＝0，1，2，...时，Y(nT/4)为Y(kT+T/4)，k＝0，1，2，...，即正确时钟时刻再过1/4相位时正交幅度调制QAM信号的数据；
当n＝4k+2，k＝0，1，2，...时，Y(nT/4)为Y(kT+T/2)，k＝0，1，2...，即正确时钟时刻再过1/2相位的正交幅度调制QAM信号的数据；
当n＝4k+3，k＝0，1，2，...时，Y(nT/4)为Y(kT+3T/4)，k＝0，1，2，...，即正确时钟时刻再过3/4相位的正交幅度调制QAM信号的数据；
时钟误差检测单元12采用组合逻辑电路，如图5所示，其结构为：
Err＝I_Symbol*(I_Half_1-I_Half_2)+Q_Symbol*(Q_Half_1-Q_Half_2)
其中：I_Symbol和Q_Symbol分别为采样时刻点I、Q路恢复数值，即插补和抽取器11输出的Y(nT/4)，n＝4k；
I_Half_1和Q_Half_1分别为采样时刻过1/4相位的I、Q路恢复数值，即插补和抽取器11输出的Y(nT/4)，n＝4k+1；
I_Half_2和Q_Half_2分别为采样时刻点过1/2相位的I、Q路恢复数值，即插补和抽取器11输出的Y(nT/4)，n＝4k+2；时钟误差检测单元12的计算结果Err输至环路滤波器13，如图6所示，环路滤波器13使用一阶环路滤波电路，该一阶环路滤波电路由比例支路Kp加积分支路Ki构成，比例支路Kp对时钟误差检测单元12的计算结果Err进行乘比例系数Kp的操作，积分支路对计算结果Err进行累加再乘积分系数Ki的操作，这两条支路在加法器LPF合并计算结果，Kp和Ki的值通过寄存器设定，该一阶环路滤波电路中比例支路Kp和积分支路Ki的系数可分别通过移位器将各支路的系数减小，移位器对比例支路Kp的系数右移5位，对积分支路Ki的系数右移7位，即比例支路Kp和积分支路Ki的系数分别缩小到原系数的1/32和1/128，其系数切换由Lock信号控制，Lock信号将导致大滤波系数工作时累计在积分支路Ki中的值被锁存在Pll_Center寄存器Z-1中，如图6右部所示，并经加法器Center累加后输出调整时钟跟踪中心点Symbol_Rate，信号Start为低电平时将使环路滤波输入设为零，从而清除环路滤波器14各寄存器中锁存的值。
插补和抽取器11中的有限长度滤波器FIR采用4阶立方插补结构，其电路如图4所示，图4中标明Z-1的模块是数字信号处理中的单位延迟模块，电路实现为D型触发器，其运算方程为：
q-1(u)＝-1/6*U3+1/2*U2-1/3*U
q0(u)＝1/2*U3-U2-1/2*U+1
q1(u)＝-1/2*U3+1/2*U2+U
q2(u)＝1/6*U3-1/6*U；
数字控制振荡器NCO14为一可设初值的减1溢出计数器装置，振荡步长控制信号Wk经过计数计算，指示插补运算的位置和插补结果的有效性，如图3所示，其中输出结果uk为插补位置，送给插补器使用，有效判断值mk为1-bit数据有效信号，供抽取器使用，Z-1为数字信号处理电路中的单位延迟模块，电路使用D触发器实现，左半部分是减1计数器逻辑，计数器溢出的条件是计数器Z-1减1后小于1，溢出后给计数器Z-1赋初值为当前计数器Z-1的值-1+振荡步长控制信号Wk的值；数字控制振荡器NCO14运行过程中，如果计数器Z-1减1后大于1，则有效判断值mk为高电平，表示输出结果uk无效，插补器根据输出结果uk计算的结果也无效，不被抽取，计数器Z-1减1后的结果也保存到计数器Z-1中；如果数字控制振荡器NCO14减1后溢出，则有效判断值mk为低电平，表示输出结果uk有效，插补器根据输出结果uk计算的结果也有效，会被抽取，同时计数器Z-1会被赋值为原计数器Z-1值-1+振荡步长控制信号Wk的值，标明“Guard＞1.0”的电路单元保证重新设定的计数器初值大于1，否则减1操作会出现错误，该电路是一个简单的比较器和一个二选一电路，以上可以看出，数字控制振荡器NCO14实际上在振荡步长控制信号Wk控制下完成插补和抽取位置计算，振荡步长控制信号Wk是环路滤波器13的输出结果，时钟恢复锁相环1稳定后，振荡步长控制信号Wk就是插补和抽取的“步长”，由于时钟恢复锁相环1需要为每个数据恢复出4个采样点，这4个采样点是等时间间隔分布的，因此每个振荡步长控制信号Wk值会被重复利用4次，图3中右边的寄存器Wk_Reg用来保存振荡步长控制信号Wk值，通过采样点计数，用以说明当前是第几个采样点，保证振荡步长控制信号Wk被重复使用4次，由于时钟恢复锁相环1的捕捉速度基本上是固定的，Lock信号通过计数器就可以简单控制，环路滤波器13的输出振荡步长控制信号Wk在时钟恢复锁相环1稳定后，实际上就等于T/4信号速率时间，它用于控制数字控制振荡器NCO14，最终控制插补和抽取器11的操作。
Claims (9)
1.一种数字时钟恢复装置，包括A/D采样器，A/D采样器对来自射频接收器件的中频正交幅度调制信号进行采样，将模拟信号变换到数字信号，采样频率是正交幅度调制信号中基带信号速率的四倍以上，采样后的信号经正交幅度调制的解调，生成正交幅度调制基带信号，该基带信号由I、Q两路互相正交的信号组成，其特征在于：它还包括时钟恢复锁相环(1)，该时钟恢复锁相环(1)由插补和抽取器(11)、时钟误差检测单元(12)、环路滤波器(13)、数字控制振荡器NCO(14)构成，该时钟恢复锁相环(1)在正交幅度调制(QAM)基带信号上工作，求得基带信号的I、Q两路正交信号的多倍信号速率输出，即对每个正交幅度调制(QAM)基带数据恢复出多个采样点；数字控制振荡器NCO(14)向插补和抽取器(11)中的插补器提供插补运算位置，而且指示插补运算结果是否有效数据以供插补和抽取器(11)中的抽取器使用；插补和抽取器(11)根据输入的基带信号的I、Q两路正交信号计算待恢复时钟采样点的数值，其插补过程采用固定系数的有限长度滤波器(FIR)形式的插补结构实现，其抽取过程利用寄存器实现；时钟误差检测单元(12)根据抽取器输出的每个基带数据I、Q两路信号的多个时钟采样点数值计算时钟恢复误差；环路滤波器(13)对时钟误差检测单元(12)的计算结果进行滤波处理从而修正设定的时钟跟踪中心点(Symbol_Rate)，输出数字控制振荡器NCO(14)的振荡步长控制信号(Wk)，数字控制振荡器NCO(14)根据振荡步长控制信号(Wk)周期性的给出插补运算和抽取控制信号，为生成一个基带数据的多次采样，每个振荡步长控制信号(Wk)的值会被数字控制振荡器NCO(14)相应多次地重复使用。
2.根据权利要求1所述的数字时钟恢复装置，其特征在于：所述的时钟恢复锁相环(1)求得基带信号的I、Q两路的正交信号的4倍信号速率输出，即指输出相对于输入的基带信号X(mTs)的恢复数值Y(nT/4)的值：
当n＝4k，k＝0，1，2，...时，Y(nT/4)为Y(kT)，k＝0，1，2，...，即正确时钟时刻正交幅度调制(QAM)信号的数值；
当n＝4k+1，k＝0，1，2，...时，Y(nT/4)为Y(kT+T/4)，k＝0，1，2，...，即正确时钟时刻再过1/4相位时正交幅度调制(QAM)信号的数据；
当n＝4k+2，k＝0，1，2，...时，Y(nT/4)为Y(kT+T/2)，k＝0，1，2，...，即正确时钟时刻再过1/2相位的正交幅度调制(QAM)信号的数据；
当n＝4k+3，k＝0，1，2，...时，Y(nT/4)为Y(kT+3T/4)，k＝0，1，2，...，即正确时钟时刻再过3/4相位的正交幅度调制(QAM)信号的数据；
3.根据权利要求1所述的数字时钟恢复装置，其特征在于：所述的时钟误差检测单元(12)采用组合逻辑电路，其结构为：
Err＝I_Symbol*(I_Half_1-I_Half_2)+Q_Symbol*(Q_Half_l-Q_Half_2)
其中：I_Symbol和Q_Symbol分别为采样时刻点I、Q路恢复数值，即插补和抽取器(11)输出的Y(nT/4)，n＝4k；
I_Half_1和Q_Half_1分别为采样时刻过1/4相位的I、Q路恢复数值，即插补和抽取器(11)输出的Y(nT/4)，n＝4k+1；
I_Half_2和Q_Half_2分别为采样时刻点过1/2相位的I、Q路恢复数值，即插补和抽取器(11)输出的Y(nT/4)，n＝4k+2；时钟误差检测单元(12)的计算结果(Err)输至环路滤波器(13)。
4.根据权利要求1所述的数字时钟恢复装置，其特征在于：所述的环路滤波器(13)使用一阶环路滤波电路，该一阶环路滤波电路由比例支路(Kp)加积分支路(Ki)构成，比例支路(Kp)对时钟误差检测单元(12)的计算结果(Err)进行乘比例系数Kp的操作，积分支路对计算结果(Err)进行累加再乘积分系数Ki的操作，这两条支路在加法器(LPF)合并计算结果，Kp和Ki的值通过寄存器设定。
5.根据权利要求4所述的数字时钟恢复装置，其特征在于：所述的一阶环路滤波电路中比例支路(Kp)和积分支路(Ki)的系数可分别通过移位器将各支路的系数减小，其系数切换由Lock信号控制，Lock信号将导致大滤波系数工作时累计在积分支路(Ki)中的值被锁存在寄存器Pll_Center(Z-1)中，并经加法器(Center)累加后输出调整时钟跟踪中心点(Symbol_Rate)。
6.根据权利要求5所述的数字时钟恢复装置，其特征在于：所述的移位器对比例支路(Kp)的系数右移5位，对积分支路(Ki)的系数右移7位，即比例支路(Kp)和积分支路(Ki)的系数分别缩小到原系数的1/32和1/128。
7.根据权利要求1或3所述的数字时钟恢复装置，其特征在于：所述的插补和抽取器(11)中的有限长度滤波器(FIR)采用4阶立方插补结构，其运算方程为：
q-1(u)＝-1/6*U3+1/2*U2-1/3*U
q0(u)＝1/2*U3-U2-1/2*U+1
q1(u)＝-1/2*U3+1/2*U2+U
q2(u)＝1/6*U3-1/6*U
8.根据权利要求1所述的数字时钟恢复装置，其特征在于：所述的数字控制振荡器NCO(14)为一计数器装置，振荡步长控制信号(Wk)经过计数计算，指示插补运算的位置和插补结果的有效性。
9.根据权利要求8所述的数字时钟恢复装置，其特征在于：所述的计数器为可设初值的减1溢出计数器，计数器溢出的条件是计数器(Z-1)减1后小于1，溢出后给计数器(Z-1)赋初值为当前计数器(Z-1)的值-1+振荡步长控制信号(Wk)的值；数字控制振荡器NCO(14)运行过程中，如果计数器(Z-1)减1后大于1，则有效判断值(mk)为高电平，表示输出结果(uk)无效，插补器根据输出结果(uk)计算的结果也无效，不被抽取，计数器(Z-1)减1后的结果也保存到计数器(Z-1)中；如果数字控制振荡器NCO(14)减1后溢出，则有效判断值(mk)为低电平，表示输出结果(uk)有效，插补器根据输出结果(uk)计算的结果也有效，会被抽取，同时计数器(Z-1)会被赋值为原计数器(Z-1)值-1+振荡步长控制信号(Wk)的信。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021229201A CN1219357C (zh) | 2002-06-06 | 2002-06-06 | 数字时钟恢复装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021229201A CN1219357C (zh) | 2002-06-06 | 2002-06-06 | 数字时钟恢复装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1464636A true CN1464636A (zh) | 2003-12-31 |
| CN1219357C CN1219357C (zh) | 2005-09-14 |
Family
ID=29743369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021229201A Expired - Fee Related CN1219357C (zh) | 2002-06-06 | 2002-06-06 | 数字时钟恢复装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1219357C (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008003196A1 (fr) * | 2006-06-27 | 2008-01-10 | Zte Corporation | Dispositif d'extraction et procédé de commande destinés à produire un signal d'accès à des services tarifaires |
| CN101018051B (zh) * | 2006-02-01 | 2010-10-20 | 恩益禧电子股份有限公司 | 时钟和数据恢复电路 |
| CN101272362B (zh) * | 2008-05-08 | 2011-01-05 | 中兴通讯股份有限公司 | 一种基带信号的恢复方法 |
| CN101640654B (zh) * | 2009-07-27 | 2011-11-09 | 北京航空航天大学 | 一种用于卫星通信系统的超低码速率psk解调器 |
| CN103051332A (zh) * | 2011-10-17 | 2013-04-17 | 瑞萨电子株式会社 | 半导体装置、接收器、发送器、收发器和通信系统 |
| CN105099442A (zh) * | 2014-05-22 | 2015-11-25 | 亚德诺半导体集团 | 模块化信号采集与检测的装置和方法 |
| WO2017070826A1 (zh) * | 2015-10-26 | 2017-05-04 | 华为技术有限公司 | 一种时钟性能监控系统、方法及装置 |
| WO2019205670A1 (zh) * | 2018-04-27 | 2019-10-31 | 华为技术有限公司 | 相位检测方法、相位检测电路及时钟恢复装置 |
| CN113691475A (zh) * | 2021-08-25 | 2021-11-23 | 湖南迈克森伟电子科技有限公司 | 一种ook解调电路 |
-
2002
- 2002-06-06 CN CNB021229201A patent/CN1219357C/zh not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101018051B (zh) * | 2006-02-01 | 2010-10-20 | 恩益禧电子股份有限公司 | 时钟和数据恢复电路 |
| WO2008003196A1 (fr) * | 2006-06-27 | 2008-01-10 | Zte Corporation | Dispositif d'extraction et procédé de commande destinés à produire un signal d'accès à des services tarifaires |
| CN101272362B (zh) * | 2008-05-08 | 2011-01-05 | 中兴通讯股份有限公司 | 一种基带信号的恢复方法 |
| CN101640654B (zh) * | 2009-07-27 | 2011-11-09 | 北京航空航天大学 | 一种用于卫星通信系统的超低码速率psk解调器 |
| CN103051332B (zh) * | 2011-10-17 | 2017-04-19 | 瑞萨电子株式会社 | 半导体装置、接收器、发送器、收发器和通信系统 |
| CN103051332A (zh) * | 2011-10-17 | 2013-04-17 | 瑞萨电子株式会社 | 半导体装置、接收器、发送器、收发器和通信系统 |
| CN105099442A (zh) * | 2014-05-22 | 2015-11-25 | 亚德诺半导体集团 | 模块化信号采集与检测的装置和方法 |
| CN105099442B (zh) * | 2014-05-22 | 2019-06-14 | 亚德诺半导体集团 | 模块化信号采集与检测的装置和方法 |
| WO2017070826A1 (zh) * | 2015-10-26 | 2017-05-04 | 华为技术有限公司 | 一种时钟性能监控系统、方法及装置 |
| CN108141282A (zh) * | 2015-10-26 | 2018-06-08 | 华为技术有限公司 | 一种时钟性能监控系统、方法及装置 |
| CN108141282B (zh) * | 2015-10-26 | 2019-12-13 | 华为技术有限公司 | 一种时钟性能监控系统、方法及装置 |
| WO2019205670A1 (zh) * | 2018-04-27 | 2019-10-31 | 华为技术有限公司 | 相位检测方法、相位检测电路及时钟恢复装置 |
| US11438134B2 (en) | 2018-04-27 | 2022-09-06 | Huawei Technologies Co., Ltd. | Phase detection method, phase detection circuit, and clock recovery apparatus |
| CN113691475A (zh) * | 2021-08-25 | 2021-11-23 | 湖南迈克森伟电子科技有限公司 | 一种ook解调电路 |
| CN113691475B (zh) * | 2021-08-25 | 2022-07-08 | 湖南迈克森伟电子科技有限公司 | 一种ook解调电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1219357C (zh) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102164031B (zh) | 一种链路时钟恢复方法及装置 | |
| CN1157904C (zh) | 数字信号处理器的定时恢复系统 | |
| CN108234376A (zh) | 无线数据通信方法及装置 | |
| CN1905435A (zh) | 用于时钟同步的方法和装置 | |
| JP2000504514A (ja) | Ｎｒｚ／ｎｒｚｉデータを再生するためのデジタルアーキテクチャ | |
| CN102170414B (zh) | 一种gfsk解调及定时同步联合方法 | |
| CN1219357C (zh) | 数字时钟恢复装置 | |
| CN101079630A (zh) | 一种用于实现时钟相位平滑切换的数字锁相环装置及方法 | |
| CN101170398B (zh) | 一种基于压控晶体振荡器的大动态范围的快速时钟恢复系统 | |
| CN108199761B (zh) | Usb应答机基带数字化方法 | |
| GB2290202A (en) | Frequency-shift-keying detector using digital circuits | |
| CN108322214A (zh) | 一种无参考时钟输入的时钟和数据恢复电路 | |
| CN113992319B (zh) | 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统 | |
| CN1235377C (zh) | 数字载波恢复装置 | |
| CN108418671B (zh) | 基于时钟数据恢复的模数混合高速信号时间测量系统 | |
| CN1845543A (zh) | Rds信号的非相干数字解调装置 | |
| CN1697324A (zh) | 传输信号去抖动的实现方法及其装置 | |
| CN1175639C (zh) | 数字解调器 | |
| CN200980092Y (zh) | 基于数字锁相环的频移键控解调器 | |
| CN110445735B (zh) | 基于信号回溯的突发短数据载波同步方法 | |
| CN1238085A (zh) | Qam分量定时恢复系统 | |
| CN1305285C (zh) | 一种实现差分偏移四相键控相干解调的方法及装置 | |
| CN108712190B (zh) | 多载波跟踪方法及跟踪装置 | |
| EP0803999B1 (en) | Demodulator device for data carried by subcarriers | |
| US8175202B2 (en) | Receiver with clock drift compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHENZHEN HAISI SEMICONDUCTOR CO., LTD. Free format text: FORMER OWNER: HUAWEI TECHNOLOGY CO., LTD. Effective date: 20081010 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081010 Address after: HUAWEI electric production center, Bantian HUAWEI base, Longgang District, Shenzhen, Guangdong Patentee after: Haisi Semiconductor Co., Ltd., Shenzhen Address before: HUAWEI Service Center building, 1 FA FA Road, Nanshan District science and Technology Park, Shenzhen, Guangdong Patentee before: Huawei Technologies Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050914 Termination date: 20150606 |
|
| EXPY | Termination of patent right or utility model |