CN105099442A - 模块化信号采集与检测的装置和方法 - Google Patents

Abstract

本发明涉及模块化信号采集与检测的装置和方法。获取和跟踪数据信号的装置和方法在本发明中被公开。两种不同的CDR电路被配置以基于两种不同的调制方式来获取和跟踪数据。当在采集模式时，第一CDR电路可以通过以降低的时钟速率对信号进行采样来获取数据信号并在发现前置码时交接给第二CDR电路。此外，在采集模式中，数据采集和跟踪电路会决定前置码信号的功率电平，并根据前置码的发现动态调节跟踪周期的阈值水平。

Description

模块化信号采集与检测的装置和方法

技术领域

本发明一般涉及电子学，特别是信号采集和检测。

背景技术

电子系统，如收发器，接收由多种方案调制的数据，且具有执行数据和时钟恢复或符号定时恢复的模块。数据和时钟恢复通常使用以高于目标数据速率的时钟频率运行的过抽样的数字锁相环(DPLL)，并且可以被设计以获取从调制的数据流获取调制的数据。该数据流可通过多种方案，例如频移键控(FSK)调制。数据采集和跟踪系统可被设计来检测调制方式的前置码，以实现信号采集和跟踪。

发明内容

实施方案包括包含被配置以接收输入信号的第一信号处理电路装置，其中第一信号处理电路被配置以为至少第一调制方式获取输入信号的相位锁定和/或跟踪相位锁定，其中，第一信号处理电路被配置以第一时钟速率对输入信号波形的前置码部分进行采样，以获得用于第二调制方式的相位锁定，第二信号处理电路被配置以接收输入信号，其中第二信号处理电路被配置以第二时钟速率为第二调制方式至少跟踪输入信号的相位锁定，其中，第二时钟速率比第一时钟速率快，且控制器被配置以接收至少是第一调制方式或第二调制方式适用的指示，以激活在第一调制方式中用于采集和跟踪输入信号的第一信号处理电路，激活在第二调制方式中用于采集输入信号的第一信号处理电路，并激活在第二调制方式中用于跟踪输入信号的第二信号处理电路。

实施方案包括信号处理的电子实现方法，该方法包括用第一调制方式的前置码检测机制以第一时钟速率对输入信号的波形前置码进行采样，以获得用于第二调制方式的相位锁定，以第二时钟速率为第二调制方式跟踪输入信号的相位锁定，其中，第二时钟速率比第一时钟速率快，且接收至少是第一调制方式或第二调制方式适用的指示，以激活在第一调制方式中第二时钟速率的输入信号的采集和跟踪，激活在第二调制方式中第一时钟速率的输入信号的采集，并激活在第二调制方式中第二时钟速率的输入信号的跟踪。

实施方案包括用于信号处理的装置，该装置包括为第一调制方式用具有前置码检测机制的第一时钟速率对输入信号的波形前置码部分进行采样的方法，来获取第二调制方式相位锁定，为第二调制方式以第二时钟速率跟踪输入信号的相位锁定的方法，其中，第二时钟速率比第一时钟速率快，和接收至少是第一调制方式或第二调制方式适用的指示的方法，以激活在第一调制方式中第二时钟速率的输入信号的采集和跟踪，激活在第二调制方式中第一时钟速率的输入信号的采集，并激活第二调制方式中第二时钟速率的输入信号的跟踪。

附图说明

本文提供的附图和相关描述意在说明但不限于本发明的实施方案。

图1是根据一个实施方案示出模块化信号采集系统示例示意框图。

图2A是根据一个实施方案示出模块化信号检测系统示例示意框图。

图2B是根据一个实施方案示出信号估计器示例示意框图。

图3是根据一个实施方案示出计数器同步示例时序图。

图4A是根据一个实施方案示出两个计数器映射示例的时序图。

图4B是示出图4A中两个计数器映射示例的表。

图4C是示出图4A和4B所示两个计数器的转换示例的局部示意框图。

图5是根据一个实施方案示出模块化信号采集的时序图。

图6是根据一个实施方案示出模块化信号采集和检测的自适应阈值的时序图。

具体实施方式

新系统、设备和方法的各方面将于下文参照附图进行更充分地描述。然而，本发明可以通过许多不同形式实施，不应被解释为限于任何贯穿本发明中提出的特定结构或功能。相反，提供这些方面是为使得本发明彻底、完整，并且将充分将本发明的范围传达至本领域技术人员。本领域技术人员基于本文的指导应赞同，本发明的范围旨在涵盖在本发明新系统、设备和方法的任何方面，无论其是独立实现的还是与任何其它方面相结合。例如，可使用任何数量本文所阐述的方面来实现一种装置或实践一种方法。此外，该范围旨在涵盖，还使用其它结构、功能实施的或结构和功能额外或不同于本文所阐述的各种方面的如此的装置或方法。应当理解的是，本文公开的任何方面均可以由一个或多个要求的要素来实现。

虽然本文中描述了具体的方面，许多这些方面的变化和置换也都在本发明的范围之内。虽然提到了优选方面的一些益处和优点，本发明的范围并非旨在限定于特定益处，用途或目标。相反，本发明的各方面意在广泛地适用于不同的有线和无线技术、系统配置、网络、包括光纤网络、硬盘和传输协议，其中一些通过在附图中和在以下优选方面描述中示例的方式被示出。详细描述和附图仅仅是发明内容的说明，而非限定，本发明的范围由所附权利要求书及其相关限定。

集成电路，用于各种应用中，可包括两个或更多用于不同模式信号的采集和跟踪的时钟和数据恢复(CDR)模块。本发明的实施方案利用为多个不同模式而存在的多个CDR的优点，并利用第一CDR来获取和跟踪第一模式的信号，利用第一CDR采集但不跟踪第二模式的信号。第二信号由第二CDR跟踪，其在一个实施方案中，不能够获得关于其自己的信号。

参照图1，示出模块化信号采集系统示例的示意框图将在下文进行阐述。示出的系统100包括第一时钟多路转换器101，CDR模块A102，数据多路转换器103，CDR模块B104，第二时钟多路转换器105，再同步和切换电路106，第三时钟多路转换器107和串行器/解串器(SerDes)处理器108，系统100可在系统内，如网络设备内实现以获取和跟踪是由两个不同的前置码序列的两个不同调制方式调制的数据流。示例调制方式包括2-FSK或二进制FSK，3-FSK或三进制FSK和4-FSK，这取决于在离散频率表示的数字电平的数目。例如，CDR模块A102可以是2-或4-FSKCDR模块而CDR模块B104可以是3-FSKCDR模块，因为3-FSK调制方式的前置码序列与2-或4-FSK调制方式的前置码序列不同。该CDR模块A102和CDR模块B104可以是不同的电路。在替代实施方案中，CDR模块A102和CDR模块B104可以是具有可编程参数的可配置的常规电路设计的不同实例，如信噪比，阈带宽，或之类的参数，这样该CDR模块A102和CDR模块B104的在操作过程中的行为就是不同的。系统100还可以接收用于运行系统100的每个模块的一个或多个时钟信号。时钟信号可具有比目标数据速率更高的速率。例如，时钟速率可高于目标数据速率约16倍或32倍，时钟速率的选择将在下文进一步讨论。其它时钟速率将是本领域的普通技术人员适用且易确定的。时钟速率的选择可以服从一个折衷的性能和功耗之间。系统100被配置以接收数据信号，并进行如以下所讨论的采集和检测。系统100的一个或多个模块可能具有在图1中未示出的附加输入或输出信号，如启动、复位和时钟信号，因它们对于本领域的普通技术人员而言是显而易见的。

系统100的输入信号被提供给解调器(未示出)，它提供解调信号解调数据作为输出。解调器的类型将根据系统100而变化，且在所示实施方案中与频移键控(FSK)解调器相一致。但是，其它类型的解调器也将是适用的。CDR模块A102可接收解调信号解调数据和来自第一时钟多路转换器101的时钟速率多路转换器输出，其可以由前置码发现信号确定。CDR模块A102可输出rx_data_a信号或或恢复的数据流A，rx_clk_a，或恢复时钟速率A，和模块A数控振荡器(NCO)计数器信号110。当CDR模块A102接收解调数据和指示没有发现前置码的前置码发现信号时，第一时钟多路转换器101可输出rx_clk_1到CDR模块A102。CDR模块A102可使用rx_clk_1信号对解调数据信号进行采样，以生成rx_data_a信号并生成rx_clk_a信号。当CDR模块A102接收解调数据信号和指示发现前置码的前置码发现信号时，时钟多路转换器101可输出0到CDR模块A102，表明该rx_clk_1信号在前置码被发现后不应再被使用。在替代实施方案中，时钟多路转换器101可以被不同逻辑元件来代替，例如执行rx_clk_1信号的逻辑AND和逆前置码发现信号的逻辑电路。

当发现前置码时，CDR模块A102还可以输出模块ANCO计数器信号110来同步CDR模块A102和CDR模块B104。在一个实现过程中，模块ANCO计数器信号110可以作为NCO模块A信号112通过信号估计器202(图2A，下文所述)被接收并转发到CDR模块B104。在其他实现过程中，模块ANCO计数器信号110可与NCO模块A信号112一样，且被直接馈送到CDR模块B104。CDR模块A102可以是实现调制数据前置码序列是+1，-1，+1，-1，...的2-或4-FSK调制方式的2-或4-FSKCDR。rx_clk_1信号可被选为与正常采集时钟速率不同的，以利用一种调制方式和另一种之间的差异。例如，如果一个2-或4-FSK的CDR采集系统经常使用具有约32倍于数据速率频率的时钟信号，当rx_clk_1信号被设置为获取3-FSK信号时，它可为具有约16倍于数据速率频率的时钟信号。rx_clk_1时钟速率的选择在下文中有与rx_clk_1时钟信号相联系的详细讨论。

CDR模块B104可以接收解调信号解调数据，NCO模块A信号112，和时钟速率多路转换器输出，它们可能是由前置码发现信号决定的。CDR模块B104可输出rx_data_b或恢复数据流B，和rx_clk_b，或恢复时钟速率B。当CDR模块B104接收解调数据信号和指示没有发现前置码的前置码发现信号时，第三时钟多路转换器107会输出0，指示rx_clk_2信号没有被使用，同时没有发现前置码。在一个实施方案中，没有第三时钟多路转换器107，CDR模块B104可接收rx_clk_2信号，在这种情况下CDR模块B104可以不管前置码发现而接收rx_clk_2信号。当CDR模块B104接收解调数据信号和指示发现前置码的前置码发现信号时，第三时钟多路转换器107可在发现前置码后以rx_clk_2时钟速率输出rx_clk_2来操作数据采集。然后，CDR模块B104可使用rx_clk_2信号进行解调数据信号的采样，以生成rx_data_b信号并生成rx_clk_b信号。

CDR模块B104还可以或从信号估计器202(图2A，下文所述)接收NCO模块A信号112，或CDR模块B104也可以直接接收来自CDR模块A102的NCO计数器信号110。CDR模块B104可以是实现解调前置码序列是+1，+1，-1，-1，+1，+1，-1，-1，...的3-FSK调制方式的3-FSKCDR。rx_clk_2信号可以是与rx_clk_1信号不同的常规采集时钟速率。例如，如果系统100中的2-，3-，和4-FSKCDR使用频率比常规采集数据高出32倍的时钟信号，则如上述例子中讨论的，rx_clk_2信号可以是约32倍数据速率而rx_clk_1信号可以是约16倍数据速率。

rx_clk_1和rx_clk_2时钟速率的选择可取2-或4-FSK调制方式和3-FSK调制方式的不同前置码序列的优点。例如，2-和4-FSK数据可以具有+1，-1，+1，-1，...的解调数据前置码序列，而3-FSK数据可以具有+1，+1，-1，-1，+1，+1，-1，-1，...解调数据前置码序列。假设解调数据+1/-1以这些序列的相同频率被接收，2-或4-FSK方式前置码的交替于+1和-1之间的解调数据速率比3-FSK方式前置码快两倍。因此，不是使用相同的时钟速率和不同的机制来获得+1，-1，+1，-1，...和+1，+1，-1，-1，+1，+1，-1，-1，...，后者序列(+1，+1，-1，-1，+1，+1，-1，-1，…)就可使用用于检测采用相同采集机制的前者序列(+1，-1，+1，-1，…)的时钟速率的一半的时钟速率被检测到。例如，常规本地时钟速率可以是约32倍数据速率，不是为3-FSK方式以约32倍的数据速率检测序列+1，+1，-1，-1，+1，+1，-1，-1，...，系统100可以被配置以约16倍数据速率检测“+1，-1，+1，-1，...”，就像检测2-或4-FSK前置码序列一样。利用2-FSKCDR代替3-FSKCDR以获得3-FSK信号，例如，可以是有利的因为2-FSKCDR在采集带宽和速度方面可比3-FSKCDR更灵活。本文所述采集时钟速率，如16或32倍数据速率，只是本发明的一个示例实现，而本领域普通技术人员应能够理解，人们可以部分基于调制方式和其他考虑为rx_clk_1和rx_clk_2选择不同的速率。

如图1所示，当前置码发现信号指示尚未发现前置码(例如，前置码发现信号为0)时，系统100处于采集模式，这时系统被设置成检测其中一个调制方式的前置码序列。为了检测调制方式A前置码(例如，2-或4-FSK方式前置码)，CDR模块A102可以约32倍数据速率的本地时钟信号来检测+1，-1，+1，-1，...序列，并生成2-FSK时钟和数据输出。对于常规2-或4-FSK的操作，rx_clk_1时钟信号可以被设定为约32倍数据速率。为了检测调制方式B前置码(如，3-FSK方式前置码)，CDR模块A102以约16倍数据率接收rx_clk_1时钟信号，例如，CDR模块B104接收0，例如，从对应的每个CDR模块102，104的输入时钟多路转换器101，107。然后，替代CDR模块B104的CDR模块A102，可能检测3-FSK解调前置码并生成101010...的rx_data_a信号和约16倍数据速率的rx_clk_a时钟信号。在一些实现方式中，CDR模块B104的输入时钟信号可忽略图1所示前置码发现信号为rx_clk_2。当SerDes处理器108确定3-FSK前置码被发现时，例如，前置码发现信号可能是1，指示系统100处在被设置为接收数据的数据跟踪模式。为了接收在前置码之外的3-FSK调制数据，CDR模块B104以约32倍数据速率接收rx_clk_2时钟，例如，从它的输入时钟多路转换器107，且CDR模块A102从其输入时钟多路转换器101接收0。然后，CDR模块B104可能以约32倍数据速率生成rx_data_b信号和rx_clk_b时钟。

当由任一CDR模块A102或CDR模块B104生成rx_data_a，rx_clk_a，rx_data_b和rx_clk_b信号时，数据多路转换器103和第二时钟多路转换器105可能依据系统100的模式，根据前置码发现信号选择数据和时钟。例如，当前置码发现信号是0，指示尚未发现前置码，数据多路转换器103可选择rx_data_a信号，且第二时钟多路转换器105可从CDR模块A102中选择rx_clk_a信号，因为系统100处于采集模式，此时它会采集前置码相位锁定给由调制方式B用CDR模块A102调制的信号。当前置码发现信号是1，指示发现前置码，数据多路转换器可选择rx_data_b信号，且第二时钟多路转换器105可选择来自CDR模块B104的rx_clk_b信号，因为系统100处于追踪模式，此时它会跟踪由调制方式B用CDR模块B104调制的信号。当数据和时钟信号由数据多路转换器103和第二时钟多路转换器105选择时，rx_data和rx_clk信号就会被发送到重新同步和切换电路106。

重新同步和切换电路106可接收rx_data信号、rx_clk信号，和模块ANCO计数器信号110作为输入，并可能将CDR模块B104的NCO计数器值设置为由从CDR模块A102的NCO计数器(模块ANCO计数器110)的值映射的值，以同步两个CDR模块A102、104，使得来自CDR模块A102的采集可以被越区切换到CDR模块B104。再同步和切换电路106可输出NCO模块A计数器信号112到CDR模块B104。在一些实现方式中，设置CDR模块B104的NCO计数器值为从CDR模块A102的NCO计数器值映射的值可在CDR模块B104中执行。在这样的实现方式中，模块ANCO计数器信号110可从CDR模块A102直接被发送到CDR模块B104，或者也可通过其它模块发送，诸如信号估计器202(图2)。在这些情况下，重新同步和切换电路106可能不接收模块ANCO计数器信号110，且NCO模块A计数器信号112可能是不必要的。本领域普通技术人员应能理解，NCO计数器映射可以各种方式执行，只要CDR模块B104的NCO计数器值被基于前置码的发现设置为CDR模块A的NCO计数器值。重新同步和切换电路106可生成rx_data信号，rx_clk信号，和NCO模块A计数器信号112作为输出。重新同步和切换电路106的更多细节将于后文结合图3到图4C进行阐述。

串行器/解串器(SerDes)处理器108接收rx_data信号和rc_clk信号并确定是否通过识别前置码格式找到了前置码。最初，SerDes处理器108可输出前置码发现信号0，指示没有发现前置码。当SerDes处理器108基于rx_data和rx_clk信号检测前置码时，SerDes处理器可输出前置码发现信号1，指示发现前置码。相应地，来自SerDes处理器108的前置码发现信号决定如上所述的rx_data信号和rx_clk信号的哪个输入时钟信号将被选择。

参照图2A，下文将进行示出示例模块化信号检测系统的示意框图的描述。示出的系统200包括信号估计器202，CDR模块A204，和CDR模块B206。CDR模块A204基本上类似于CDR模块A102(图1)，且CDR模块B206基本上类似于CDR模块B104(图1)。系统200，如以下所讨论，被配置以接收数据信号，并进行采集和检测。在一个实施方案中，系统100(图1)和系统200的所有或部分可以如本文所公开，在一个模块信号采集和检测系统中实现。系统200的一个或多个模块可具有在图2中未示出的附加输入或输出信号，如启动、复位和时钟信号，因为它们或许对于本领域普通技术人员而言均为显而易见的，或上文已结合图1进行了讨论。

CDR模块A204可接收解调数据信号，平均信号估算器212，使能信号和时钟信号。CDR模块A204可生成rx_clk信号，rx_data信号和NCO模块A计数器信号216，类似于CDR模块A102(图1)如何如结合图1所述那样生成rx_clk_a信号，rx_data_a信号，和模块ANCO计数器信号110(图1)。另外，CDR模块A204可跟踪解调数据信号，以基于来自信号估计器202的平均信号估计212设定的动态阈生成rx_data。生成平均信号估计212将在下文进一步进行说明。在一个实现过程中，CDR模块A204可以是4-FSKCDR模块。

CDR模块B206可接收解调数据信号，在前置码信号214的NCO模块A相位，使能信号和时钟信号。在前置码信号214的NCO模块A相位基本上类似于NCO模块A信号112(图1)。CDR模块B206可生成rx_clk信号和rx_data信号，类似于CDR模块B104(图1)如何结合图3所述那样生成rx_clk_b信号和rx_data_b信号。另外，CDR模块B206可跟踪解调数据信号到基于来自信号估计器202的平均信号估计212设定的动态阈值的rx_data。生成平均信号估计212将在下面进一步说明。在一个实现过程中，CDR模块B206可以是3-FSKCDR模块。

信号估计器202可接收NCO模块A计数器信号216，解调数据信号，前置码发现信号208和时钟信号。NCO模块A计数器信号216基本上类似于模块ANCO计数器信号110(图1)，前置码发现信号208基本上类似于图1中的前置码发现信号。信号估计器202可生成平均信号估计212和在前置码信号214上的NCO模块A相位。当前置码发现信号208指示没有发现前置码时，信号估计器202可测量输入解调数据信号的功率电平，以确定平均估计信号电平。当前置码发现信号208指示发现前置码时，信号估计器202可在此刻设置平均信号估计212为平均估计信号电平，使得CDR模块A204和CDR模块B206可跟踪基于平均信号估计212设定的动态阈值的解调数据信号。在一种实现方式中，平均信号估计212可用可编程偏移值进一步调整。平均信号估计212的调整将于下文结合图6进一步描述。

参照图2B，下文将详细描述示出示例信号估计器的示意框图。信号估计器202可包括幅度模块252，采样时刻计算器256，采样模块260，平均化窗口计算器模块266，累加器270，信号估算值寄存器274，和NCO寄存器276。信号估计器202可接收解调数据信号，时钟信号，前置码发现信号208，和NCO模块A计数器信号216，并生成平均信号估计212和在前置码信号214的NCO模块A相位。

幅度模块252可接收解调数据信号，以生成解调数据信号254绝对值，这可能是解调数据解调信号的绝对值。解调数据信号可被集中在零，例如，并确定解调数据信号的功率电平，调制数据信号的绝对值，解调数据，可能必须被确定。幅度模块252，例如，可以用确定解调数据信号的符号位是否为1和如果符号位是1则反转解调数据信号的数据位的逻辑电路来实现。

采样时刻计算器256可接收时钟信号，并生成采样时刻信号258。采样时刻计算器256，例如，可基于在特定时钟速率(例如，32倍数据速率)的计数器，并通过用单位宽度(例如，基于32倍数据速率的时钟速率实现的数据位宽度的1/32)生成采样时刻信号258的方式于每四分之一数据位间隔生成样本间隔。采样时刻的信号258，例如，如果时钟速率是32倍数据速率，每8个时钟速率计数可生成一个。采样时刻信号258可表示数据位间隔内解调数据信号254绝对值被采样的时间点。采样间隔宽度和采样时刻在其他实现过程中可能有所不同。

采样模块260可接收解调数据信号254绝对值和采样时刻信号258，以生成采样的解调数据信号262。采样模块260可对解调数据信号绝对值进行采样，在被采样时刻信号258所指示的数据位宽度内部的每个采样时刻，捕获绝对数据值。

平均窗计算器模块266可接收寄存器值信号264，以生成平均窗参数信号268。寄存器信号264可为存储在寄存器中的可编程值，且平均窗计算器模块266根据寄存器值信号264决定多少采样的解调数据信号262样本应被平均。寄存器值信号264，例如，可指示在累加器270中有多少数据位应当被平均，平均窗口参数信号268可通过平均窗计算器模块266被生成，以实现由寄存器值信号264所指示的平均运算。

累加器270可接收采样的解调数据信号262和平均窗口参数信号268。累加器270可累加由平均窗口参数信号268所定义的平均窗口所平均的采样的解调数据信号262，以确定平均功率电平来生成累加输出272。例如，寄存器信号264可能已表明，在累加器270中两个数据位应该被平均。此外，在本示例中，所采样的解调数据信号262的采样间隔可为四分之一数据位。在这种情况下，累加器270可吸收平均窗口参数信号268，这意味着采样的解调数据信号262的8个样本应该被平均。累加器270，然后可能会增加采样的解调数据信号262的8个样本，并把它分成8份来生成累加输出272。随着解调数据信号的功率电平的变化，采样的解调数据的平均绝对值可能会改变，且代表数据信号电平的估计平均值的累加输出272可能根据前置码信号功率电平动态地改变。信号估计寄存器274可接收累加输出272，且可在每个时钟周期更新平均信号估计212。

NCO寄存器276可接收NCO模块A计数器信号216和前置码发现信号208，以生成在前置码信号214的NCO模块A相位。当前置码发现信号208指示未发现前置码，且系统200(图2A)处于采集模式时，在前置码信号214的NCO模块A相位可保持它以前的值。当前置码发现信号208指示发现前置码，且系统200(图2A)处于跟踪模式时，NCO模块A计数器信号216可被转发到NCO寄存器276以在下一时钟信号更新在前置码信号214的NCO模块A相位。

参照图3，下文将详细描述示出示例同步用于切换的CDR102、104的NCO的计数器的时序图。图3的时序图示出了以不同的数据速率倍数运行的两个NCO计数器图表、前置码发现信号图，和302点上的两个NCO计数器302的同步。在这个示例中，标记的NCO计数器图是以约16倍数据速率运行的CDR模块A102(图1)的2-FSKNCO，无标NCO计数器图是以约32倍数据速率运行的3-FSKNCO。如所说明，在以约32倍数据速率运行的NCO计数器周期为约16倍数据速率运行的NCO计数器周期的一半。因为每两个32倍时钟信号的时钟周期只有一个16倍时钟信号的时钟周期，所以存在如图4B所示的从2-FSKNCO的两个计数器值到3-FSKNCO的每个计数器值的映射。

另外，在这个例子中，2-FSKNCO计数器和3-FSKNCO计数器最初不同步，且其周期也不对等，尽管前者的周期是后者的整数倍。当前置码发现信号指示没有发现前置码时，在本示例中用0或小于0来表示，系统100(图1)处于采集模式，且CDR模块A102(图1)在本示例中是2-FSK模块，可使用在本示例中是16倍数字速率时钟信号的rx_clk_1信号。而当没有发现前置码时，CDR模块A102(例如，2-FSKCDR)和CDR模块B104(例如，3-FSKCDR)的NCO时钟可能独立运行各自的时钟，且两个时钟可能如图3所示并不同步。当前置码发现信号指示发现前置码时，在本示例中用1或大于1来表示，系统100(图1)处于跟踪模式，且CDR模块A102(图1)和CDR模块B104(图1)的时钟信号可能在302点被同步，基于对SerDes处理器108对前置码的识别。

CDR模块B104(图1)的内部NCO计数器值可被设置为基于CDR模块A102(图1)的NCO计数器值(模块ANCO计数器信号110)的映射值。在这个示例中，在302点，2-FSKNCO计数器信号的值是约16，且3-FSKNCO计数器的当前值比16略小。在这个示例中，相应映射的3-FSKNCO的NCO计数器大约为零，3-FSKNCO计数器被设置为在发现前置码的302点处为零。在一个实施方案中，两个CDR模块102,104的时钟速率(rx_clk_1和rx_clk_2)可以由于不同的倍增因子而不同，且这两个时钟(rx_clk_1和rx_clk_2)可能被不同的计数器值抵消。在一些实施方式中，计数器可以是逆向的(即，计数从31到0，比如说)。计数器映射可考虑到这些变量(例如，相对时钟速率或计数器周期，计数器偏移，和计数方向)针对两个不同NCO计数器来执行映射。示出的NCO时钟同步可能在CDR模块B104内的映射模块来实现，比如说，NCO计数器映射的进一步细节将在下文结合图4A-4C进行说明。

参照图4A，下文将详细描述示出两个计数器的映射示例的时序图。在本示例中，示出了以16倍数据速率运行的2-FSKNCO图和以约32倍数据速率运行的失同步的3-FSKNCO图。例如，CDR模块A102(图1)可为2-FSKCDR模块并使用约16倍数据速率的rx_clk_1时钟速率。例如，CDR模块B(图1)可为3-FSKCDR模块并使用约32倍数据速率的rx_clk_2时钟速率。在一些实施方案中，CDR模块可如图4A示出的3-FSKNCO计数器图一样，逆向计算时钟(即比如从31计数到0)。在本示例中，2-FSKNCO计数器被映射到周期与2-FSKNCO计数器的周期不同步的3-FSKNCO计数器中。在其它示例中，第一计数器到第二计数器的映射可能涉及两个对等的计数器周期。在本示例中，当前置码发现信号此处以1或大于1表示，指示发现前置码时，则2-FSKNCO计数器值是18，对应的3-FSKNCO计数器值被设定为26。

参照图4B，下文将描述示出图4A中两个计数器映射示例表。继续图4A的示例，例如，图4B中的表示出了2-FSKNCO计数器值是如何被映射到3-FSK计数器值的。如上所讨论，在本示例的2-FSKNCO计数器值映射到对应的同步3-FSKNCO计数器值。例如，根据图4B中的表，2-FSKNCO计数器值2和18如图4A中的时序图所示都被映射到3-FSKNCO计数器值26。映射实现的细节将与下文结合图4C进一步说明。

参照图4C，下文将描述示出图4A和4B中两个计数器转换示例的局部示意框图。在图4B中的表可用将左列中的值翻译成右列中的值的操作模块实现。最初，当找到前置码时，2-FSKNCO计数器值可为A[4:0]5位值。然后，如图4B示例表中所示，公式可为B＝30-A×2，其中如果A超过15的，A的最显著位被舍弃。例如，乘法操作可用移位寄存器来实现。图4C所示的映射方案可如结合图1所讨论的那样，在CDR模块B104(图1)内或再同步和切换电路106(图1)内的映射模块来实现。

参照图5，下文将描述示出模块信号采集的时序图。在前置码周期502中，rx_clk信号可处于不同于常规恢复时钟速率的速率，恰如CDR模块A(图1)这样的CDR模块可使用减小的时钟速度(例如，图1中的rx_clk_1)来检测前置码并生成rx_data和rx_clk信号。当前置码发现信号指示发现前置码时，在图5示例中用1或大于1来表示，在时间点504，rx_clk信号可能和CDR模块跟踪模式一样处于常规速率，正如CDR模块B(图1)可接管并生成rx_data和rx_clk信号一样。本公式中所述系统和方法的一个非限制性优点是电平校准的有效利用。代替以常规采集时钟速率(例如，图1中的rx_clk_2)检测+1，+1和-1，-1，该系统可以不同的时钟速率检测+1和-1(例如，常规时钟速度的一半，图1中的rx_clk_1)。由于解调数据前置码的峰值之一将对应+1或-1而不是+1，+1或-1，-1，比如说，3-FSK信号的采集可能更有效，且采集时间也可能相应降低。

参照图6，下文将描述示出模块信号采集和检测的自适应阈值时序图。时序图包括整流求和调制数据602，基于前置码的阈值604，调节阈值606，和偏移608。例如，基于前置码的阈值604，可基本上类似于平均信号估计212(图2B)，且可由信号估计器202(图2B)来确定。不是用静态阈值在追踪模式期间确定数据，而是动态阈值可基于前置码功率电平调节至适接收数据功率电平，大于基于前置码的阈值Th_p的信号可如图6所示被识别。基于前置码的阈值604可被偏移608(例如，n位可编程偏移值)进一步调节，在这种情况下，大于Th_poffset(Th_p偏移)的信号可如图6所示被识别。

前面的描述和权利要求可指被“连接”或“耦合”在一起的元件或特征。如本文所用，除非另外明确声明，否则，“连接”的意思是一个元件/特征直接或间接地连接到另一个元件/特征，且不一定是机械连接。同样地，除非明确声明，否则“耦合”意指一个元件/特征直接或间接地耦合到另一个元件/特征，且不一定是机械连接。因此，尽管在图中所示的各种原理图描绘元件和组件的组合示例，附加中间元件，装置，特征，或组件可存在于实际的实施方案中(假设对所描述的电路的功能性未产生不利影响)。

如本文所使用，“确定”一词涵盖各种各样的动作。例如，“确定”可包括运算、计算、处理、推导、调查、查找(例如，在表、数据库或另一数据结构中查找)和探知等。此外，“确定”可包括接收(例如，接收信息)和访问(例如，在存储器中访问数据)等。而且，“确定”还可包括解析、选择、选取和建立等。另外，如此处使用的“信道宽度”可在某些方面包括或也可被称为带宽。

上述各种方法的各种操作可由任何能够执行这些操作的合适的方法来执行，例如各种硬件和/或软件组件，电路和/或模块。通常，图中所示的任何操作都可由相应的能够执行该操作的功能性方法来执行。

与本发明结合描述的各种说明性逻辑框、模块和电路可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列信号(FPGA)或其它可编程逻辑器件(PLD)、分立门或晶体管逻辑、离散硬件组件或其它为执行本文中所描述的功能而设计的任何组合来执行或实现。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何市售处理器、控制器、微控制器或状态机。处理器也可被作为计算设备的组合实现，例如，DSP和微处理器的组合、多个微处理器、一个或多个连接到一个DSP核心的微处理器或任何其它这样的配置。

本文所公开的方法包括用于实现所述方法的一个或多个步骤或动作。该方法步骤和/或动作可彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或动作的特定顺序，具体的步骤和/或动作的顺序和/或使用可在不偏离权利要求书范围的情况下被修改。

应用

此外，本发明的方法，系统和/或装置可被用于各种电子设备。电子设备示例包括但不限于消费电子产品、消费者电子产品部件、电子测试设备等。电子设备示例还可以包括存储器芯片、存储器模块、光网络或其他通信网络电路和磁盘驱动器电路。消费电子产品可包括但不限于无线装置、移动电话、蜂窝基站、电话、电视机、计算机显视器、计算机、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、立体声系统、盒式磁带录音机或播放器、DVD播放器、CD播放器、VCR、MP3播放器、收音机、摄像机、照相机、数码相机、便携式存储器芯片、洗衣机、烘干机、洗衣/烘干机、复印机、传真机、扫描仪、多功能外设、手表、时钟等。另外，电子装置可包括未完成的产品。

应该理解的是，该实现不限于上文示出的精确配置和组件。不偏离本实施方式的范围的情况下，上述方法和设备的布置、操作和细节都可能发生各种修改、改变和变化。

虽然本发明是从特定实施方案形式进行阐述的，对于本领域普通技术人员而言显而易见的其他实施方案，包括不提供所有的本文所阐述的特征和优点的实施方案，也在本发明的范围之内。此外，上述的各种实施方式可组合起来以提供进一步的实施方案。而且，在一个实施方案的上下文中示出的某些特征也可并入其它实施方案中。

Claims (20)

1.一种装置，包括:

第一信号处理电路，其被配置以接收输入信号，其中所述第一信号处理电路被配置以为至少第一调制方式获取所述输入信号的相位锁定和/或跟踪相位锁定，其中所述第一信号处理电路被配置以第一时钟速率对所述输入信号波形的前置码部分进行采样，以获得第二调制方式的相位锁定；

第二信号处理电路，其被配置以接收所述输入信号，其中所述第二信号处理电路被配置以至少为所述第二调制方式以第二时钟速率跟踪输入信号的相位锁定，其中所述第二时钟速率比所述第一时钟速率快；和

控制器，其被配置以接收至少是所述第一调制方式或第二调制方式适用的指示，以激活在所述第一调制方式中用于采集和跟踪所述输入信号的所述第一信号处理电路，激活在所述第二调制方式中用于采集所述输入信号的所述第一信号处理电路，并激活在所述第二调制方式中用于跟踪所述输入信号的所述第二信号处理电路。

2.如权利要求1所述的装置，其中所述第一调制方式是二进制频移键控(2-FSK)或4-FSK。

3.如权利要求1所述的装置，其中所述第二调制方式是三进制频移键控(3-FSK)。

4.如权利要求1所述的装置，其中所述第一信号处理电路基于所述第一信号处理电路的第一计数器到所述第二信号处理电路的第二计数器的映射，为所述第二调制方式获取输入信号。

5.如权利要求1所述的装置，其中所述第一信号处理电路被配置以所述第二信号处理电路时钟操作速率的一半进行操作。

6.如权利要求1所述的装置，其中所述第一信号处理电路和所述第二信号处理电路包括可用可编程参数配置的电路，使得所述第一信号处理电路和所述第二信号处理电路在操作中的行为不同。

7.如权利要求4所述的装置，其中所述映射是基于相位指示器，其中所述第一信号处理电路被进一步经配置以输出所述相位指示器，且所述第二信号处理电路被进一步配置以接收所述相位指示器并调整所述第二计数器。

8.如权利要求1所述的装置，还包括被配置以确定所述前置码部分的平均功率电平，并产生估计器输出。

9.如权利要求8所述的装置，其中所述第一信号处理电路进一步被配置以在获取相位锁定后，基于估计器输出调整阈值，且所述第二信号处理电路被进一步配置以基于所述阈值来跟踪输入信号的相位锁定。

10.如权利要求9所述的装置，其中所述阈值由可编程的偏移值进一步调整。

11.一种信号处理的电子实现方法，所述方法包括：

以具用第一调制方式的前置码检测机制的第一时钟速率对输入信号波形前置码部分进行采样，来为第二调制方式获取相位锁定；

以第二时钟速率为第二调制方式跟踪输入信号的相位锁定，其中所述第二时钟速率比所述第一时钟速率快；和

接收至少所述第一调制方式或所述第二调制方式适用的指示，以激活所述第二时钟速率的所述第一调制方式中的所述输入信号的采集和跟踪，激活所述第一时钟速率的所述第二调制方式中的所述输入信号的采集，并激活所述第二时钟速率的所述第二调制方式中的所述输入信号的跟踪。

12.如权利要求11所述的方法，其中所述第一调制方式是二进制频移键控。

13.如权利要求11所述的方法，其中所述第二调制方式是三进制频移键控。

14.如权利要求11所述的方法，其中所述第二调制方式的所述输入信号采集是基于所述第一时钟速率的第一计数器向所述第二时钟速率的第二计数器的映射。

15.如权利要求11所述的方法，其中所述第一时钟速率是所述第二时钟速率的一半。

16.如权利要求11所述的方法，其中所述前置码部分采样、所述相位锁定跟踪和所述指示接收包括配置可编程参数，使得所述前置码部分采样、所述相位锁定跟踪和所述指示接收在操作中的行为不同。

17.如权利要求14所述的方法，其中所述映射基于相位指示器，其中相位指示器是以第一时钟速率对输入信号波形前置码部分采样以获得第二调制方式相位锁定的计数器。

18.如权利要求11所述的方法，还包括在获得输入信号的相位锁定后调节阈值，且基于所述阈值跟踪输入信号的相位锁定。

19.如权利要求18所述的方法，其中所述阈值通过可编程偏移值被进一步调整。

20.一种信号处理装置，所述装置包括：

以具用第一调制方式前置码检测机制的第一时钟速率对输入信号波形前置码部分进行采样以获得第二调制方式相位锁定的方法；

以第二时钟速率为所述第二调制方式跟踪输入信号的相位锁定的方法，其中所述第二时钟速率比所述第一时钟速率快的；和

接收至少所述第一调制方式或所述第二调制方式适用的指示的方法，以激活所述第二时钟速率的所述第一调制方式中的所述输入信号的采集和跟踪，激活所述第一时钟速率的所述第二调制方式的所述输入信号的采集，并激活所述第二时钟速率的所述第二调制方式的所述输入信号的跟踪。