KR19980046511A - 샘플링 타이밍 조정장치 및 방법 - Google Patents
샘플링 타이밍 조정장치 및 방법 Download PDFInfo
- Publication number
- KR19980046511A KR19980046511A KR1019960064869A KR19960064869A KR19980046511A KR 19980046511 A KR19980046511 A KR 19980046511A KR 1019960064869 A KR1019960064869 A KR 1019960064869A KR 19960064869 A KR19960064869 A KR 19960064869A KR 19980046511 A KR19980046511 A KR 19980046511A
- Authority
- KR
- South Korea
- Prior art keywords
- converter
- sampling clock
- clock
- data
- output
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
전송시스템의 수신장치의 샘플링 타이밍 조정장치가, 입력되는 신호를 기저대역의 신호로 하강변환하는 하강변환기와, 하강변환기에서 출력되는 기저대역신호를 샘플링클럭에 의해 디지털 데이터로 변환하는 A/D변환기와, 기저대역신호를 제곱하여 데이터클럭을 발생하는 제곱기와, 데이터클럭으로부터 샘플링클럭을 발생하는 PLL과, PLL과 A/D변환기 사이에 연결되고 제어단이 A/D변환기의 출력단에 연결되며 디지털 변환된 데이터로부터 최적의 디지털 변환 시점 값을 산출한 후 샘플링클럭을 지연 인가하는 가변지연기로 구성된다.
Description
도 1은 종래의 전송장치에서 수신부의 구성을 도시하는 도면이다. 상기 도 1의 구성을 살펴보면, 발진기(local oscillator)114는 반송파(carrier wave) 대역의 국부발진신호를 발생한다. 제1혼합기(mixer)111은 수신신호와 상기 국부발진기114에서 출력되는 발진신호를 혼합하여 제1혼합신호를 발생한다. 이상기(π/2 phase shifter)113은 상기 국부발진기114에서 출력되는 발진신호를 90°위상 쉬프트시켜 출력한다. 제2혼합기112는 상기 수신신호와 상기 이상기113의 출력을 혼합하여 제2혼합신호를 발생한다. 제1여파기115는 기저대역 여파기로서 상기 제1혼합기111에서 출력되는 제1혼합신호에서 반송파 대역의 신호를 제거하고 제1기저대역신호를 여파 출력한다. 제2여파기116은 기저대역 여파기로서 상기 제2혼합기112에서 출력되는 제2혼합신호에서 반송파 대역의 신호를 제거하고 제2기저대역신호를 여파 출력한다. 제1A/D변환기122는 수신되는 샘플링클럭에 의해 상기 제1여파기115에서 여파 출력되는 제1기저대역신호를 제2디지털데이터로 변환 출력한다. 제2A/D변환기122는 수신되는 샘플링클럭에 의해 상기 제2여파기116에서 여파 출력되는 제2기저대역신호를 제2디지털데이터로 변환 출력한다. 병직렬변환기(parallel to serial converte)는 상기 A/D변환기122 및 123에서 변환 출력되는 병렬 형태의 제1 및 제2디지털데이터를 직렬 데이터로 변환하여 출력한다.
제1제곱기117은 상기 제1여파기115에서 출력되는 제1기저대역신호를 제곱하여 데이터클럭으로 발생한다. 제2제곱기118은 상기 여파기116에서 출력되는 지저대역 신호를 제곱하여 데이터클럭으로 발생한다. 위상검출기(phase detecter)119는 상기 제곱기117 및 118에서 출력되는 제곱신호와 궤환(feed back)되는 샘플링클럭의 위상차를 검출하여 위상 에러신호로 출력한다. 루프필터(loop filter)120은 상기 위상검출기119에서 출력되는 위상차 신호를 위상차 전압으로 변환하여 출력한다. 발진기(voltage controled oscillator :VCO)121은 상기 위상차 전압에 의해 제어되어 발진주파수를 발생한다. 상기 위상검출기119, 루프필터120 및 전압제어발진기121은 위상고정루프(Phase Lock Loop:PLL)의 구성이며, 상기 전압제어발진기121에서 출력되는 발진주파수를 샘플링클럭이 된다. 그리고 상기 샘플링클럭은 A/D변환기122 및 123의 샘플링클럭으로 공급되는 동시에 상기 위상검출기119로 궤환 입력된다.
상기와 같은 구성을 갖는 디지털 전송장치의 수신부의 동작을 살펴보면, 입력되는 신호는 분배되어 혼합기111 및 112에 각각 인가된다. 그리고 상기 혼합기111은 상기 입력신호와 국부발진기114에서 출력되는 반송파 대역의 발진신호를 혼합하여 출력하며, 상기 혼합기112는 상기 입력신호와 90°위상 쉬프트된 발진신호를 혼합하여 출력한다. 그러면 여파기115 및 116은 기저대역의 신호를 여파하는 저역여파기로서, 각각 상기 혼합기111 및 112에서 출력되는 혼합신호에서 반송파신호를 제거한 기저대역의 신호들을 여파하여 출력한다. 즉, 주파수 하강 변환(frquency down conversion) 동작을 수행한다. 상기와 같이 기저대역의 신호성분은 각각 A/D변환기122 및 123에 인가되어 디지털 데이터로 변환된다.
상기 아날로그 형태의 기저대역 신호를 디지털 변환하기 위한 샘플링클럭의 발생 과정을 살펴보면, 제곱기117 및 118은 상기 여파기115 및 116에서 각각 출력되는 기저대역 신호를 각각 제곱하여 데이터 클럭 성분을 발생한다. 그러면 위상검출기119는 상기 데이터클럭과 궤환 입력되는 샘플링클럭의 위상차를 검출하며, 루프필터120은 사이 위상차신호를 위상차전압으로 변환하고, 전압제어발진기121은 상기 위상차 전압에 따라 발진제어되어 상기 샘플링클럭을 발생한다.
상기와 같이 발생되는 발진주파수를 샘플링 클럭으로 입력하는 A/D변환기122 및 123은 각각 입력되는 기저대역 신호를 디지털 데이터로 변환하며, 상기 병직렬변환부124는 상기 A/D변환기122 및 123에서 출력하는 병렬 데이터를 직렬 데이터로 변환하여 출력한다.
그러나 상기와 같은 구성을 갖는 전송장치의 수신부에서 종래의 샘플링 타이밍회로는 복원된 클럭을 곧바로 이용하여 아날로그신호를 샘플링하는데 인가하므로서 환경의 변화에 따라 샘플링 시점이 변하게 되고, 이로인해 시스템의 성능이 저하되는 문제점이 있었다. 또한 오랜시간 지속적으로 수신부가 구동되는 각 부품의 특성 변화에 따라 정확하지 못한 위치에서 아날로그를 샘플링하는 결과를 초래하게 되고, 이로인해 시스템의 성능이 저하되는 원인이 될 수 있다. 특히 멀티레벨(multi-level)을 이용하는 시스템에서 아날로그 신호를 정확하게 샘플링하지 못하면, 데이터의 오류가 발생될 확률이 매우 높아진다. 이런 경우, 샘플링 시점이 정확하지 못하면 데이터의 오류가 발생되며, 이로인해 시스템의 성능을 저하시키게 된다.
따라서 본 발명의 목적은 전송장치의 수신부에서 환경변화에 따른 샘플링 타이밍 변화를 최소화할 수 있는 샘플링 타이밍 조정장치 및 방법에 관한 것이다.
본 발명의 다른 목적은 전송장치의 수신부에서 아날로그신호를 디지털 데이터로 변환할 시 디지털 데이터로 변환된 값을 이용하여 아날로그 신호의 샘플링 타이밍을 조정할 수 있는 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 전송시스템의 수신장치에서 샘플링 타이밍을 조정하는 장치가, 입력되는 신호를 기저대역의 신호로 하강변환하는 하강변환기와, 상기 하강변환기에서 출력되는 기저대역신호를 샘플링클럭에 의해 디지털 데이터로 변환하는 A/D변환기와, 상기 기저대역신호를 제곱하여 데이터클럭을 발생하는 제곱기와, 상기 데이터클럭으로부터 샘플링클럭을 발생하는 PLL과, 상기 PLL과 A/D변환기 사이에 연결되고 제어단이 상기 A/D변환기의 출력단에 연결되며 상기 디지털 변환된 데이터로부터 최적의 디지털 변환 시점 값을 산출한 후 상기 샘플링클럭을 지연 인가하는 가변지연기로 구성된 것을 특징으로 한다.
도 1은 종래의 전송장치의 수신부에서 샘플링 타이밍을 조정하는 장치의 구성을 도시하는 도면
도 2는 본 발명의 실시예에 따른 전송장치 수신부에서 샘플링 타이밍을 조정하는 장치의 구성을 도시하는 도면
도 2는 본 발명의 실시예에 따른 전송장치의 수신부 구성을 도시하는 도면이다. 상기 도 2의 구성을 살펴보면, 발진기(local oscillator)114는 반송파(carrier wave) 대역의 국부발진신호를 발생한다. 제1혼합기(mixer)111은 수신신호와 상기 국부발진기114에서 출력되는 발진신호를 혼합하여 제1혼합신호를 발생한다. 이상기(π/2 phase shifter)113은 상기 국부발진기114에서 출력되는 발진신호를 90°위상 쉬프트시켜 출력한다. 제2혼합기112는 상기 수신신호와 상기 이상기113의 출력을 혼합하여 제2혼합신호를 발생한다. 제1여파기115는 기저대역 여파기로서 상기 제1혼합기111에서 출력되는 제1혼합신호에서 반송파 대역의 신호를 제거하고 제1기저대역신호를 여파 출력한다. 제2여파기116은 기저대역 여파기로서 상기 제2혼합기112에서 출력되는 제2혼합신호에서 반송파 대역의 신호를 제거하고 제2기저대역신호를 여파 출력한다. 제1A/D변환기122는 수신되는 샘플링클럭에 의해 상기 제1여파기115에서 여파 출력되는 제1기저대역신호를 제2디지털데이터로 변환 출력한다. 제2A/D변환기122는 수신되는 샘플링클럭에 의해 상기 제2여파기116에서 여파 출력되는 제2기저대역신호를 제2디지털데이터로 변환 출력한다. 병직렬변환기(parallel to serial converte)는 상기 A/D변환기122 및 123에서 변환 출력되는 병렬 형태의 제1 및 제2디지털데이터를 직렬 데이터로 변환하여 출력한다.
제1제곱기117은 상기 제1여파기115에서 출력되는 제1기저대역신호를 제곱하여 데이터클럭으로 발생한다. 제2제곱기118은 상기 여파기116에서 출력되는 지저대역 신호를 제곱하여 데이터클럭으로 발생한다. 위상검출기(phase detecter)119는 상기 제곱기117 및 118에서 출력되는 제곱신호와 궤환(feed back)되는 샘플링클럭의 위상차를 검출하여 위상 에러신호로 출력한다. 루프필터(loop filter)120은 상기 위상검출기119에서 출력되는 위상차 신호를 위상차 전압으로 변환하여 출력한다. 발진기(voltage controled oscillator :VCO)121은 상기 위상차 전압에 의해 제어되어 발진주파수를 발생하며, 상기 발진주파수를 상기 위상검출기119에 궤환 입력시킨다. 상기 위상검출기119, 루프필터120 및 전압제어발진기121은 위상고정루프(Phase Lock Loop:PLL)의 구성이다. 따라서 상기 PLL은 상기 데이터클럭을 입력하여 샘플링 클럭을 발생하는 기능을 수행한다.
제1제어기201은 상기 제1A/D변환기122의 출력을 입력하며, 상기 제1디지털데이타로부터 상기 제1A/D변환기201의 샘플링 시점을 일치시키기 위한 제1지연제어신호를 발생한다. 제1지연기203은 상기 PLL의 출력단과 제1A/D변환기122의 샘플링 클럭단자 사이에 연결되며, 제1지연제어신호에 의해 상기 PLL에서 발생되는 샘플링클럭의 타이밍을 조정하여 상기 제1A/D변환기에 인가한다. 제2제어기202는 상기 제1A/D변환기123의 출력을 입력하며, 상기 제2디지털데이타로부터 상기 제2A/D변환기202의 샘플링 시점을 일치시키기 위한 제2지연제어신호를 발생한다. 제2지연기204는 상기 PLL의 출력단과 제2A/D변환기123의 샘플링 클럭단자 사이에 연결되며, 제2지연제어신호에 의해 상기 PLL에서 발생되는 샘플링클럭의 타이밍을 조정하여 상기 제2A/D변환기에 인가한다. 상기와 같은 구성은 디지털 데이터로 변환하는 샘플링클럭의 타이밍을 조정하는 기능을 수행한다.
상기와 같은 구성을 갖는 디지털 전송장치의 수신부의 동작을 살펴보면, 입력되는 신호는 분배되어 혼합기111 및 112에 각각 인가된다. 그리고 상기 혼합기111은 상기 입력신호와 국부발진기114에서 출력되는 반송파 대역의 발진신호를 혼합하여 출력하며, 상기 혼합기112는 상기 입력신호와 90°위상 쉬프트된 발진신호를 혼합하여 출력한다. 그러면 여파기115 및 116은 기저대역의 신호를 여파하는 저역여파기로서, 각각 상기 혼합기111 및 112에서 출력되는 혼합신호에서 반송파신호를 제거한 기저대역의 신호들을 여파하여 출력한다. 즉, 주파수 하강 변환(frquency down conversion) 동작을 수행한다. 상기와 같이 기저대역의 신호성분은 각각 A/D변환기122 및 123에 인가되어 디지털 데이터로 변환된다.
상기 아날로그 형태의 기저대역 신호를 디지털 변환하기 위한 샘플링클럭의 발생 과정을 살펴보면, 제곱기117 및 118은 상기 여파기115 및 116에서 각각 출력되는 기저대역 신호를 각각 제곱하여 데이터 클럭 성분을 발생한다. 그러면 위상검출기119는 상기 데이터클럭과 궤환 입력되는 샘플링클럭의 위상차를 검출하며, 루프필터120은 사이 위상차신호를 위상차전압으로 변환하고, 전압제어발진기121은 상기 위상차 전압에 따라 발진제어되어 상기 샘플링클럭을 발생한다.
이때 상기 제1제어부201은 상기 제1A/D변환기122에서 출력되는 제1디지털 데이터를 입력하며, 상기 디지털 변환된 데이터의 시점에 따른 제1지연제어신호를 발생한다. 이때 상기 제1지연제어신호는 상기 제1A/D변환기122가 아날로그신호를 정확한 시점에서 디지털 변환할 수 있도록 상기 샘플링클럭의 공급 시점을 조정하기 위한 제어신호이다. 이때 제1지연기203은 상기 PLL에서 출력되는 샘플링클럭을 입력하며, 상기 제1지연제어신호에 의해 상기 샘플링클럭을 지연하여 상기 제1A/D변환기122에 인가한다. 그러면 상기 제1A/D변환기122는 입력되는 제1아날로그신호를 정확한 시점에서 디지털 데이터로 변환하여 상기 병직렬변환부124에 출력한다.
또한 상기 제1제어부202 및 제2지연기204도 상기 제2A/D변환기123이 정확한 시점에서 입력되는 제2아날로그신호를 제2디지탈 데이터로 변환할 수 있도록, 상기 PLL에서 발생되는 샘플링클럭을 지연하여 출력한다. 그러면 상기 제2A/D변환기123은 입력되는 제2아날로그신호를 정확한 시점에서 디지털 데이터로 변환하여 상기 병직렬변환부124에 출력한다.
따라서 본 발명의 실시예에서는 A/D변환기로 인가되는 샘플링클럭단에 가변지연소자를 연결하고, 상기 A/D변환기에서 출력되는 디지털 데이터로부터 정확한 샘플링 시점을 산출하기 위한 지연값을 결정하고, 상기 지연값에 따라 샘플링클럭의 공급 시점을 조정한다. 따라서 상기 A/D변환기는 수신되는 아날로그신호를 정확한 시점에서 인가되는 샘플링클럭에 의해 디지털 데이터로 변환할 수 있다.
상술한 바와 같이 A/D변환기로 인가되는 샘플링클럭단에 가변지연소자에 의해 샘플링클럭의 타이밍을 정확하게 조정할 수 있으며, 이로인해 A/D변환기는 수신되는 아날로그신호를 정확한 시점에서 인가되는 샘플링클럭에 의해 디지털 데이터로 변환할 수 있다. 따라서 전송장치의 수신부에서 환경의 변화 및 소자 값의 변화가 발생되더라도 자동적으로 최적의 샘플링 시점에서 디지털 데이터로 변환할 수 있다. 이런 경우, 특히 멀티레벨의 시스템에서 더욱 유용할 수 있다.
Claims (4)
- 전송시스템의 수신장치에 있어서,입력되는 신호를 기저대역의 신호로 하강변환하는 하강변환기와,상기 하강변환기에서 출력되는 기저대역신호를 샘플링클럭에 의해 디지털 데이터로 변환하는 A/D변환기와,상기 기저대역신호를 제곱하여 데이터클럭을 발생하는 제곱기와,상기 데이터클럭으로부터 샘플링클럭을 발생하는 PLL과,상기 PLL과 A/D변환기 사이에 연결되고 제어단이 상기 A/D변환기의 출력단에 연결되며, 상기 디지털 변환된 데이터로부터 최적의 디지털 변환 시점 값을 산출한 후 상기 샘플링클럭을 지연 인가하는 가변지연기로 구성된 것을 특징으로 하는 샘플링 타이밍 조정장치.
- 전송시스템의 수신장치에 있어서,입력되는 신호를 분배하며, 분배된 신호를 각각 하강변환하여 제1기저대역신호 및 제2기저대역신호를 발생하는 하강변환기와,상기 제1 및 제2기저대역신호를 제1 및 제2샘플링클럭에 의해 각각 제1 및 제2디지털데이터로 변환하는 제1 및 제2A/D변환기와,상기 제1 및 제2기저대역신호를 각각 제곱하여 데이터클럭으로 발생하는 제1 및 제2제곱기와,상기 데이터클럭으로부터 샘플링클럭을 발생하는 PLL과,상기 PLL과 제1A/D변환기 사이에 연결되고 제어단이 상기 제1A/D변환기의 출력단에 연결되며, 상기 제1디지탈데이타로 부터 최적의 제1디지탈데이타를 발생할 수 있는 시간 값을 산출한 후 상기 샘플링클럭을 지연하여 상기 제1샘플링클럭으로 인가하는 제1가변지연기와,상기 PLL과 제2A/D변환기 사이에 연결되고 제어단이 상기 제2A/D변환기의 출력단에 연결되며, 상기 제2디지탈데이타로 부터 최적의 제2디지탈데이타를 발생할 수 있는 시간 값을 산출한 후 상기 샘플링클럭을 지연하여 상기 제2샘플링클럭으로 인가하는 제2가변지연기로 구성된 것을 특징으로 하는 샘플링 타이밍 조정장치.
- 제2항에 있어서, 상기 하강변환기가,반송파대역의 국부발진신호를 발생하는 발진기와,상기 국부발진신호를 90°위상 쉬프트하는 이상기와,상기 입력신호와 상기 발진기의 출력을 혼합하는 제1혼합기와,상기 제1혼합기의 출력을 여파하여 반송파 대역이 제거된 제1기저대역신호를 발생하는 제1여파기와,상기 입력신호와 상기 이상기의 출력을 혼합하는 제2혼합기와,상기 제2혼합기의 출력을 여파하여 반송파 대역애 제거된 제2기전대역신호를 발생하는 제2여파기로 구성된 것을 특징으로 하는 샘플링 타이밍 조정장치.
- 전송시스템 수신장치의 샘플링 타이밍 조정 방법에 있어서,입력되는 신호를 기저대역의 신호로 하강변환하는 과정과,상기 기저대역신호를 제곱하여 데이터클럭을 발생하는 과정과,상기 데이터클럭으로부터 샘플링클럭을 발생하는 과정과,디지털 변환된 데이터를 분석하여 최적의 디지털 변환 시점 값을 산출한 후 상기 샘플링클럭을 지연하는 과정과,상기 지연 조정된 샘플링클럭에 의해 상기 기저대역신호를 디지털 변환하여 출력하는 과정으로 이루어짐을 특징으로 하는 샘플링 타이밍 조정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064869A KR19980046511A (ko) | 1996-12-12 | 1996-12-12 | 샘플링 타이밍 조정장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064869A KR19980046511A (ko) | 1996-12-12 | 1996-12-12 | 샘플링 타이밍 조정장치 및 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980046511A true KR19980046511A (ko) | 1998-09-15 |
Family
ID=66522783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960064869A KR19980046511A (ko) | 1996-12-12 | 1996-12-12 | 샘플링 타이밍 조정장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980046511A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8073465B2 (en) | 2005-09-09 | 2011-12-06 | Hitachi, Ltd. | Reciever, frequency deviation measuring unit and positioning and ranging system |
| CN111786663A (zh) * | 2020-07-14 | 2020-10-16 | 京微齐力(北京)科技有限公司 | 一种自动调节输入延时、输出延时及输入输出延时的系统 |
| KR20220083117A (ko) * | 2020-12-11 | 2022-06-20 | 한국전자기술연구원 | 통계적 학습을 통한 고속 pam-4 수신기용 클럭 및 데이터 복원 회로 |
-
1996
- 1996-12-12 KR KR1019960064869A patent/KR19980046511A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8073465B2 (en) | 2005-09-09 | 2011-12-06 | Hitachi, Ltd. | Reciever, frequency deviation measuring unit and positioning and ranging system |
| CN111786663A (zh) * | 2020-07-14 | 2020-10-16 | 京微齐力(北京)科技有限公司 | 一种自动调节输入延时、输出延时及输入输出延时的系统 |
| CN111786663B (zh) * | 2020-07-14 | 2024-05-31 | 京微齐力(北京)科技有限公司 | 一种自动调节输入延时、输出延时及输入输出延时的系统 |
| KR20220083117A (ko) * | 2020-12-11 | 2022-06-20 | 한국전자기술연구원 | 통계적 학습을 통한 고속 pam-4 수신기용 클럭 및 데이터 복원 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809088A (en) | Digital carrier wave restoring device and method for use in a television signal receiver | |
| US8064848B2 (en) | Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal | |
| KR950700651A (ko) | Psk 복조기(psk demodulator) | |
| KR960706711A (ko) | 위상/주파수 변조기(phase/frequency modulator) | |
| US7577219B2 (en) | Apparatus for communications | |
| EP2064814A1 (en) | Digital polar radiofrequency transmitting device with a radiofrequency reference oscillator and an integrated circuit comprising such device | |
| EP1748559A1 (en) | Automatic frequency control loop circuit | |
| US7502435B2 (en) | Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement | |
| US5857003A (en) | Digital radio having improved modulation and detection processes | |
| JP5020760B2 (ja) | 受信周波数制御回路 | |
| EP0735715B1 (en) | Radio communication terminal station | |
| JPH01196946A (ja) | 周波数制御装置 | |
| US6961400B1 (en) | Automatic frequency correction apparatus and method of operation | |
| KR19980046511A (ko) | 샘플링 타이밍 조정장치 및 방법 | |
| US7272365B2 (en) | Frequency offset correction in transmitters having non-ideal synthesizer channel spacing | |
| KR100254127B1 (ko) | 디지탈 발진기 | |
| JP2004241886A (ja) | 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法 | |
| US20060105729A1 (en) | Frequency comb generator for synthesizers | |
| JP3999640B2 (ja) | 周波数制御装置 | |
| KR0166877B1 (ko) | 큐피에스케이 위상복조장치 | |
| KR910005529B1 (ko) | 이중루프에 의한 발진주파수 추적 발생장치 | |
| JP2504581B2 (ja) | ディジタル信号伝送方式 | |
| JPH1056489A (ja) | ディジタル変調信号復調装置 | |
| JP2023000336A (ja) | 変調装置及び変調方法 | |
| KR100463502B1 (ko) | 에이치디티브이의디지탈복조기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |