KR19980015962A - 위상 동기 루프 회로 - Google Patents

Abstract

위상 동기 루프로부터 출력되는 발진 주파수를 기준신호에 고속으로 위상 동기시키는 위상 동기 루프 회로에 관한 것이다. 다수의 송수신 채널을 가지는 디지탈 데이터 송수신 장치는 위상 동기 루프 회로를 이용하여 송신하고자 하는 디지탈 데이터를 주파수 편이(frequency shift keying: FSK)변조한다. 여기서, 제안되는 위상 동기 루프 회로는 일정한 주파수를 갖는 기준신호를 발생하는 기준신호 발생기와, 제어 전압에 대응하는 주파수를 발진하여 출력하는 전압 제어 발진기와, 상기 기준신호 발생기로부터 발생되는 기준신호를 채널 변환(스위칭) 데이터에 의해 분주하고 상기 분주된 기준신호의 위상과 상기 전압 제어 발진기로부터 출력되는 발진신호의 위상을 비교하여 위상차 신호를 출력하는 위상 비교기와, 상기 위상차를 적분하여 오차 전압을 발생하는 루프 필터와, 상기 루프 필터의 오차전압을 모니터링하며 채널 변환에 필요한 전압과 상기 모니터링된 전압 차에 대응하는 전압 보정 PWM신호를 발생하는 제어기와, 상기 오차 전압을 이득 제어 신호에 따라 증폭하여 상기 전압 제어 발진기로 공급하는 가변 이득 증폭기 및 상기 PWM신호를 적분하여 상기 이득제어신호를 발생하는 적분기를 포함하여 구성된다. 상기와 같이 구성된 회로는 전압제어 발진된 주파수를 기준신호의 위상에 고속으로 동기(Locking)시키는 위상 동기 루프에 사용될 수 있으며, 특히 디지탈 송수신 장치의 기지국의 송수신 장치에 매우 유용하게 이용될 수 있다.

Description

위상 동기 루프 회로

본 발명은 위상 동기 루프(Phase Locked Loop)(이하 PLL이라 함) 회로에 관한 것으로, 특히 PLL로부터 출력되는 주파수를 소망하는 채널의 주파수로 변경 시에도 고속으로 기준신호에 동기되도록 동기 시간(Lock time)을 최소화시킨 PLL 회로에 관한 것이다.

통상적으로, 디지탈 데이터를 송수신하는 장치 등은 소망하는 채널의 주파수로 데이터를 변복조 하는 변복조기를 가지고 있다. 이러한 변복조 장치의 일 예로서는 데이터를 직접 주파수 편이 변조하는 방식이 현재 널리 사용되고 있다. 그 대표적인 일 예가 PLL를 이용하여 디지탈 데이터를 원하는 채널 대역의 주파수로로 FSK변조하는 방식이다. 이와 같이 변복조 장치는 현재 디지탈 무선 송수신 장치인 무선 사설 교환기 및 상기 무선 사설 교환기에 접속되어 디지탈 무선 전화기와 통화링크를 설정하는 기지국 등에서 많이 사용되고 있다. 상기와 같은 무선 사설 교환기의 기지국은 통상 송수신 주파수 대역이 상이한 무선 채널을 약 12개정도 갖는다. 따라서, 상기와 같이 다수개의 송수신 채널을 가지는 디지탈 데이터 송수신 장치는 채널을 변환시 빠른 송수신의 절체가 요구되며, 이러한 송수신 채널의 절체 시간은 PLL의 최종 주파수의 출력을 고속으로 기준신호에 동기시키는 록킹 타임(Locking time)에 의해 좌우된다.

도 1은 종래의 기술에 의해 구성되어 디지탈 송수신 장치에 이용되고 있는 위상 동기 루프 회로도이다. 이의 구성은 일정한 주파수를 갖는 기준신호 REF-S를 발생하는 기준신호 발생기 10과, 제어 전압 CTLV에 대응하는 주파수 OSC-OUT를 발진하여 출력하는 전압 제어 발진기(Voltage Controlled Oscilltor) 12와, 상기 기준신호 발생기 10로부터 발생되는 기준신호 REF-S를 채널 변환 데이터에 의해 분주하고 상기 분주된 기준신호 REF-SD의 위상과 상기 전압 제어 발진기 12로부터 출력되는 반진 주파수 OSC-OUT의 위상을 비교하여 위상차 신호를 출력하는 위상 비교기 14와, 상기 위상차를 적분하여 오차 전압을 발생하는 루프 필터 16와, 상기 루프 필터 16 및 상기 위상 비교기 14에 송수신 챈널을 전환하기 위한 채널 변환 데이터를 출력하는 제어기 18로 구성되어 있다. 여기서, 상기 루프 필터 16의 출력노드에 접속된 가우시안 여파기 20은 송신되는 데이터의 스퓨리어스를 제거하기 위하여 송신될 데이터 TXD을 가우시안 저역통과 필터링하여 상기 발진 제어 전압 CTLV에 합성하는 기능을 갖는다.

상기와 같은 구성중, 제어기 18는 디지탈 데이터 송수신 장치를 제어하는 마이크로 컴퓨터(Microcomputer: microprocessor)로서 송수신 채널을 전환하기 위한 채널 변환 데이터 Data, 클럭 CLK 및 인에이블 신호 EN를 상기 위상 비교기 14로 공급한다. 상기 위상 비교기 14는 상기 제어기 18로부터 출력되는 데이터 Data, 클럭 CLK 및 인에이블 신호 EN에 의해 기준 주파수를 갖는 기준신호 REF-S를 분주하고, 상기 분주된 기준신호 REF-SD와 상기 VCO 12로부터 발진되는 발진 주파수 OSC-OUT간의 위상을 비교하여 위상차 신호를 출력한다.

우선, 제1도의 구성을 참조하여 종래의 기술에 의해 구현된 PLL의 동작을 간략히 설명하면 하기와 같다.

지금, 제어기 18로부터 채널을 지정하기 위한 채널 변환 데이터 Data, 클럭 CLK 및 인에이블 신호 EN들이 출력되면, 이들은 위상 비교기 14로 각각 입력된다. 상기 위상 비교기 14는 상기 제어기 18로부터 출력되는 데이터 Data, 클럭 CLK 및 인에이블 신호 EN에 의해 입력되는 주파수의 분주 출력 상태를 결정하고 또다른 입력단자로 입력되는 주파수와 상기 분주된 주파수를 비교하는 동작하도록 설정된다.

상기와 같은 상태에서, 기준신호 발생기 10로부터 미리 설정된 주파수를 갖는 기준신호 REF-S가 발진 출력되면, 이는 위상 비교기 14의 일측 입력단자로 공급된다. 상기 위상 비교기 14는 상기 기준신호 REF-S를 상기 제어기 18로부터 출력되는 채널 변환 데이터 Data의 값에 따라 분주하여된 기준신호 REF-SD와 또다른 입력단자로 입력되는 신호, 예를 들면, VCO 12로부터 발진되는 신호 OSC-OUT의 위상을 비교하여 위상차 검출신호(에러신호)를 출력한다.

상기 위상 비교기 14로부터 출력되는 위상차 검출신호는 캐패시터, 저항등으로 구성되는 루프 필터 16로 공급된다. 상기 루프 필터 16는 입력되는 위상차 검출신호를 저역통과필터링 하여 위상차 검출신호에 포함된 잡음성분을 제거함과 동시에 적분하여 위상차 검출신호에 대응하는 직류전압으로 출력한다.

이때, VCO 12는 상기 루프 필터 16로부터 출력되는 직류 전압에 대응하는 주파수를 발진한다. 상기 VCO 12로부터 출력되는 발진신호 OSC-OUT는 디지탈 무선 송수신 장치의 반송파 혹은 국부 발진 주파수로 이용된다. 이렇게 이용되는 상기 발진 주파수 OSC-OUT는 상기 위상 비교기 14의 또다른 입력단자로 공급된다.

따라서, 상기 VCO 12의 출력은 최종적으로 기준신호 발생기 10로부터 발생되는 기준신호 REF-S에 위상동기되어 출력됨을 알 수 있다. 여기서, 상기 루프 필터 16의 출력노드에 접속된 가우시안 여파기 20는 송신될 데이터 TXD를 가운시안 여파하여 FSK변조시 송신신호의 스퓨리어스의 발생을 억제하는 것이다.

그러나, 상기와 같은 구성을 갖는 종래의 위상 동기 루프 회로는 VCO 12로부터 발진되는 주파수 OSC-OUT가 기준신호 REF-S에 위상 동기되는 록킹시간(Lock time)의 조절이 위상 비교기 14의 위상 비교 시간 및 루프 필터 16의 필터링시간의 특성에 크게 좌우되어 록킹 시간이 길어지는 문제가 있었다.

또한, 상기와 같은 경로에 의해 기준신호 REF-S에 위상 동기된 록킹시간은 위 회로들의 특성에 의해 고정되어짐으로써 VCO 12의 발진 주파수를 변경하여 채널을 전환하는데 걸리는 시간이 매우 길어 다수의 채널, 예를들면, 12개정도의 채널을 가지는 디지탈 송수신 장치에서 이용할 경우, 모든 채널을 이용할 수 없는 문제가 발생한다.

루프 필터 16의 통과 대역폭을 크게하여 록킹 시간을 단축 시킬 수 있으나, 루프 필터 16의 대역폭을 크게하면 PLL루프에 유입되는 잡음을 제거하기가 매우 곤란하여 짐으로서 VCO 12의 출력신호에 위상잡음이 유입되어 디지탈 신호의 송수신을 매우 곤란하게 하는 또다른 문제가 발생된다.

따라서, 본 발명의 목적은 제어 전압의 입력에 대응하는 주파수를 발진하는 전압 제어 발진기의 위상잡음을 억제함과 동시에 기준신호에 동기되는 록킹 시간을 최대로 단축하여 송수신 채널을 최단시간에 할 수 있도록 하는 위상 동기 루프 회로를 제공함에 있다.

본 발명의 다른 목적은 다수의 송수신 채널을 가지는 디지탈 무선 송수신 장치에 있어서, 송수신 채널에 대응하는 주파수 변환 제어 신호를 출력하여 전압 제어 발진기의 출력 주파수를 고속으로 소망하는 주파수로 출력함과 동시에 기준신호에 위상 동기 시키는 위상 동기 루프를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명은 일정한 주파수를 갖는 기준신호를 발생하는 기준신호 발생기와, 제어 전압에 대응하는 주파수를 발진하여 출력하는 전압 제어 발진기와, 상기 기준신호 발생기로부터 발생되는 기준신호를 채널 변환 데이터에 의해 분주하고 상기 분주된 기준신호의 위상과 상기 전압 제어 발진기로부터 출력되는 발진신호의 위상을 비교하여 위상차 신호를 출력하는 위상 비교기와, 상기 위상차를 적분하여 오차 전압을 발생하는 루프 필터와, 상기 루프 필터의 오차전압을 모니터링하며 채널 변환에 필요한 전압과 상기 모니터링된 전압 차에 대응하는 전압 보정 PWM신호를 발생하는 제어기와, 상기 오차 전압을 이득 제어 신호에 따라 증폭하여 상기 전압 제어 발진기로 공급하는 가변 이득 증폭기 및 상기 PWM신호를 적분하여 상기 이득제어신호를 발생하는 적분기를 포함하여 구성된다.

도 1은 종래의 기술에 의해 구성되어 디지탈 송수신 장치에 이용되고 있는 위상 동기 루프 회로도.

도 2는 본 발명의 일시 예에 따라 구성되어 디지탈 송수신 장치에 이용되는 위상 동기 루프의 회로도.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명의 실시 예에 관한 도면에서 전술한 도면상의 구성 요소와 실질적으로 동일한 구성과 기능을 가진 것들에는 그것들과 동일한 참조 부호를 사용할 것이다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 2는 본 발명의 일시 예에 따라 구성되어 디지탈 송수신 장치에 이용되는 위상 동기 루프의 회로도이다. 이의 구성은, 전술한 제1도의 구성에 위상차 검출신호를 모니터링하고 채널을 변환 선택시, 상기 선택된 채널에 대응하는 주파를 발생시키기 위한 위상차 보정 펄스 PWM를 발생하는 제어기 18와, 상기 루프 필터 16와 상기 VCO 12의 사이에 접속되어 루프 필터 16로부터 출력되는 발진 제어 전압을 이득 제어 신호에 따라 전압 증폭하여 출력하는 가변 이득 조정기 19 및 상기 위상차 보정펄스를 적분하여 상기 가변 이득 조정기 19에 이득 제어 신호를 공급하는 적분기 21가 더 부가되어 구성된다.

이하 본 발명에 따른 일 실시예의 동작을 상술한 구성을 참조하여 상세히 설명 하기에 앞서, 제어기 18로부터 출력되는 위상차 보정 펄스 PWM에 의해 VCO 12로부터는 현재 채널의 주파수 대역에 알맞는 반송파 주파수 OSC-OUT가 발진 출력되고 있으며, 상기 반송파 주파수 OSC-OUT는 전술한 바와 같은 동작에 의해 기준신호 REF-S에 위상 동기되어 있다고 가정한다.

상기와 같이 VCO 12로부터 출력되는 발진신호 OSC-OUT가 기준신호 REF-S에 위상 동기되어 출력되면, 제어기 18은 루프 필터 16에 일측이 접속된 고 임피던스 저항 17을 상기 VCO 12로 제공되는 발진 제어 전압의 레벨을 모니터링하게 된다. 즉, 상기 제어기 18은 루프 필터 16에 의해 필터링된 발진 제어 전압의 레벨을 고 임피던스 저항 17를 통해 모니터링한다. 이와 같은 제어기 18는 상기 고 임피던스 저항 17을 통한 전압을 디지탈의 값으로 입력하기 위한 아나로그 디지탈 변환기를 내장하고 있다.

상기와 같이 제어기 18가 VCO 12의 발진 제어 전압의 레벨을 모니터링하고 있는 상태에서, 채널 변환(스위칭)을 변환하기 위해 채널 변환 신호(Data, CLK, EN)를 출력하면 위상 비교기 14는 전술한 바와 같이 기준신호 REF-S의 분주비를 달리하여 VCO 12로부터 출력되는 발진신호 OSC-OUT를 비교하여 위상차를 검출한다. 이때, 상기 제어기 18는 상기 모니터링된 위상차 검출신호(오차전압)의 레벨, 즉, 발진 제어 전압과 채널 변환에 필요로하는 전압의 차에 대응하는 위상차 보정펄스 PWM를 발생하여 출력한다. 이러한, 위상차 보정 펄스 PWM의 데이터는 제어기 18내의 롬영역에 마스킹되어 있다.

상기 제어기 18로부터 위상차 보정펄스 PWM가 출력되면, 저항 R2와 캐패시터 C1으로 구성된 적분기 21는 상기 위상차 보정펄스 PWM를 RC시정수 값에 의해 적분한다. 따라서, 상기 적분기 21로부터는 상기 위상차 보정펄스 PWM의 듀티에 따른 직류 전압이 출력되며, 상기 직류 전압은 가변 이득 조정기 19내의 전계 효과 트랜지스터(FET) Q1의 게이트로 공급된다. 따라서, 상기 FET Q1은 상기 적분기 21로부터 출력되는 전압에 대응하여 활성화된다. 즉, 상기 FET Q1의 드레인과 소오스간의 채널 저항이 상기 게이트-소오스간의 전압 Vgs의 전압에 따라 변화된다. 상기 EFT Q1의 드레인-소오스간의 채널 저항이 변화되면 저항 R1과 연산증폭기 OP와 궤환저항 R2로 구성된 가변 이득 조정기 19의 증폭 이득이 조정되어짐을 알 수 있다.

예를 들어, 상기 적분기 21로부터 출력되는 전압이 높게되면 가변 이득 조정기 19의 증폭 이득은 낮아지고, 이와 반대로 적분기 21로부터 출력되는 전압이 낮게되면 상기 가변 이득 조정기 19의 증폭 이득은 높아진다. 따라서, 상기 VCO 12로부터 발진 출력되는 주파수 OSC-OUT는 상기 전압 보정 PWM신호에 의해 증폭도가 가변되는 이득 조정기 19의 증폭전압에 의해 고속으로 변환된다. 상기와 같이 VCO 12로부터 발진 출력되는 주파수 OSC-OUT가 기준신호 REF-S에 동기되는 록-인 범위(Lock-in range)내에 들어오면 루프 필터 16가 동작되어 VCO 12의 채널 전환에 따른 추수신간을 개선하여 록킹 시간을 단축하게 된다.

따라서, 제2도와 같은 구성을 갖는 본 발명은 기준신호 REF-S와 PLL의 VCO 12간의 위상차에 대응한 오차전압과 채널전환에 필요로하는 제어전압과의 차에 대응하는 전압 보정 PWM에 의해 VCO 12의 발진 주파수를 고속으로 변경 시켜 기준신호에 동기 시킴으로서 다수의 채널을 고속으로 선택할 수 있게된다.

상술한 바와 같이 본 발명은 PLL내의 VCO의 발진 주파수를 고속으로 변경함으로써 디지탈 무선 전환기의 기지국과 같이 다수개의 채널을 갖는 시스템의 채널 전환 시간을 빠르게 할 수 있는 이점이 있다.

Claims (4)

1. 위상 동기 루프 회로에 있어서,

   일정한 주파수를 갖는 기준신호를 발생하는 기준신호 발생기와,

   제어 전압에 대응하는 주파수를 발진하여 출력하는 전압 제어 발진기와,

   상기 기준신호 발생기로부터 발생되는 기준신호를 채널 변환 데이터에 의해 분주하고 상기 분주된 기준신호의 위상과 상기 전압 제어 발진기로부터 출력되는 발진신호의 위상을 비교하여 위상차 신호를 출력하는 위상 비교기와,

   상기 위상차를 적분하여 오차 전압을 발생하는 루프 필터와,

   상기 루프 필터의 오차전압을 모니터링하며 채널 변환에 필요한 전압과 상기 모니터링된 전압 차에 대응하는 전압 보정 PWM신호를 발생하는 제어기와,

   상기 오차 전압을 이득 제어 신호에 따라 증폭하여 상기 전압 제어 발진기로 공급하는 가변 이득 증폭기 및 상기 PWM신호를 적분하여 상기 이득제어신호를 발생하는 적분기를 포함하여 구성함을 특징으로 하는 위상 동기 루프 회로.
2. 제1항에 있어서, 상기 제어기는 아나로그의 신호를 디지탈 데이터로 변환하는 아나로그 디지탈 변환기를 내장하여 상기 아나로그의 전압을 모니터링함을 특징으로 하는 위상 동기 루프 회로.
3. 제2항에 있어서, 상기 제어기의 아나로그 디지탈 변환기의 입력포트와 상기 루프 필터의 사이에는 고 임피던스 저항이 접속됨을 특징으로 하는 위상 동기 루프 회로.
4. 제2항 내지 제3항중 어느 하나의 항에 있어서, 제1단자 및 재2단자를 갖는 연산 증폭기와, 상기 가변 이득 증폭기는 상기 루프 필터의 출력을 상기 연산증폭기의 제1단자로 공급하는 제1저항과, 상기 연산 증폭기의 제2단자와 출력단자 사이에 접속되어 증폭율을 결정하는 제2저항 및 상기 연산 증폭기의 제2단자와 소정 벨의 전압 사이에 접속되어 있으며, 상기 적분기의 출력에 따라 상기 제2단자와 소정 레벨의 전압 사이의 저항을 변화 시키는 전계효과 트랜지스터로 구성함을 특징으로 하는 위상 동기 루프 회로.