JPS625492B2 - - Google Patents
Info
- Publication number
- JPS625492B2 JPS625492B2 JP54170789A JP17078979A JPS625492B2 JP S625492 B2 JPS625492 B2 JP S625492B2 JP 54170789 A JP54170789 A JP 54170789A JP 17078979 A JP17078979 A JP 17078979A JP S625492 B2 JPS625492 B2 JP S625492B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- register
- frequency
- supplied
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は位相ロツクループ回路を有し、この位
相ロツクループ回路よりの出力信号により受信周
波数が決定されるようになされたシンセサイザ受
信機に関し、特にアツプ又はダウンの連続的な選
局操作を速やかに行なうことができるようにした
ものである。
相ロツクループ回路よりの出力信号により受信周
波数が決定されるようになされたシンセサイザ受
信機に関し、特にアツプ又はダウンの連続的な選
局操作を速やかに行なうことができるようにした
ものである。
従来シンセサイザ受信機としては第１図に示す
如きものが提案されている。
如きものが提案されている。
即ち、この第１図において、１は受信機のアン
テナを示し、このアンテナ１に得られる放送信号
を高周波増幅器２を介して混合回路３の一方の入
力端子に供給し、この混合回路３の他方の入力端
子に位相ロツクループ回路４を構成する電圧制御
形可変周波数発振器より成る局部発振器４ａより
の局部発振信号を供給する。又、混合回路３の出
力側に得られる信号を中間周波増幅器５に供給
し、この中間周波増幅器５の出力側に得られる中
間周波信号を検波回路６により検波し、この検波
回路６の出力側に得られる音声信号を低周波増幅
器７に供給し、この低周波増幅器７の出力信号に
よりスピーカ８を駆動し音声を再生する。又局部
発振器４ａよりの局部発振信号を例えば1/100に
分周する第１の分周器４ｂの入力端子に供給し、
この第１の分周器４ｂの出力側に得られる信号を
第２の分周器４ｃに供給する。この場合、この第
２の分周器４ｃにおいてはレジスタ９の出力端子
より供給される選局信号に応じて、その分周比が
制御される。又第２の分周器４ｃの出力信号を位
相比較器４ｄの一方の入力端子に供給し、この位
相比較器４ｄの出力端子には、この第２の分周器
４ｃの出力信号とこの位相比較器４ｄの他方の入
力端子に供給される基準周波数発振器４ｅからの
基準周波数信号との位相差に応じた誤差電圧を得
る。又この位相比較器４ｄの出力信号を低域通過
フイルタ４ｆを介して局部発振器４ａの制御電圧
供給端子に供給し、この局部発振器４ａより第２
の分周器４ｃの分周比に応じた安定した局部発振
信号を出力するように制御する。又１０は第２図
に示す如き受信機のパネル面等に配される10個の
数字キーよりなる数字キー群１０ａ、アツプ操作
キー１０ｂ、ダウン操作キー１０ｃ及び予めメモ
リにプリセツトされている放送局に対応した選局
信号を読み出してレジスタ９に供給するように構
成されているプリセツト選局操作キー１０ｄ等の
操作キー装置である。又制御装置１１よりレジス
タ９のクロツク信号入力端子９ａにクロツク信号
を供給し、この制御装置１１よりレジスタ９の選
局信号入力端子９ｂに操作キー装置１０の操作に
応じた選局信号を供給し、この制御装置１１より
レジスタ９のラツチ信号入力端子９ｃにラツチ信
号を供給する。又、この制御装置１１より表示装
置１２に表示信号を供給し、この表示装置１２に
受信周波数等の表示をする。斯る第１図に示す如
きシンセサイザ受信機は上述の如く構成されてい
るので、メモリ（図示せず）にプリセツトされて
いる放送局に応じた選局信号の中から所望の放送
局に対応した選局信号を読み出して所望の放送局
を受信する等の離散的な選局操作をする場合、所
望の放送局に対応したプリセツト選局操作キー１
０ｄを操作して、制御装置１１よりレジスタ９に
クロツク信号を供給すると共に、メモリより所望
の放送局に対応した選局信号をレジスタ９に供給
して、このレジスタ９に選局信号を記憶し、その
後、制御装置１１よりレジスタ９にラツチ信号を
供給して、このレジスタ９に記憶されている選局
信号を位相ロツクループ回路４を構成する第２の
分周器４ｃに供給し、この第２の分周器４ｃの分
周比を選局信号に応じた値として局部発振器４ａ
の発振周波数を変え、所望放送局を受信する。
テナを示し、このアンテナ１に得られる放送信号
を高周波増幅器２を介して混合回路３の一方の入
力端子に供給し、この混合回路３の他方の入力端
子に位相ロツクループ回路４を構成する電圧制御
形可変周波数発振器より成る局部発振器４ａより
の局部発振信号を供給する。又、混合回路３の出
力側に得られる信号を中間周波増幅器５に供給
し、この中間周波増幅器５の出力側に得られる中
間周波信号を検波回路６により検波し、この検波
回路６の出力側に得られる音声信号を低周波増幅
器７に供給し、この低周波増幅器７の出力信号に
よりスピーカ８を駆動し音声を再生する。又局部
発振器４ａよりの局部発振信号を例えば1/100に
分周する第１の分周器４ｂの入力端子に供給し、
この第１の分周器４ｂの出力側に得られる信号を
第２の分周器４ｃに供給する。この場合、この第
２の分周器４ｃにおいてはレジスタ９の出力端子
より供給される選局信号に応じて、その分周比が
制御される。又第２の分周器４ｃの出力信号を位
相比較器４ｄの一方の入力端子に供給し、この位
相比較器４ｄの出力端子には、この第２の分周器
４ｃの出力信号とこの位相比較器４ｄの他方の入
力端子に供給される基準周波数発振器４ｅからの
基準周波数信号との位相差に応じた誤差電圧を得
る。又この位相比較器４ｄの出力信号を低域通過
フイルタ４ｆを介して局部発振器４ａの制御電圧
供給端子に供給し、この局部発振器４ａより第２
の分周器４ｃの分周比に応じた安定した局部発振
信号を出力するように制御する。又１０は第２図
に示す如き受信機のパネル面等に配される10個の
数字キーよりなる数字キー群１０ａ、アツプ操作
キー１０ｂ、ダウン操作キー１０ｃ及び予めメモ
リにプリセツトされている放送局に対応した選局
信号を読み出してレジスタ９に供給するように構
成されているプリセツト選局操作キー１０ｄ等の
操作キー装置である。又制御装置１１よりレジス
タ９のクロツク信号入力端子９ａにクロツク信号
を供給し、この制御装置１１よりレジスタ９の選
局信号入力端子９ｂに操作キー装置１０の操作に
応じた選局信号を供給し、この制御装置１１より
レジスタ９のラツチ信号入力端子９ｃにラツチ信
号を供給する。又、この制御装置１１より表示装
置１２に表示信号を供給し、この表示装置１２に
受信周波数等の表示をする。斯る第１図に示す如
きシンセサイザ受信機は上述の如く構成されてい
るので、メモリ（図示せず）にプリセツトされて
いる放送局に応じた選局信号の中から所望の放送
局に対応した選局信号を読み出して所望の放送局
を受信する等の離散的な選局操作をする場合、所
望の放送局に対応したプリセツト選局操作キー１
０ｄを操作して、制御装置１１よりレジスタ９に
クロツク信号を供給すると共に、メモリより所望
の放送局に対応した選局信号をレジスタ９に供給
して、このレジスタ９に選局信号を記憶し、その
後、制御装置１１よりレジスタ９にラツチ信号を
供給して、このレジスタ９に記憶されている選局
信号を位相ロツクループ回路４を構成する第２の
分周器４ｃに供給し、この第２の分周器４ｃの分
周比を選局信号に応じた値として局部発振器４ａ
の発振周波数を変え、所望放送局を受信する。
又受信周波数を例えば100KHzずつ順次変えて
アツプ又はダウンの連続的な選局操作をする場
合、アツプ操作キー１０ｂ又はダウン操作キー１
０ｃを操作して制御装置１１に信号を供給してア
ツプ又はダウンの連続的な選局操作をするように
制御した後は、受信周波数を順次変化する毎に制
御装置１１よりレジスタ９にクロツク信号及び受
信周波数を例えば100KHzアツプ又はダウンする
ような２進符号に変換された選局信号を供給し
て、このレジスタ９に選局信号を記憶し、その
後、制御装置１１よりレジスタ９にラツチ信号を
供給して、このレジスタ９より第２の分周器４ｃ
に選局信号を供給し、この第２の分周器４ｃの分
周比を例えば「１」変えて選局信号に応じた値と
して局部発振器４ｃの発振周波数を変え、受信周
波数がアツプ又はダウンした放送局を受信すると
いう選局操作を繰り返すこととなる。
アツプ又はダウンの連続的な選局操作をする場
合、アツプ操作キー１０ｂ又はダウン操作キー１
０ｃを操作して制御装置１１に信号を供給してア
ツプ又はダウンの連続的な選局操作をするように
制御した後は、受信周波数を順次変化する毎に制
御装置１１よりレジスタ９にクロツク信号及び受
信周波数を例えば100KHzアツプ又はダウンする
ような２進符号に変換された選局信号を供給し
て、このレジスタ９に選局信号を記憶し、その
後、制御装置１１よりレジスタ９にラツチ信号を
供給して、このレジスタ９より第２の分周器４ｃ
に選局信号を供給し、この第２の分周器４ｃの分
周比を例えば「１」変えて選局信号に応じた値と
して局部発振器４ｃの発振周波数を変え、受信周
波数がアツプ又はダウンした放送局を受信すると
いう選局操作を繰り返すこととなる。
このように斯る第１図に示す如き従来のシンセ
サイザ受信機は、受信周波数を例えば100KHzず
つ順次変えてアツプ又はダウンの連続的な選局操
作をする場合、受信周波数を順次変化する毎に、
受信周波数を順次２進符号に変換して選局信号と
なし、この２進符号の選局信号をレジスタ９に記
憶し、そして、この後このレジスタ９より第２の
分周器４ｃにこの２進符号の選局信号を供給し
て、この第２の分周器４ｃの分周比を例えば
「１」変えるという離散的な選局操作と同様の操
作を行なわなくてはならず、この連続的な選局操
作には相当な時間が費され、速やかな選局操作を
行なうことのできない不都合があつた。
サイザ受信機は、受信周波数を例えば100KHzず
つ順次変えてアツプ又はダウンの連続的な選局操
作をする場合、受信周波数を順次変化する毎に、
受信周波数を順次２進符号に変換して選局信号と
なし、この２進符号の選局信号をレジスタ９に記
憶し、そして、この後このレジスタ９より第２の
分周器４ｃにこの２進符号の選局信号を供給し
て、この第２の分周器４ｃの分周比を例えば
「１」変えるという離散的な選局操作と同様の操
作を行なわなくてはならず、この連続的な選局操
作には相当な時間が費され、速やかな選局操作を
行なうことのできない不都合があつた。
本発明は斯る点に鑑み、受信周波数を順次変え
て行なう連続的な選局操作を速やかに行なうこと
ができるようにしたものである。
て行なう連続的な選局操作を速やかに行なうこと
ができるようにしたものである。
以下第３図を参照しながら本発明シンセサイザ
受信機の一実施例について説明しよう。この第３
図において、第１図と対応する部分には同一符号
を付し、その詳細説明は省略する。
受信機の一実施例について説明しよう。この第３
図において、第１図と対応する部分には同一符号
を付し、その詳細説明は省略する。
即ち、制御装置１１よりレジスタ９に選局信号
及びクロツク信号を供給すると共に、この制御装
置１１よりアツプ・ダウン制御回路１３の切換信
号入力端子１３ａにアツプ・ダウン切換信号を供
給し、このアツプ・ダウン制御回路１３の第１の
出力端子よりアツプ・ダウンカウンタ１４のアツ
プ・ダウン制御信号入力端子に、このアツプ・ダ
ウンカウンタ１４をアツプ状態又はダウン状態に
制御するアツプ・ダウン制御信号を供給し、この
アツプ・ダウン制御回路１３の第２の出力端子よ
りレジスタ９のゲート信号入力端子に第１ゲート
信号を供給し、このアツプ・ダウン制御回路１３
の第３の出力端子よりオア回路１５の一方の入力
端子１５ａに第２ゲート信号を供給し、このオア
回路１５の他方の入力端子１５ｂに制御装置１１
よりラツチ信号を供給し、このオア回路１５の出
力信号をゲート信号としてアツプ・ダウンカウン
タ１４のゲート信号入力端子に供給する。この場
合、このアツプ・ダウン制御回路１３の第２の出
力端子よりレジスタ９のゲート信号入力端子にゲ
ート信号が供給されると、このアツプ・ダウンカ
ウンタ１４のカウンタ内容がそのままレジスタ９
に移されるように構成され、又オア回路１５の一
方の入力端子１５ａにアツプ・ダウン制御回路１
３の第３の出力端子より出力される第２ゲート信
号が供給されたとき、又は、オア回路１５の他方
の入力端子１５ｂに制御装置１１よりラツチ信号
が供給されたとき、即ち、このオア回路１５の出
力端子よりアツプ・ダウンカウンタ１４のゲート
信号入力端子にゲート信号が供給されたときは、
レジスタ９の記憶内容がそのままアツプ・ダウン
カウンタ１４に移されるように構成されている。
又制御装置１１よりアツプ・ダウンカウンタ１４
のクロツク信号入力端子１４ａに、このアツプ・
ダウンカウンタ１４のカウンタ内容のアツプ又は
ダウンを制御するクロツク信号を供給し、このア
ツプ・ダウンカウンタ１４の夫々の出力端子に得
られるカウンタ内容を選局信号として位相ロツク
ループ回路４を構成する第２の分周器４ｃに供給
して、この第２分周器４ｃの分周比をカウンタ内
容に応じて制御する。その他は第１図と同様に構
成する。
及びクロツク信号を供給すると共に、この制御装
置１１よりアツプ・ダウン制御回路１３の切換信
号入力端子１３ａにアツプ・ダウン切換信号を供
給し、このアツプ・ダウン制御回路１３の第１の
出力端子よりアツプ・ダウンカウンタ１４のアツ
プ・ダウン制御信号入力端子に、このアツプ・ダ
ウンカウンタ１４をアツプ状態又はダウン状態に
制御するアツプ・ダウン制御信号を供給し、この
アツプ・ダウン制御回路１３の第２の出力端子よ
りレジスタ９のゲート信号入力端子に第１ゲート
信号を供給し、このアツプ・ダウン制御回路１３
の第３の出力端子よりオア回路１５の一方の入力
端子１５ａに第２ゲート信号を供給し、このオア
回路１５の他方の入力端子１５ｂに制御装置１１
よりラツチ信号を供給し、このオア回路１５の出
力信号をゲート信号としてアツプ・ダウンカウン
タ１４のゲート信号入力端子に供給する。この場
合、このアツプ・ダウン制御回路１３の第２の出
力端子よりレジスタ９のゲート信号入力端子にゲ
ート信号が供給されると、このアツプ・ダウンカ
ウンタ１４のカウンタ内容がそのままレジスタ９
に移されるように構成され、又オア回路１５の一
方の入力端子１５ａにアツプ・ダウン制御回路１
３の第３の出力端子より出力される第２ゲート信
号が供給されたとき、又は、オア回路１５の他方
の入力端子１５ｂに制御装置１１よりラツチ信号
が供給されたとき、即ち、このオア回路１５の出
力端子よりアツプ・ダウンカウンタ１４のゲート
信号入力端子にゲート信号が供給されたときは、
レジスタ９の記憶内容がそのままアツプ・ダウン
カウンタ１４に移されるように構成されている。
又制御装置１１よりアツプ・ダウンカウンタ１４
のクロツク信号入力端子１４ａに、このアツプ・
ダウンカウンタ１４のカウンタ内容のアツプ又は
ダウンを制御するクロツク信号を供給し、このア
ツプ・ダウンカウンタ１４の夫々の出力端子に得
られるカウンタ内容を選局信号として位相ロツク
ループ回路４を構成する第２の分周器４ｃに供給
して、この第２分周器４ｃの分周比をカウンタ内
容に応じて制御する。その他は第１図と同様に構
成する。
このように、本例は構成されているので、予め
メモリ等にプリセツトされている放送局に応じた
選局信号の中から所望の放送局に応じた選局信号
を読み出して、所望の放送局を受信する等の離散
的な選局操作をする場合、所望の放送局に対応し
たプリセツト選局操作キー１０ｄを操作して制御
装置１１に信号を供給し、この制御装置１１より
レジスタ９にクロツク信号を供給すると共にメモ
リより所望の放送局に対応した選局信号を供給し
て、このレジスタ９に選局信号を記憶し、その
後、制御装置１１よりオア回路１５の一方の入力
端子にラツチ信号を供給して、このレジスタ９に
記憶されている選局信号をそのままアツプ・ダウ
ンカウンタ１４に移し、そして、このアツプ・ダ
ウンカウンタ１４の夫々の出力端子より選局信号
を位相ロツクループ回路４を構成する第２の分周
器４ｃに供給し、この第２の分周器４ｃの分周比
を選局信号に応じた値として局部発振器４ａの発
振周波数を変え、所望放送局を受信する。
メモリ等にプリセツトされている放送局に応じた
選局信号の中から所望の放送局に応じた選局信号
を読み出して、所望の放送局を受信する等の離散
的な選局操作をする場合、所望の放送局に対応し
たプリセツト選局操作キー１０ｄを操作して制御
装置１１に信号を供給し、この制御装置１１より
レジスタ９にクロツク信号を供給すると共にメモ
リより所望の放送局に対応した選局信号を供給し
て、このレジスタ９に選局信号を記憶し、その
後、制御装置１１よりオア回路１５の一方の入力
端子にラツチ信号を供給して、このレジスタ９に
記憶されている選局信号をそのままアツプ・ダウ
ンカウンタ１４に移し、そして、このアツプ・ダ
ウンカウンタ１４の夫々の出力端子より選局信号
を位相ロツクループ回路４を構成する第２の分周
器４ｃに供給し、この第２の分周器４ｃの分周比
を選局信号に応じた値として局部発振器４ａの発
振周波数を変え、所望放送局を受信する。
又受信周波数を例えば100KHzずつ順次増減し
て、アツプ又はダウンの連続的な選局操作をする
場合、まず、アツプ状態からダウン状態に状態を
変えて選局操作をするとき及びダウン状態からア
ツプ状態に状態を変えて選局操作をするときは、
アツプ操作キー１０ｂ又はダウン操作キー１０ｃ
を操作して制御装置１１に信号を供給して、時点
t1において、この制御装置１１よりアツプ・ダウ
ン制御回路１３の切換信号入力端子１３ａに第４
図Ａに示す如きアツプ・ダウン切換信号を供給す
る。そして、時点t2において、このアツプ・ダウ
ン制御回路１３の第２の出力端子よりレジスタ９
のゲート信号入力端子に第４図Ｂに示す如き第１
ゲート信号を供給して、アツプ・ダウンカウンタ
１４のカウンタ内容をそのままレジスタ９に移
す。さらに、時点t3において、このアツプ・ダウ
ン制御回路１３の第１の出力端子よりアツプ・ダ
ウンカウンタ１４の制御信号入力端子に第４図Ｃ
に示す如きアツプ・ダウン制御信号を供給して、
このアツプ・ダウンカウンタ１４をアツプ状態又
はダウン状態となすと共に、この時点t3におい
て、このアツプ・ダウン制御回路１３の第３の出
力端子よりオア回路１５の他方の入力端子に第４
図Ｄに示す如き第２ゲート信号を供給し、このオ
ア回路１５の出力端子よりアツプ・ダウンカウン
タ１４のゲート信号入力端子にゲート信号を供給
して、レジスタ９の記憶内容をアツプ・ダウンカ
ウンタ１４に移す。そして、この後、時点t4から
は、制御装置１１よりアツプ・ダウンカウンタ１
４のクロツク信号入力端子１４ａに第４図Ｅに示
す如きクロツク信号を供給して、このアツプ・ダ
ウンカウンタ１４のカウンタ内容を順次例えば
「１」ずつ増減する、即ち、選局信号を順次変え
る。従つて、位相ロツクループ回路４を構成する
第２の分周器４ｃには、このアツプ・ダウンカウ
ンタ１４の出力端子より順次受信周波数を例えば
100KHzずつ変えるような選局信号が供給され
て、この第２の分周器４ｃの分周比を順次変え、
局部発振器４ａの発振周波数を順次変えてアツプ
又はダウンの連続的な選局操作を行なう。
て、アツプ又はダウンの連続的な選局操作をする
場合、まず、アツプ状態からダウン状態に状態を
変えて選局操作をするとき及びダウン状態からア
ツプ状態に状態を変えて選局操作をするときは、
アツプ操作キー１０ｂ又はダウン操作キー１０ｃ
を操作して制御装置１１に信号を供給して、時点
t1において、この制御装置１１よりアツプ・ダウ
ン制御回路１３の切換信号入力端子１３ａに第４
図Ａに示す如きアツプ・ダウン切換信号を供給す
る。そして、時点t2において、このアツプ・ダウ
ン制御回路１３の第２の出力端子よりレジスタ９
のゲート信号入力端子に第４図Ｂに示す如き第１
ゲート信号を供給して、アツプ・ダウンカウンタ
１４のカウンタ内容をそのままレジスタ９に移
す。さらに、時点t3において、このアツプ・ダウ
ン制御回路１３の第１の出力端子よりアツプ・ダ
ウンカウンタ１４の制御信号入力端子に第４図Ｃ
に示す如きアツプ・ダウン制御信号を供給して、
このアツプ・ダウンカウンタ１４をアツプ状態又
はダウン状態となすと共に、この時点t3におい
て、このアツプ・ダウン制御回路１３の第３の出
力端子よりオア回路１５の他方の入力端子に第４
図Ｄに示す如き第２ゲート信号を供給し、このオ
ア回路１５の出力端子よりアツプ・ダウンカウン
タ１４のゲート信号入力端子にゲート信号を供給
して、レジスタ９の記憶内容をアツプ・ダウンカ
ウンタ１４に移す。そして、この後、時点t4から
は、制御装置１１よりアツプ・ダウンカウンタ１
４のクロツク信号入力端子１４ａに第４図Ｅに示
す如きクロツク信号を供給して、このアツプ・ダ
ウンカウンタ１４のカウンタ内容を順次例えば
「１」ずつ増減する、即ち、選局信号を順次変え
る。従つて、位相ロツクループ回路４を構成する
第２の分周器４ｃには、このアツプ・ダウンカウ
ンタ１４の出力端子より順次受信周波数を例えば
100KHzずつ変えるような選局信号が供給され
て、この第２の分周器４ｃの分周比を順次変え、
局部発振器４ａの発振周波数を順次変えてアツプ
又はダウンの連続的な選局操作を行なう。
次にアツプ状態からアツプ状態及びダウン状態
からダウン状態というように選局操作をするとき
は、時点t1において、制御装置１１よりアツプ・
ダウン制御回路１３の切換信号入力端子１３ａに
は第４図Ａに示す如きアツプ・ダウン切換信号は
供給されず、時点t2及びt3において、このアツ
プ・ダウン制御回路１３の出力信号により制御さ
れるアツプ・ダウンカウンタ１４のカウンタ内容
をレジスタ９に移し、そして、アツプ・ダウンカ
ウンタ１４の状態を切り換え、そして、レジスタ
９の記憶内容をアツプ・ダウンカウンタ１４に移
すという動作はしない。結局、時点t4から制御装
置１１よりアツプ・ダウンカウンタ１４のクロツ
ク信号入力端子１４ａに第４図Ｅに示す如きクロ
ツク信号を供給して、このアツプ・ダウンカウン
タ１４のカウンタ内容を順次増減し、この後は、
上述したアツプ状態からダウン状態、ダウン状態
からアツプ状態へと状態を変化させる場合と同様
に動作する。
からダウン状態というように選局操作をするとき
は、時点t1において、制御装置１１よりアツプ・
ダウン制御回路１３の切換信号入力端子１３ａに
は第４図Ａに示す如きアツプ・ダウン切換信号は
供給されず、時点t2及びt3において、このアツ
プ・ダウン制御回路１３の出力信号により制御さ
れるアツプ・ダウンカウンタ１４のカウンタ内容
をレジスタ９に移し、そして、アツプ・ダウンカ
ウンタ１４の状態を切り換え、そして、レジスタ
９の記憶内容をアツプ・ダウンカウンタ１４に移
すという動作はしない。結局、時点t4から制御装
置１１よりアツプ・ダウンカウンタ１４のクロツ
ク信号入力端子１４ａに第４図Ｅに示す如きクロ
ツク信号を供給して、このアツプ・ダウンカウン
タ１４のカウンタ内容を順次増減し、この後は、
上述したアツプ状態からダウン状態、ダウン状態
からアツプ状態へと状態を変化させる場合と同様
に動作する。
以上述べた如く、斯る本発明によれば、レジス
タ９と位相ロツクループ回路４を構成する第２の
分周器４ｃとの間に新たにアツプ・ダウンカウン
タ１４を設け、このアツプ・ダウンカウンタ１４
より第２の分周器４ｃにその分周比を制御する選
局信号を供給するようになしてあるので、受信周
波数を例えば100KHzずつ順次変えてアツプ又は
ダウンの連続的な選局操作を行なう場合には、こ
のアツプ・ダウンカウンタ１４のカウンタ内容を
増減することのみで、位相ロツクループ回路４を
構成する第２の分周器４ｃの分周比を変えて受信
周波数を順次変え、連続的な選局操作を行なうこ
とができ、速やかな選局操作をすることができ
る。
タ９と位相ロツクループ回路４を構成する第２の
分周器４ｃとの間に新たにアツプ・ダウンカウン
タ１４を設け、このアツプ・ダウンカウンタ１４
より第２の分周器４ｃにその分周比を制御する選
局信号を供給するようになしてあるので、受信周
波数を例えば100KHzずつ順次変えてアツプ又は
ダウンの連続的な選局操作を行なう場合には、こ
のアツプ・ダウンカウンタ１４のカウンタ内容を
増減することのみで、位相ロツクループ回路４を
構成する第２の分周器４ｃの分周比を変えて受信
周波数を順次変え、連続的な選局操作を行なうこ
とができ、速やかな選局操作をすることができ
る。
又、本発明はこのようにアツプ・ダウン制御回
路１３の切換信号供給端子１３ａに制御装置１１
より供給されるアツプ・ダウン切換信号に応じ
て、アツプ・ダウンカウンタ１４のカウンタ内容
がレジスタ９へそのまま移されるようになされて
いるので、カウンタ１４の内容がアツプ・ダウン
切換時に破壊されるおそれがないと共にこのレジ
スタ９にこのレジスタ９の記憶内容を検出する検
出端子を設ければ、その都度、この検出端子より
カウンタ内容を得てアツプ・ダウンカウンタ１４
の現在のカウンタ内容を知ることができる。又、
制御装置１１においてはカウンタ内容の増減をそ
の都度記憶する必要がなくなるので、この制御装
置１１内のレジスタの節約が計れる。
路１３の切換信号供給端子１３ａに制御装置１１
より供給されるアツプ・ダウン切換信号に応じ
て、アツプ・ダウンカウンタ１４のカウンタ内容
がレジスタ９へそのまま移されるようになされて
いるので、カウンタ１４の内容がアツプ・ダウン
切換時に破壊されるおそれがないと共にこのレジ
スタ９にこのレジスタ９の記憶内容を検出する検
出端子を設ければ、その都度、この検出端子より
カウンタ内容を得てアツプ・ダウンカウンタ１４
の現在のカウンタ内容を知ることができる。又、
制御装置１１においてはカウンタ内容の増減をそ
の都度記憶する必要がなくなるので、この制御装
置１１内のレジスタの節約が計れる。
又、第５図は本発明シンセサイザ受信機のレジ
スタ９、アツプ・ダウン制御回路１３及びアツ
プ・ダウンカウンタ１４の具体例を示す構成図で
ある。
スタ９、アツプ・ダウン制御回路１３及びアツ
プ・ダウンカウンタ１４の具体例を示す構成図で
ある。
この第５図において、第３図と対応する部分には
同一符号を付して示す。この第４図において、
A1、A2、A3……Ａiは夫々アツプ・ダウンカウン
タ１４を構成するＴフリツプフロツプ回路、
B1、B2、B3……Ｂiは夫々レジスタ９を構成する
Ｄフリツプフロツプ回路、C1、C2、C3及びC4は
夫々アツプ・ダウン制御回路１３を構成するＤフ
リツプフリツプ回路、１６はクロツク信号入力端
子、１７はレジスタ９の記憶内容を検出する検出
端子である。
同一符号を付して示す。この第４図において、
A1、A2、A3……Ａiは夫々アツプ・ダウンカウン
タ１４を構成するＴフリツプフロツプ回路、
B1、B2、B3……Ｂiは夫々レジスタ９を構成する
Ｄフリツプフロツプ回路、C1、C2、C3及びC4は
夫々アツプ・ダウン制御回路１３を構成するＤフ
リツプフリツプ回路、１６はクロツク信号入力端
子、１７はレジスタ９の記憶内容を検出する検出
端子である。
又本発明は上述実施例に限らず、本発明の要旨
を逸脱することなく、その他種々の構成を取り得
ることは勿論である。
を逸脱することなく、その他種々の構成を取り得
ることは勿論である。
第１図は従来のシンセサイザ受信機の例を示す
構成図、第２図はシンセサイザ受信機の前面パネ
ルの例を示す線図、第３図は本発明シンセサイザ
受信機の一実施例を示す構成図、第４図は本例の
説明に供する線図、第５図は本発明シンセサイザ
受信機の要部の具体例を示す構成図である。 ２は高周波増幅器、３は混合回路、４は位相ロ
ツクループ回路、４ａは局部発振器、４ｃは第２
の分周器、５は中間周波増幅器、６は検波回路、
９はレジスタ、１１は制御装置、１３はアツプ・
ダウン制御回路、１４はアツプ・ダウンカウンタ
である。。
構成図、第２図はシンセサイザ受信機の前面パネ
ルの例を示す線図、第３図は本発明シンセサイザ
受信機の一実施例を示す構成図、第４図は本例の
説明に供する線図、第５図は本発明シンセサイザ
受信機の要部の具体例を示す構成図である。 ２は高周波増幅器、３は混合回路、４は位相ロ
ツクループ回路、４ａは局部発振器、４ｃは第２
の分周器、５は中間周波増幅器、６は検波回路、
９はレジスタ、１１は制御装置、１３はアツプ・
ダウン制御回路、１４はアツプ・ダウンカウンタ
である。。
Claims (1)
- １ 位相ロツクループ回路を有し、該位相ロツク
ループ回路よりの出力信号により受信周波数が決
定されるシンセサイザ受信機に於いて、操作キー
よりの信号が供給される制御装置と、該制御装置
により記憶内容が制御されるレジスタと、該レジ
スタの内容が供給されると共にその出力信号によ
り上記位相ロツクループ回路の出力信号の周波数
を決定するアツプダウンカウンタと、アツプダウ
ン選局時に第１のタイミングで上記アツプダウン
カウンタの内容を上記レジスタに転送し、第２の
タイミングで上記アツプダウンカウンタをアツプ
状態からダウン状態又はダウン状態からアツプ状
態に切換えると共に上記レジスタの内容を上記ア
ツプダウンカウンタに転送し、第３のタイミング
で上記アツプダウンカウンタにクロツクパルスを
供給してアツプ又はダウンの連続的な選局を行う
ようにしたアツプダウン制御回路とを設けたこと
を特徴とするシンセサイザ受信機。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17078979A JPS5696538A (en) | 1979-12-29 | 1979-12-29 | Synthesizer receiver |
| GB8040933A GB2068667B (en) | 1979-12-29 | 1980-12-22 | Phase locked loop circuits |
| AU65699/80A AU538423B2 (en) | 1979-12-29 | 1980-12-23 | Phase locked loop with programmable divider |
| NL8007014A NL8007014A (nl) | 1979-12-29 | 1980-12-23 | Als fasevergrendelde lus uitgevoerde schakeling. |
| FR8027457A FR2472886B1 (fr) | 1979-12-29 | 1980-12-24 | Recepteur a synthetiseur de frequence |
| US06/220,112 US4392253A (en) | 1979-12-29 | 1980-12-24 | Phase locked loop circuit |
| DE19803049370 DE3049370A1 (de) | 1979-12-29 | 1980-12-29 | Frequenzsynthese-empfaenger mit phasensynchronisationsschaltung |
| AT0632680A AT380598B (de) | 1979-12-29 | 1980-12-29 | Phasenverriegelter schleifenkreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17078979A JPS5696538A (en) | 1979-12-29 | 1979-12-29 | Synthesizer receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5696538A JPS5696538A (en) | 1981-08-04 |
| JPS625492B2 true JPS625492B2 (ja) | 1987-02-05 |
Family
ID=15911386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17078979A Granted JPS5696538A (en) | 1979-12-29 | 1979-12-29 | Synthesizer receiver |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4392253A (ja) |
| JP (1) | JPS5696538A (ja) |
| AT (1) | AT380598B (ja) |
| AU (1) | AU538423B2 (ja) |
| DE (1) | DE3049370A1 (ja) |
| FR (1) | FR2472886B1 (ja) |
| GB (1) | GB2068667B (ja) |
| NL (1) | NL8007014A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107715A (ja) * | 1981-12-22 | 1983-06-27 | Sony Corp | 選局装置 |
| NL8200050A (nl) * | 1982-01-08 | 1983-08-01 | Philips Nv | Prequentiesyntheseschakeling. |
| JPS58172031A (ja) * | 1982-04-01 | 1983-10-08 | Sony Corp | アツプダウンカウンタ制御回路 |
| US4638180A (en) * | 1984-03-09 | 1987-01-20 | Matsushita Electric Industrial Co., Ltd. | Frequency divider circuits |
| US4654859A (en) * | 1986-04-09 | 1987-03-31 | Racal Data Communications Inc. | Frequency synthesizer for frequency hopping communication system |
| JP2625759B2 (ja) * | 1987-09-22 | 1997-07-02 | ソニー株式会社 | オートチューニング装置 |
| US5252930A (en) * | 1989-09-07 | 1993-10-12 | Ortel Corporation | Predistorter for linearization of electronic and optical signals |
| FI92636C (fi) * | 1992-02-14 | 1994-12-12 | Nokia Telecommunications Oy | Radiolaite |
| GB2301963B (en) * | 1992-07-15 | 1997-03-05 | Futaba Denshi Kogyo Kk | Pulse generating unit for a transmitter for a radio control device |
| GB2269951A (en) * | 1992-08-19 | 1994-02-23 | Robert Holden | Producing tuning signals using a variable resistance controlled VCO |
| US6873670B1 (en) * | 2002-10-04 | 2005-03-29 | National Semiconductor Corporation | Automatic pre-scaler control for a phase-locked loop |
| GB2430090B (en) * | 2005-09-08 | 2007-10-17 | Motorola Inc | RF synthesizer and RF transmitter or receiver incorporating the synthesizer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51141514A (en) * | 1975-05-30 | 1976-12-06 | Sanyo Electric Co Ltd | Synthesizer receiver |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2211664A1 (de) * | 1972-03-10 | 1973-09-20 | Loewe Opta Gmbh | Abstimmeinheit fuer hochfrequenzempfangsgeraete |
| JPS5421049B2 (ja) * | 1973-12-28 | 1979-07-27 | ||
| US3980951A (en) * | 1975-08-13 | 1976-09-14 | Fairchild Camera And Instrument Corporation | Electronic tuning control system for television |
| JPS5926131B2 (ja) * | 1976-06-22 | 1984-06-25 | ソニー株式会社 | ヘテロダイン受信機 |
| US4065720A (en) * | 1977-03-18 | 1977-12-27 | General Motors Corporation | Electronic channel selector |
-
1979
- 1979-12-29 JP JP17078979A patent/JPS5696538A/ja active Granted
-
1980
- 1980-12-22 GB GB8040933A patent/GB2068667B/en not_active Expired
- 1980-12-23 NL NL8007014A patent/NL8007014A/nl not_active Application Discontinuation
- 1980-12-23 AU AU65699/80A patent/AU538423B2/en not_active Ceased
- 1980-12-24 US US06/220,112 patent/US4392253A/en not_active Expired - Fee Related
- 1980-12-24 FR FR8027457A patent/FR2472886B1/fr not_active Expired
- 1980-12-29 DE DE19803049370 patent/DE3049370A1/de not_active Ceased
- 1980-12-29 AT AT0632680A patent/AT380598B/de not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51141514A (en) * | 1975-05-30 | 1976-12-06 | Sanyo Electric Co Ltd | Synthesizer receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2472886A1 (fr) | 1981-07-03 |
| GB2068667B (en) | 1983-10-05 |
| AU538423B2 (en) | 1984-08-16 |
| JPS5696538A (en) | 1981-08-04 |
| ATA632680A (de) | 1985-10-15 |
| NL8007014A (nl) | 1981-08-03 |
| FR2472886B1 (fr) | 1985-12-06 |
| US4392253A (en) | 1983-07-05 |
| AU6569980A (en) | 1981-07-16 |
| DE3049370A1 (de) | 1981-10-15 |
| GB2068667A (en) | 1981-08-12 |
| AT380598B (de) | 1986-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4081752A (en) | Digital frequency synthesizer receiver | |
| JPS625492B2 (ja) | ||
| US4521744A (en) | Tuning apparatus of phase-locked loop type | |
| US4048570A (en) | Multiple-band digital frequency synthesizer receiver | |
| GB2038579A (en) | Tuning apparatus | |
| EP0303715B1 (en) | Receiver | |
| JPS6257147B2 (ja) | ||
| US4352205A (en) | Tuning system | |
| JPS6112410B2 (ja) | ||
| JP2515016Y2 (ja) | Ｐｌｌシンセサイザ方式のラジオ受信機 | |
| JP3043202B2 (ja) | ラジオ受信機 | |
| JPH0434577Y2 (ja) | ||
| JPS6159907A (ja) | プリセツトチユ−ナ | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH09289448A (ja) | 受信装置 | |
| NL193351C (nl) | Afstemketen. | |
| JPH0334262B2 (ja) | ||
| KR850000249B1 (ko) | 합성 수신기 | |
| JPH0628837Y2 (ja) | 多バンド受信機 | |
| JPS6110368Y2 (ja) | ||
| JPS587090B2 (ja) | 受信装置 | |
| JPH1041818A (ja) | 発振器 | |
| JPH05152946A (ja) | Ｐｌｌ回路 | |
| JPH0541664A (ja) | 周波数シンセサイザ | |
| JPS5828931B2 (ja) | センキヨクソウサモ−ドキリカエソウチ |