JP2515016Y2 - Ｐｌｌシンセサイザ方式のラジオ受信機 - Google Patents

Description

【考案の詳細な説明】 〈技術分野〉 本考案は、ラジオ受信機に関し、特には、PLLシンセ
サイザチューナを備えるラジオ受信機に関する。

〈従来技術〉 近年、一般的に多く用いられているPLLシンセサイザ
チューナを備えるラジオ受信機には、現在受信している
放送局Ａとは別に、他の放送局Ｂを受信しようとした場
合に、現在受信している放送局Ａに同調させたまま、そ
の放送を聞きながら他の放送局Ｂに同調できるようにし
たものがある。

このようなラジオ受信機では、例えば、FMバンドにお
いて、上記同調を実現するには、放送局Ａを同調受信す
るためのFMチューナ部およびPLLシンセサイザ回路が必
要であるとともに、放送局Ｂを同調受信するためのFMチ
ューナ部およびPLLシンセサイザ回路が別に必要とな
る。また、AMバンドとFMバンドとの場合には、チューナ
部はAM,FMそれぞれ独立であるが、さらに、上記同調を
実現するには、AM用のPLLシンセサイザ回路とFM用のPLL
シンセサイザ回路とを独立して設けなければならない。

このように従来のPLLシンセサイザ方式のラジオ受信
機では、PLLシンセサイザ回路が複数必要であり、回路
構成が複雑になるとともに、コストアップを招来すると
いう難点がある。

〈考案の目的〉 本考案は、上述の点に鑑みて為されたものであって、
単一のPLLシンセサイザ回路によって、ある放送局の放
送を聞きながら別の放送局に同調できるラジオ受信機を
提供することを目的とする。

〈考案の構成〉 本考案では、上述の目的を達成するために、ある放送
局の放送を受信してその放送を聞いている状態で、別の
放送局の放送に同調できるPLLシンセサイザ方式のラジ
オ受信機であって、 前記２つの放送局に個別的に対応する第1,第２局部発
振回路と、 前記第1,第２局部発振回路からの局部発振信号と高周
波信号とを混合して中間周波信号をそれぞれ出力する第
1,第２混合回路と、 基準信号を発生する基準信号発生器と、 前記基準信号を分周する分周回路と、 入力される局部発振信号の周波数を落とすプリスケー
ラと、 このプリスケーラの出力を分周するプログラマブルデ
ィバイダと、 前記分周回路の出力および前記プログラマブルディバ
イダの出力の位相を比較して対応する誤差電圧を出力す
る位相比較器と、 ある放送局の放送のみを受信している状態では、前記
第1,第２局部発振回路の内の対応する一方の局部発振回
路からの局部発振信号を前記プリスケーラに出力し、ま
た、ある放送局の放送を受信している状態で別の放送局
の放送に同調させる際には、他方の局部発振回路からの
局部発振信号を前記プリスケーラに出力する局部発振信
号切換出力回路と、 前記ある放送局の放送に同調した状態における前記位
相比較器からの誤差電圧をデジタルデータに変換してメ
モリに書き込みあるいは該メモリから前記デジタルデー
タを読み出して前記誤差電圧に変換して出力する単一の
記憶手段と、 ある放送局の放送のみを受信している状態では、前記
位相比較器からの誤差電圧を前記一方の局部発振回路に
出力し、また、前記ある放送局の放送を受信している状
態で別の放送局の放送に同調させる際には、前記位相比
較器からの誤差電圧を前記他方の局部発振回路に出力す
るとともに、前記記憶手段の前記メモリから読み出され
た誤差電圧を前記一方の局部発振回路に出力する誤差電
圧切換出力回路と、 前記第1,第２混合回路からの中間周波信号のいずれか
一方を切換出力する中間周波信号切換回路と、 前記局部発振信号切換出力回路、前記誤差電圧切換出
力回路および中間周波信号切換回路の切換制御、前記記
憶手段の書き込み、読み出し制御を行うとともに、前記
プログラマブルディバイダの分周比の制御を行う制御手
段とを備えている。

上記構成によれば、ある放送局の放送を受信している
状態で、別の放送局の放送に同調させる際には、前記あ
る放送局の同調状態に対応する誤差電圧を記憶手段に保
持させてこの誤差電圧で同調状態を維持しながらPLLシ
ンセサイザ回路によって別の放送局の放送に同調させる
ことができ、したがって、単一のPLLシンセサイザ回路
によって、ある放送局の放送を受信している状態で、別
の放送局の放送に同調させることが可能となる。

〈実施例〉 以下、図面によって本考案の実施例について、詳細に
説明する。

第１図は、本考案の一実施例のブロック図であり、こ
の実施例のラジオ受信機は、PLLシンセサイザ回路を備
え、FMのある放送局Ａの放送を受信している状態で、FM
の別の放送局Ｂの放送に同調できるように構成されてい
る。

同図において、１はFMアンテナ、2,3はそれぞれ放送
局A,Bにそれぞれ対応する第1,第２フロントエンドであ
り、第1,第2RF増幅回路4,5、第1,第２混合回路6,7およ
び第1,第２局部発振回路8,9を備えている。

10は後述の制御手段27からの切換信号に基づいて、前
記各局部発振回路8,9からの局部発振信号を切換出力す
る局部発振信号切換出力回路、11はこの局部発振信号切
換出力回路10からの局部発振信号の周波数を落とすプリ
スケーラ、12はプリスケーラ11の出力を分周するプログ
ラマブルディバイダ、13は基準信号を発生する基準信号
発生器、14は前記基準信号を分周する分周回路、15は分
周回路14の出力とプログラマブルディバイダ12の出力と
の位相を比較してその位相差に応じた誤差電圧をループ
フィルタ16に出力する位相比較器である。

17は一方の放送局ＡまたはＢを受信同調している状態
における位相比較器15からの誤差電圧を保持する記憶手
段であり、この記憶手段17は、ループフィルタ16を介し
て与えられる誤差電圧をA/D変換するA/Dコンバータ18
と、このA/Dコンバータ18のデータが書き込み、読み出
されるメモリ19と、このメモリ19から読み出されたデー
タをD/A変換するD/Aコンバータ20とを備えている。

21は制御手段27からの切換制御信号に基づいて、ルー
プフィルタ16からの誤差電圧または記憶手段17からの誤
差電圧を第１局部発振回路８または第２局部発振回路９
に出力する誤差電圧切換出力回路である。

22は制御手段27からの切換信号に基づいて、各混合回
路6,7からの中間周波信号を切換出力する中間周波信号
切換回路、23は該切換回路22からの中間周波信号を増幅
するIF増幅回路、24は検波回路、25はオーディオアン
プ、26はスピーカである。

27は、制御手段であり、マイクロコンピュータにより
構成され、局部発振信号切換出力回路10,誤差電圧切換
出力回路21および中間周波信号切換回路22の切換制御、
記憶手段17への誤差電圧の書き込み、読み出し制御およ
びプログラマブルディバイダ12の分周比の制御などを行
う。

なお、28はチャンネル表示回路、29はチャンネル選択
スイッチである。

次に、上記構成を有するラジオ受信機の動作を説明す
る。

先ず、ある放送局、例えば、放送局Ａの放送のみを受
信している通常の状態では、制御手段27からの切換信号
に基づいて、局部発振信号切換出力回路10は、放送局Ａ
に対応する第１局部発振回路８からの局部発振信号をプ
リスケーラ11に出力し、誤差電圧切換出力回路21は、ル
ープフィルタ16からの誤差電圧を第1RF増幅回路４およ
び第１局部発振回路８に出力し、さらに、中間周波信号
切換回路22は、放送局Ａに対応する第１混合回路６から
の中間周波信号をIF増幅回路23に出力する。

この状態では、プリスケーラ11、プログラマブルディ
バイダ12、基準信号発生器13、分周回路13、位相比較器
15、ループフィルタ16および第１局部発振回路８によっ
てPLLシンセサイザ回路が構成され、PLLがロックされる
と、第１混合回路６からの中間周波信号がIF増幅回路23
に与えられ、さらに、検波回路24で検波されてスピーカ
26より放送局Ａの放送が出力される。

次に、この放送局Ａの放送を受信している状態で、別
の放送局Ｂの放送に同調させるには、PLLがロックされ
た状態、すなわち、放送局Ａの局部発振周波数が固定さ
れている状態のループフィルタ16からの誤差電圧を記憶
手段17のメモリ19に書き込み、この誤差電圧を読み出し
て誤差電圧切換出力回路21を介して第1RF増幅回路４お
よび第１局部発振回路８に与えて放送局Ａの放送の同調
状態を維持し、スピーカ26より放送局Ａの放送を出力す
る。

この状態において、局部発振信号切換出力回路10を切
換えて別の放送局Ｂに対応する第２局部発振回路９から
の局部発振信号をプリスケーラ11に与える。また、誤差
電圧切換出力回路21を切換えてループフィルタ21からの
誤差電圧を放送局Ｂに対応する第2RF増幅回路５および
第２局部発振回路９に与える。これによって、放送局Ａ
の放送に同調した状態で、プリスケーラ11、プログラマ
ブルディバイダ12、基準信号発生器13、分周回路14、位
相比較器15、ループフィルタ16および第２局部発振回路
９によってPLLシンセサイザ回路が構成され、別の放送
局Ｂの放送に同調させる。

このようにして別の放送局Ｂがみつかると、中間周波
信号切換回路22を切換えて第２混合回路７からの中間周
波信号をIF増幅回路23に与え、スピーカ26より放送局Ｂ
の放送を出力する。

このようにある放送局Ａの放送に同調した状態におけ
る誤差電圧を記憶手段17に保持し、この誤差電圧で放送
局Ａの放送を受信しながら、PLLシンセサイザ回路によ
って別の放送局Ｂの放送に同調させるようにしているの
で、記憶手段17や切換出力回路10,21などを設けること
により、単一のPLLシンセサイザ回路で一方の放送局を
受信しながら他方の放送局の放送に同調できるようにな
り、従来例のように２つのPLLシンセサイザ回路を設け
るものに比べて回路構成が簡素化されるとともに、コス
トの低減を図ることができる。

上述の実施例では、第１局部発振回路８側で同調状態
を維持しながら、第２局部発振回路９側のPLLループを
使用して別の放送局を選局したけれども、誤差電圧切換
出力回路21は、いずれの局部発振回路8,9にも誤差電圧
を切換出力できるものであり、第２局部発振回路９側で
同調状態を維持しながら、第１局部発振回路８側のPLL
ループを使用して別の放送局を選局できるのは勿論であ
る。

上述の実施例では、同一のFMバンドの放送局A,Bの場
合について説明したけれども、AMバンドとFMバンドとの
間でも同様に適用できるものである。

〈考案の効果〉 以上のように本考案によれば、ある放送局の放送に同
調した状態における誤差電圧を記憶手段に保持し、この
保持された誤差電圧で前期放送局の放送を受信しなが
ら、PLLシンセサイザ回路によって別の放送局の放送に
同調させるので、従来例のように２つのPLLシンセサイ
ザ回路を設ける必要がなく、単一のPLLシンセサイザ回
路で実現できることになる。

また、誤差電圧を保持する記憶手段は、単一であり、
さらに、中間周波信号切換回路によって、第1,第２混合
回路からの中間周波信号のいずれか一方を切換出力する
ので、その後段のIF増幅回路、検波回路およびオーディ
オアンプといった出力装置も単一のものを共用できるこ
とになり、回路構成が簡素化される。

しかも、誤差電圧切換出力回路は、位相比較器あるい
は記憶手段からの誤差電圧を、第1,第２局部発振回路に
切換出力できるので、ある放送局を受信しているとき
に、他の放送局を選局するPLLループとして、いずれのP
LLループを使用することもできる。

【図面の簡単な説明】

第１図は本考案の一実施例のブロック図である。 8,9……第1,第２局部発振回路、10……局部発振信号切
換出力回路、11……プリスケーラ、12……プログラマブ
ルディバイダ、13……基準信号発生器、14……分周回
路、15……位相比較器、17……記憶手段、21……誤差電
圧切換出力回路。

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】ある放送局の放送を受信してその放送を聞
   いている状態で、別の放送局の放送に同調できるPLLシ
   ンセサイザ方式のラジオ受信機であって、 前記２つの放送局に個別的に対応する第1,第２局部発振
   回路と、 前記第1,第２局部発振回路からの局部発振信号と高周波
   信号とを混合して中間周波信号をそれぞれ出力する第1,
   第２混合回路と、 基準信号を発生する基準信号発生器と、 前記基準信号を分周する分周回路と、 入力される局部発振信号の周波数を落とすプリスケーラ
   と、 このプリスケーラの出力を分周するプログラマブルディ
   バイダと、 前記分周回路の出力および前記プログラマブルディバイ
   ダの出力の位相を比較して対応する誤差電圧を出力する
   位相比較器と、 ある放送局の放送のみを受信している状態では、前記第
   1,第２局部発振回路の内の対応する一方の局部発振回路
   からの局部発振信号を前記プリスケーラに出力し、ま
   た、ある放送局の放送を受信している状態で別の放送局
   の放送に同調させる際には、他方の局部発振回路からの
   局部発振信号を前記プリスケーラに出力する局部発振信
   号切換出力回路と、 前記ある放送局の放送に同調した状態における前記位相
   比較器からの誤差電圧をデジタルデータに変換してメモ
   リに書き込みあるいは該メモリから前記デジタルデータ
   を読み出して前記誤差電圧に変換して出力する単一の記
   憶手段と、 ある放送局の放送のみを受信している状態では、前記位
   相比較器からの誤差電圧を前記一方の局部発振回路に出
   力し、また、前記ある放送局の放送を受信している状態
   で別の放送局の放送に同調させる際には、前記位相比較
   器からの誤差電圧を前記他方の局部発振回路に出力する
   とともに、前記記憶手段の前記メモリから読み出された
   誤差電圧を前記一方の局部発振回路に出力する誤差電圧
   切換出力回路と、 前記第1,第２混合回路からの中間周波信号のいずれか一
   方を切換出力する中間周波信号切換回路と、 前記局部発振信号切換出力回路、前記誤差電圧切換出力
   回路および中間周波信号切換回路の切換制御、前記記憶
   手段の書き込み、読み出し制御を行うとともに、前記プ
   ログラマブルディバイダの分周比の制御を行う制御手段
   とを備えることを特徴とするPLLシンセサイザ方式のラ
   ジオ受信機。